JPS63111743A

JPS63111743A - デ−タ回線終端装置

Info

Publication number: JPS63111743A
Application number: JP61259079A
Authority: JP
Inventors: Yasubumi Shiromizu; 白水　泰文
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-10-29
Filing date: 1986-10-29
Publication date: 1988-05-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデータ伝送に関し、特に時分割方向制御方式に
よる２線式のデータ回線終端装置に関する。

〔概要〕

本発明は、時分割方向制御方式によるデータ回線終端装
置において、マスター側のデータ回線終端装置で、送信タイミング位
相と受信信号のタイミング位相の比較を行い、その結果
に基づきスレーブ側のデータ回線終端装置の送信タイミ
ング位相の位相制御情報を送出し、スレーブ側のデータ
回線終端装置ではこの位相制御情報によりその送信タイ
ミング位相を変えることにより、データ端末装置側の送信タイミングに従属して、データ
誤りを発生することなくデータ伝送が行われるようにし
たものである。

〔従来の技術〕

従来、この種のデータ回線終端装置は第３図に示すよう
に、加入者線上において送信および受信を時分割で行い
、同一のペアケーブル上でのデータ伝送を可能としてい
る。つまりＤＴＥ　（データ端末装置）側からのデータ
信号をそのデーダ速度の２倍以上で速度変換し、フレー
ムパターン、ハウスキーピングビット、直流バランスビ
ット等を付加し、同一ペアケーブル上で送受信を行う。

この場合、マスター側のデータ回線終端装置は、独立同
期により一定周期で送信を行う、またスレーブ側のデー
タ回線終端装置は、マスター側からの信号を受信し、そ
の受信信号よりタイミングを抽出して従属同期で動作す
る。また、受信信号からのフレームパターンの検出を行
い、受信信号の識別を行うとともに、そのフレームの位
相よりスレーブ側の送信区間の決定を行い、同一ペアケ
ーブル上での送受信信号の衝突を回避して伝送を行う。

第２図は従来のデータ回線終端装置の一例のブロック構
成図を示す。第２図において、５０は伝送路終端部、６
０は送信部、７０は受信部および８０はＤＴＥインタフ
ェース部である。そして、送信部６０は、多重化回路６
１、符号変換回路６２、パターン発生回路６３および送
信タイミング発生回路６６を含み、受信部で７０は、フ
レーム同期回路７１、タイミング抽出回路７２、分離回
路７４および受信タイミング発生回路７５を含んでいる
。

加入者線より入力した信号は伝送路終端部５０で受信さ
れ、伝送路終端部５０の出力信号から受信部７０のタイ
ミング抽出回路７２でタイミング抽出を行い、そのタイ
ミングクロックはフレーム同期回路７１、受信タイミン
グ発生回路７２および送信タイミング発生回路６６に送
出される。フレーム同期回路７１では、伝送路終端部５
０の出力信号より、フレームパターンを検出し、そのフ
レームパターンの位相に相当するフレームクロックを発
生し、受信タイミング発生回路７５および送信タイミン
グ発生回路６６へ送出する。

受信タイミング発生回路７５では、分離回路７４が伝送
路終端部５０の出力信号のディスクランブルおよび速度
変換を行うに必要な各種タイミングクロックおよびＤＴ
Ｅインタフェース部８０がＤＴＥ側へ信号を出力するた
めに必要なタイミングクロックを発生する。

分離回路７４では、伝送路終端部５０からの出力信号の
ディスクランブル、速度変換等を行い、ＤＴＥインタフ
ェース部８０へ信号を出力し、ＤＴＥインタフェース部
８０ではその信号をＤＴＥ側へ送出する。

一方、マスター側のデータ回線終端装置の送信部６０の
送信タイミング発生回路６６では、外部からのマスター
クロックまたは内部クロックにより、またスレーブ側の
データ回線終端装置の送信部６０の送信タイミング発生
回路６６では、受信信号より抽出したタイミングクロッ
クおよびフレームクロックにより送信タイミングを決定
するとともに、多重化回路６１、符号変換回路６２、パ
ターン発生回路６３およびＤＴＥインタフェース部８０
で必要とする各種タイミングクロックを発生する。

ＤＴＥ側から送出された信号は、ＤＴＥインタフェース
部８０で受信され、ＤＴＥインタフェース部８０の出力
信号が符号変換回路６２へ送出される。

符号変換回路６２では、速度変換およびランダム化を行
い多重化回路６エヘ送出する。多重化回路６１では、符
号変換回路６２から送出された信号とパターン発生回路
６３から送出されるフレームパターン、ハウスキーピン
グビットおよび直流バランスビフト等を多重化し、その
信号を伝送路終端部５０へ送出する。

伝送路終端部５０では多重化回路６１から送出された信
号を加入者線上へ送出する。

〔発明が解決しようとする問題点〕

上述した従来のデータ回線終端装置は、スレーブ側にお
いては、加入者線上の受信信号よりタイミングクロック
を抽出し、従属同期で動作し、さらにフレームパターン
位相を基に送信タイミングを決定し、同一ベアケーブル
上での送受信の衝突を回避しており、ＤＴＥとの信号の
送受信もデータ回線終端装置内部のタイミングで行う必
要がある。そのため、ＤＴＥは常にデータ回線終端装置
のタイミングに追従して動作行う必要があり、ＤＴＥの
送信タイミングでデータ回線終端装置との送受信を行っ
た場合は、データエラーを生じる欠点があった。

本発明の目的は、上記の欠点を除去することにより、Ｄ
ＴＥ側の送信タイミングに従属して、かつデータ誤りを
発生することな（データ伝送可能とするデータ回線終端
装置を提供することにある。

〔問題点を解決するための手段〕

本発明は、加入者線と接続された伝送路終端部と、デー
タ端末装置と接続されたＤＴＥインタフェース部と、上
記伝送路終端部と上記ＤＴＥインタフェース部間に接続
された送信部および受信部とを含む時分割方向制御方式
によるデータ伝送のデータ回線終端装置において、上記
送信部は、上記ＤＴＥインタフェース部より送出される
信号のタイミングの抽出および再生を行うタイミング抽
出回路と、このタイミング抽出回路で抽出されたタイミ
ングに従って発生された送信タイミング位相と、対向す
るデータ回線終端装置から送出され上記伝送路終端部で
受信し上記受信部に入力された受信信号の受信タイミン
グ位相とを比較する送受信位相比較回路と、この送受信
位相比較回路の出力結果により対向する上記データ回線
終端装置の送信タイミング位相を制御する位相制御情報
を発生する位相制御情報発生回路とを含み、上記位相制
御情報は他の信号とともに多重化されて上記伝送路終端
部へ出力される構成であり、上記受信部は、上記受信信
号より対向する上記データ回線終端装置から送出される
位相制御情報を検出し上記受信タイミング位相を制御す
るタイミング制御信号を発生する位相制御情報検出回路
を含み、上記タイミング制御信号により上記送信部にお
ける送信タイミング位相が制御される構成であることを
特徴とする。

〔作用〕

データ回線終端装置−がマスター側の場合には、タイミ
ング抽出回路によりＤＴＥ　（データ端末装置）がＤＴ
Ｅインタフェース部を介して送出してきた送信信号のタ
イミングを抽出し再生を行い、それにより送信タイミン
グ発生回路で所要のタイミング信号を発生させる。そし
てこの送信タイミング発生回路で発生された送信タイミ
ング位相と、スレーブ側のデータ回線終端装置が加入者
線を介して送ってきて伝送路終端部で受信された受信信
号からフレーム同期回路が検出したフレームパターンの
受信タイミング位相とを、送受信位相比較回路で比較す
る。この比較結果に基づいて位相制御情報発生回路は所
定の位相制御情報を発生し、多重化回路に出力する。多
重化回路ではこの位相制御情報を他の信号とともに多重
化して伝送路終端部および加入者線を介してスレーブ側
のデータ端末終端装置へ送出する。そして、スレーブ側
のデータ端末終端装置では、送られてきた信号をその伝
送路終端部で受信し、その受信信号より位相制御情報検
出回路により、上記位相制御情報を検出しタイミング制
ｍ信号として受信タイミング発生回路に入力される。受
信タイミング発生回路ではこの受信タイミング制御信号
に従ってタイミング制御信号をその送信タイミング発生
回路に出力する。そして送信タイミング発生回路では送
信タイミング制御信号に従い所定の送信タイミング位相
制御を行う。この場合、この送信タイミング位相制御は
、送信タイミング位相と受信タイミング位相であるフレ
ーム位相が信号がデータ誤りなく伝送される定められた
一定間隔を保つように制御される。

なお、上記位相制御情報の発生はマスター側の装置のみ
で行われ、上記位相制御情報の検出はスレーブ側の装置
でのみ行われる。

従って、ＤＴＥ側の送信タイミングに従属して、かつデ
ータ誤りを発生させることなくデータ伝送を行うことが
可能となる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図である
０本実施例は加入者線と接続された伝送路終端部１０と
、ＤＴＥと接続されたＤＴＥインタフェース部４部上０
送信部２０と受信部３０とを含んでいる。

送信部２０は、フレームパターンおよびハウスキーピン
グピット情報および直流バランスビット等を発生するパ
ターン発生回路２３と、ＤＴＥＴＥインタフエース０よ
り送出される信号の速度変換およびスクランブルを行う
符号変換回路２２と、送信タイミングと受信タイミング
との位相比較を行う送受信位相比較回路２５と、この送
受信位相比較回路２５の出力結果より対向するデータ回
線終端装置の送信タイミング位相を制御するための位相
制御情！１１０１を発生する位相制御情報発生回路２４
と、符号変換回路２２からの信号とパターン発生回路２
３からの信号および位相制御情報発生回路２４からの位
相制御情報１０１を多重化する多重化回路２１と、ＤＴ
Ｅインタフェース部４部上０送出される信号のタイミン
グを抽出しかつ再生するタイミング抽出回路（１）２７
と、伝送路終端部１０、ＤＴＥインタフェース部４部上
０号変換回路２７、パターン発生回路２３、位相制御情
報発生回路２４、多重化回路２１および送受信位相比較
回路２５において必要とするタイミングクロックを発生
する送信タイミング発生回路２６とを含む。

また受信部３０は、伝送路終端部１０より送出される加
入者線からの受信信号よりタイミングクロックを抽出し
かつ再生するタイミング抽出回路（２）３２と上記受信
信号よりフレームパターンを検出するフレーム同期回路
３１と、上記受信信号よりデータ信号の速度変換および
ディスクランブルを行う分離回路３４と、上記受信信号
より対向するデータ回線終端装置より送出される位相制
御情報を検出し、タイミング制御信号１０２を出力する
位相制御情報検出回路３３と、フレーム同期回路３１お
よびタイミング抽出回路（２）３２からの出力信号と位
相制御情報検出回路３３からのタイミング制御信号によ
り分離回路３４、位相制御情報検出回路３３およびＤＴ
Ｅインタフェース部４部上０おいて必要とするタイミン
グクロックを発生し、かつタイミング制御信号１０３を
送信タイミング発生回路２６へ送出する受信タイミング
発生回路３５とを含む。

本発明の特徴は、第１図において、位相制御情報発生回
路２４、送受信位相比較回路２５、タイミング抽出回路
（１）２７、および位相制御情報検出回路３３を設け、
位相制御情報発生回路２４からの位相制御情報１０１は
多重化回路２１へ入力し、位相制御情報検出回路からの
タイミング制？ｌ信号１０２は受信タイミング発生回路
３５へ入力し、受信タイミング発生回路３５からのタイ
ミング制御信号１０３は送信タイミング発生回路２６へ
入力するようにしたものである。

本発明のデータ終端装置において、対向にてデータ伝送
を行う場合、加入者線上の基準位相を決めるマスター側
のデータ終端装置と、その基準位相を基に動作するスレ
ーブ側のデータ終端装置とに区別する。

マスター側のデータ回線終端装置において、ＤＴＥから
送信されたデータ信号およびＤＴＥ送信タイミングはＤ
ＴＥインタフェース部４部上０信され、そのＤＴＥ送信
タイミングはタイミング抽出回路（１）２７に入力され
、ＤＴＥタイミングに従属したクロックを発生し、送信
タイミング発生回路２６に送出される。送信タイミング
発生回路２６では、多重化回路２１、符号変換回路２２
、パターン発生回路２３、位相制御情報発生回路２４、
送受信位相比較回路２５および伝送路終端部１０で必要
とする各種クロックを発生する。

ＤＴＥからの送信信号はＤＴＥインタフェース部４部上
０符号変換回路２２に送出され、符号変換回路２２にて
速度変換およびスクランブルされ、多重化回路２１に送
出される。パターン発生回路２３は、フレームパターン
、ハウスキーピングビットおよび直流バランスピントを
発生し、多重化回路２１に送出する。

位相制御情報発生回路２４では、送受信位相比較回路２
５の比較結果により位相制御情報１０１を発生し、多重
化回路２１へ送出する。つまり、送受信位相比較回路２
５では、送信タイミング発生回路２６より送出される送
信タイミング位相とスレーブ側のデータ回線終端装置か
ら送出された信号より受信部３０のフレーム同期回路３
１で検出したフレーム位相との位相比較を行い、送信タ
イミング発生回路２６からの送信タイミング位相に対し
て、フレーム同期回路３１からのフレーム位相がある一
定間隔より離れると、位相制御情報発生回路２４を通し
て、スレーブ側のデータ回線終端装置に送信信号位相を
進ませる位相制御情報１０１を送出するとともに、フレ
ーム同期回路３１のフレームパターン検出位相を進ませ
る。逆に送信タイミング発生回路２６からの送信タイミ
ング位相に対して、フレーム同期回路３１からのフレー
ム位相がある一定間隔より近づくと、位相制御情報発生
回路２４を通してスレーブ側のデータ回線終端装置に送
信信号位相を遅らせる位相制御情報１０１を送出すると
ともにフレーム同期回路３１のフレームパターン検出位
相を遅らせる。

多重化回路２１では、符号変換回路２２およびパターン
発生回路２３からの信号と位相制御情報発生回路２４か
らの位相制御情報１０１とを多重化し、多重化信号を伝
送路終端部１０へ送出し、伝送路終端部１０よりスレー
ブ側のデータ回線終端装置へ送出される。

スレーブ側からの信号は伝送路終端部１ｏで受信され、
伝送路終端部１０は、受信部３ｏのフレーム同期回路３
１、タイミング抽出回路（２）３２、位相制御情報検出
回路３３および分離回路３４へその受信信号を送出する
。

タイミング抽出回路（２）３２は、受信信号より受信タ
イミングクロックの抽出および再生を行い、フレーム同
期回路３１および受信タイミング発生回路３５へ送出す
る。フレーム同期回路３１では、受信信号のフレーム検
出を行い、そのフレーム位相を送信部２０の送受信位相
比較回路２５および受信タイミング発生回路３５へ送出
するとともに送受信位相比較回路２５の結果によりフレ
ームパターン検出位相の制御を行う。位相制御情報検出
回路３３は、対向するデータ回線終端装置からの送信タ
イミング位相の位相制御情報を検出するものであるが、
マスター側のデータ回線終端装置ではその位相制御情報
１０１は使用しない。

分離回路３４では、受信信号よりハウスキーピングビッ
トの検出、データ信号のディスクランブルおよび速度変
換を行い、ＤＴＥインタフェース部４０へ送出する。受
信タイミング発生回路３５では、フレーム同期回路３１
およびタイミング抽出回路（２）３２の出力信号より、
位相制御情報検出回路３３、分離回路３４およびＤＴＥ
インタフェース部４０で必要とする各種クロックを発生
する。ＤＴＥインタフェース部４０では、分離回路３４
からのデータ信号および受信タイミング発生回路３５か
らのＤＴＥの受信タイミングをＤＴＥへ送出する。

次に、スレーブ側のデータ回線終端装置において、ＤＴ
Ｅから送信された送信信号およびＤＴＥ送信タイミング
は、ＤＴＥインタフェース部４０で受信され、そのＤＴ
Ｅ送信タイミングはタイミング抽出回路（１）２７に入
力され、ＤＴＥタイミングに従属したクロックを発生し
、送信タイミング発生回路２６に送出される。送出タイ
ミング発生回路２６では、多重化回路２１、符号変換回
路２２、パターン発生回路２４、送受信位相比較回路２
５および伝送路終端部１０で必要とする各種クロックを
発生する。

ＤＴＥからの送信信号は、ＤＴＢインタフェース部４部
上０符号変換回路２２に送出され、符号変換回路２２に
て速度変換およびスクランブルされ多重化回路２１に送
出される。パターン発生回路２３においては、フレーム
パターン、ハウスキーピングビットおよび直流バランス
ビットを発生させ、多重化回路２１に送出する。

送信タイミング位相と加入者線からの受信信号のフレー
ム位相との比較は、マスター側のデータ回線終端装置で
のみ行うため、位相制御情報発生回路２４からのタイミ
ング制御信号１０１は不用であり、対向するマスター側
に影響のない固定パターンを多重化回路２１へ送出する
。多重化回路２１では、符号変換回路２２、パターン発
生回路２３および位相制御情報発生回路２４からの信号
を多重化し、伝送路終端部１０へ送出し、伝送路終端部
ｌＯよりマスター側のデータ回線終端装置へ送出される
。

マスター側からの信号は、伝送路終端部１０で受信され
、伝送路終端部１０は、受信部３０のフレーム同期回路
３１、タイミング抽出回路（２）３２、位相制御情報検
出回路３３および分離回路３４へその受信信号を送出す
る。

タイミング抽出回路（２）３２は、受信信号より受信タ
イミングの抽出および再生を行いフレーム同期回路３１
および受信タイミング発生回路３５へ送出する。フレー
ム同期回路３１は、受信信号のフレーム検出を行い、そ
のフレーム位相を受信タイミング発生回路３５へ送出す
る。

位相制御情報検出回路３３では、マスター側のデータ回
線終端装置より送出される送信タイミングの位相制御情
報１０１を受信し、受信タイミング発生回路３５はタイ
ミング制御信号１０２として送出する。受信タイミング
発生回路３５では、フレーム同期回路３１およびタイミ
ング抽出回路（２）３２の出力信号より、位相制御情報
検出回路３３、分離回路３４およびＤＴＥインタフェー
ス部４０で必要とする各種クロックを発生するとともに
、位相制御情報検出回路３３からのタイミング制御信号
１０２に基づき、受信信号のフレーム位相に対し、送信
タイミング位相を進ませる情報あるいは遅らせる情報を
タイミング制御信号１０３として送信部２０の送信タイ
ミング発生回路２６へ送出し、送信タイミング位相を制
御する。

分離回路３４では、受信信号よりハウスキーピンクピッ
トの検出、データ信号のディスクランブルおよび速度変
換を行い、ＤＴＥインタフェース部４０へ送出する。Ｄ
ＴＥインタフェース部４０では分離回路３４および受信
タイミング発生回路３５からのＤＴＥの受信タイミング
をＤＴＥへ送出する。

〔発明の効果〕

以上説明したように、本発明は、時分割方向制御方式に
よるデータ回線終端装置において、マスター側のデータ
回線終端装置で送信タイミング位相と受信信号のフレー
ム位相の比較を行い、その結果に基づき、スレーブ側の
送信タイミング位相の位相制御情報を送出し、スレーブ
側でその位相制御情報により送信タイミング位相を変え
ることにより、ＤＴＥ側の送信タイミングに従属して、
かつデータ誤りを発生させることなく、データ伝送を実
現できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。第２図は従来例を示すブロック構成図。第３図はデータ回線終端装置の加入者線上の送受信タイ
ミング図。１０、５０・・・伝送路終端部、２０．６０・・・送信
部、２１．６１・・・多重化回路、２２．６２・・・符
号変換回路、２３．６３・・・パターン発生回路、２４
・・・位相制御情報発生回路、２５・・・送受信位相比
較回路、２６．６６・・・送信タイミング発生回路、２
７・・・タイミング抽出回路（１）、３０．７０・・・
受信部、３１．７１・・・フレーム同期回路、３２・・
・タイミング抽出回路（２）、３３・・・位相制御情報
検出回路、３４．７４・・・分離回路、３５．７５・・
・受信タイミング発生回路、７２・・・タイミング抽出
回路、４０．８０・・・ＤＴＥインタフェース部、１０
１・・・位相制御情報、１０１．１０２・・・タイミン
グ制御信号。

Claims

【特許請求の範囲】

（１）加入者線と接続された伝送路終端部（１０）と、
データ端末装置と接続されたＤＴＥインタフェース部（
４０）と、上記伝送路終端部と上記ＤＴＥインタフェー
ス部間に接続された送信部（２０）および受信部（３０
）とを含む時分割方向制御方式によるデータ伝送のデー
タ回線終端装置において、上記送信部は、上記ＤＴＥイ
ンタフェース部より送出される信号のタイミングの抽出
および再生を行うタイミング抽出回路（２７）と、この
タイミング抽出回路で抽出されたタイミングに従って発
生された送信タイミング位相と、対向するデータ回線終
端装置から送出され上記伝送路終端部で受信し上記受信
部に入力された受信信号の受信タイミング位相とを比較
する送受信位相比較回路（２５）と、この送受信位相比
較回路の出力結果により対向する上記データ回線終端装
置の送信タイミング位相を制御する位相制御情報を発生
する位相制御情報発生回路（２４）とを含み、上記位相
制御情報は他の信号とともに多重化されて上記伝送路終
端部へ出力される構成であり、上記受信部は、上記受信信号より対向する上記データ回
線終端装置から送出される位相制御情報を検出し上記受
信タイミング位相を制御するタイミング制御信号を発生
する位相制御情報検出回路（３３）を含み、上記タイミ
ング制御信号により上記送信部における送信タイミング
位相が制御される構成であることを特徴とするデータ回線終端装置。