JPH01109938A - データ回線終端装置 - Google Patents
データ回線終端装置Info
- Publication number
- JPH01109938A JPH01109938A JP26662087A JP26662087A JPH01109938A JP H01109938 A JPH01109938 A JP H01109938A JP 26662087 A JP26662087 A JP 26662087A JP 26662087 A JP26662087 A JP 26662087A JP H01109938 A JPH01109938 A JP H01109938A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- section
- transmission
- timing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 72
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 238000000605 extraction Methods 0.000 claims description 10
- 238000000926 separation method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000000284 extract Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
Landscapes
- Bidirectional Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送に関し、特に時分割方向制御方式に
よる2線式データ回線終端装置に関する。
よる2線式データ回線終端装置に関する。
従来、この種のデータ回線終端装置は第3図に示す様に
、加入者線上において送信及び受信を時分割で行ない、
同一のベアケーブル上でのデータ伝送を可能としている
。つまり、データ端末装置側からのデータ信号をそのデ
ータ速度の2倍以上で速度変換し、フレームパターン、
ハウスキーピング及び直流バランスビット等を付加し、
同一ベアケーブル上で送受信を行う。この場合、マスタ
ー側のデータ回線終端装置は、独立同期により。
、加入者線上において送信及び受信を時分割で行ない、
同一のベアケーブル上でのデータ伝送を可能としている
。つまり、データ端末装置側からのデータ信号をそのデ
ータ速度の2倍以上で速度変換し、フレームパターン、
ハウスキーピング及び直流バランスビット等を付加し、
同一ベアケーブル上で送受信を行う。この場合、マスタ
ー側のデータ回線終端装置は、独立同期により。
一定周期で送信を行う。又、スレーブ側のデータ回線終
端装置はマスター側からの信号を受信し。
端装置はマスター側からの信号を受信し。
その受信信号よりタイミングを抽出して従属同期で動作
する。又受信信号からのフレームパターンの検出を行な
い、受信信号の識別を行なうとともに、そのフレームの
位相よりスレーブ側の送信区間の決定を行ない、フレー
ム同期確立と同時に加入者線へ信号の送出を開始し、同
一ベアケーブル上での送受信信号の衡突を回避し、デー
タ伝送を行なっている。
する。又受信信号からのフレームパターンの検出を行な
い、受信信号の識別を行なうとともに、そのフレームの
位相よりスレーブ側の送信区間の決定を行ない、フレー
ム同期確立と同時に加入者線へ信号の送出を開始し、同
一ベアケーブル上での送受信信号の衡突を回避し、デー
タ伝送を行なっている。
第2図は、従来の2線式データ回線終端装置の構成図を
示す。ここで、50は伝送路終端部、60は送信部で6
1の多重化回路、62のパターン発生回路、63の符号
変換回路、64の送信タイミング発生回路からなり、7
0は受信部で71のタイミング抽出回路72のフレーム
同期回路、73の分離回路、74の受信タイミング発生
回路よりなシ80はDTEインタフェース部である。
示す。ここで、50は伝送路終端部、60は送信部で6
1の多重化回路、62のパターン発生回路、63の符号
変換回路、64の送信タイミング発生回路からなり、7
0は受信部で71のタイミング抽出回路72のフレーム
同期回路、73の分離回路、74の受信タイミング発生
回路よりなシ80はDTEインタフェース部である。
加入者線よ少入力した信号は伝送路終端部5゜で受信さ
れ、伝送路終端部50の出力信号から受信部70のタイ
ミング抽出回路71でタイミングの抽出再生を行い、そ
の再生されたタイミングクロックはフレーム同期回路7
2.受信タイミング発生回路74および送信タイミング
発生回路64に送出される。フレーム同期回路72では
伝送路終端部50の出力信号より、フレームパターンを
検出し、そのフレームパターンの位相に相当するフレー
ムクロックを発生し、フレーム同期確立と同時に受信タ
イミング発生回路74および送信タイミング発生回路6
4へ送出する。受信タイミング発生回路74では分離回
路74でデイスクランブルおよび速度変換を行うに必要
な各種タイミングクロックおよびDTEインタフェース
部8oにおいてデータ端末側に対し、信号を入出力する
ために必要なタイミングクロックを発生する。分離回路
73では伝送路終端部50からの出力信号のデイスクラ
ンブルおよび速度変換を行ないDTEインタフェース部
80へ信号を出力し、 DTEインタフェース部80で
はその信号をデータ端末側へ送出する。
れ、伝送路終端部50の出力信号から受信部70のタイ
ミング抽出回路71でタイミングの抽出再生を行い、そ
の再生されたタイミングクロックはフレーム同期回路7
2.受信タイミング発生回路74および送信タイミング
発生回路64に送出される。フレーム同期回路72では
伝送路終端部50の出力信号より、フレームパターンを
検出し、そのフレームパターンの位相に相当するフレー
ムクロックを発生し、フレーム同期確立と同時に受信タ
イミング発生回路74および送信タイミング発生回路6
4へ送出する。受信タイミング発生回路74では分離回
路74でデイスクランブルおよび速度変換を行うに必要
な各種タイミングクロックおよびDTEインタフェース
部8oにおいてデータ端末側に対し、信号を入出力する
ために必要なタイミングクロックを発生する。分離回路
73では伝送路終端部50からの出力信号のデイスクラ
ンブルおよび速度変換を行ないDTEインタフェース部
80へ信号を出力し、 DTEインタフェース部80で
はその信号をデータ端末側へ送出する。
一方、マスター側のデータ回線終端装置の送信部60の
送信タイミング発生回路64では、外部からのマスター
クロックまたは内部クロックにょシ、またスレーブ側の
データ回線終端装置の送信部60の送信タイミング発生
回路64では受信信号より抽出したタイミングクロック
およびフレームクロックにより送信タイミングを決定す
るとともに多重化回路61ノぐターン発生回路62.符
号変換回路63およびDTEインタフェース部8oで必
要とする各種タイミングクロックを発生する。
送信タイミング発生回路64では、外部からのマスター
クロックまたは内部クロックにょシ、またスレーブ側の
データ回線終端装置の送信部60の送信タイミング発生
回路64では受信信号より抽出したタイミングクロック
およびフレームクロックにより送信タイミングを決定す
るとともに多重化回路61ノぐターン発生回路62.符
号変換回路63およびDTEインタフェース部8oで必
要とする各種タイミングクロックを発生する。
データ端末側から送出された信号はDTEインタフェー
ス部80で受信され、 DTEインタフェース部80の
出力信号が符号変換回路63へ送出される。符号変換回
路63では速度変換、スクランブルを行なうかまたはト
レーニング・ぐターンの発生を行ない多重化回路61へ
送出する。
ス部80で受信され、 DTEインタフェース部80の
出力信号が符号変換回路63へ送出される。符号変換回
路63では速度変換、スクランブルを行なうかまたはト
レーニング・ぐターンの発生を行ない多重化回路61へ
送出する。
多重化回路61では符号変換回路63から送出された信
号とパターン発生回路62から送出されたフレームノや
ターン、ハウスキーピングおよび直流バランスピット等
を多重化し、その信号を伝送路終端部50へ送出する。
号とパターン発生回路62から送出されたフレームノや
ターン、ハウスキーピングおよび直流バランスピット等
を多重化し、その信号を伝送路終端部50へ送出する。
伝送路終端部5では多重化回路61から入力された信号
を加入者線上へ送出する。
を加入者線上へ送出する。
このように、上述した従来の2線式データ回線終端装置
はスレーブ側において加入者線上の受信信号より、タイ
ミングクロックを抽出し、フレームパターンを検出する
ことにより送信タイミングを決定し、フレーム同期確立
と同時に加入者線へ信号を送出している。
はスレーブ側において加入者線上の受信信号より、タイ
ミングクロックを抽出し、フレームパターンを検出する
ことにより送信タイミングを決定し、フレーム同期確立
と同時に加入者線へ信号を送出している。
そのため加入者線上に複数(3以上)のデータ回線終端
装置をマルチ接続した場合、スレーブ側の複数のデータ
回線終端装置より同時にマスク側データ回線終端装置に
対して、信号が送出され。
装置をマルチ接続した場合、スレーブ側の複数のデータ
回線終端装置より同時にマスク側データ回線終端装置に
対して、信号が送出され。
加入者線上で信号が衝突し、データ伝送が不可能となる
。
。
そこで9本発明は上記欠点に鑑み、同一ペアケーブル上
で、マルチ接続を行うことができるデータ回線終端装置
を提供することである。
で、マルチ接続を行うことができるデータ回線終端装置
を提供することである。
本発明によれば、加入者線と接続された伝送路終端部と
、データ端末装置と接続されたDTEインタフェース部
と、上記伝送路終端部及び上記DTEインタフェース部
間に接続された送信部および受信部とを含む時分割方向
制御方式によるデータ回線終端装置において。
、データ端末装置と接続されたDTEインタフェース部
と、上記伝送路終端部及び上記DTEインタフェース部
間に接続された送信部および受信部とを含む時分割方向
制御方式によるデータ回線終端装置において。
上記送信部は、フレームパターン、ノ・ウスキーピング
情報および直流バランスビットを発生するパターン発生
回路と、上記DTEインタフェース部より送出される信
号の速度変換、スクランブルおよびトレーニングパター
ン発生を行う符号変換回路と、上記パターン発生からの
信号と前記符号変換回路からの信号とを多重化し、上記
伝送終端部へ出力する多重化回路と、対向するデータ回
線終端装置から送出され上記伝送路終端部で受信し上記
受信部に入力された受信信号より抽出したタイミングク
ロックおよびフレーム位相により、上記送信部で必要と
する各種タイミングを発生する送信タイミング回路とを
有し。
情報および直流バランスビットを発生するパターン発生
回路と、上記DTEインタフェース部より送出される信
号の速度変換、スクランブルおよびトレーニングパター
ン発生を行う符号変換回路と、上記パターン発生からの
信号と前記符号変換回路からの信号とを多重化し、上記
伝送終端部へ出力する多重化回路と、対向するデータ回
線終端装置から送出され上記伝送路終端部で受信し上記
受信部に入力された受信信号より抽出したタイミングク
ロックおよびフレーム位相により、上記送信部で必要と
する各種タイミングを発生する送信タイミング回路とを
有し。
上記受信部は、上記伝送路終端部より送出される加入者
線からの受信信号よりタイミングを抽出し、かつ、再生
するタイミング抽出回路と、上記受信信号よりフレーム
パターンを検出するフレーム同期回路と、前記受信信号
よりデータ信号の速度変換およびデイスクランブルを行
う分離回路と。
線からの受信信号よりタイミングを抽出し、かつ、再生
するタイミング抽出回路と、上記受信信号よりフレーム
パターンを検出するフレーム同期回路と、前記受信信号
よりデータ信号の速度変換およびデイスクランブルを行
う分離回路と。
対向する前記データ回線終端装置から送出された装置ア
ドレスと自己のアドレスとを比較するアドレス比較回路
と、上記受信部で必要とする各種タイミングを発生する
受信タイミング発生回路とを有することを特徴とするデ
ータ回路終端装置が得られる。
ドレスと自己のアドレスとを比較するアドレス比較回路
と、上記受信部で必要とする各種タイミングを発生する
受信タイミング発生回路とを有することを特徴とするデ
ータ回路終端装置が得られる。
次に本発明について図面を参照して説明する。
第1図は本発明の構成図である。10は伝送路終端部、
20は送信部で21の多重化回路22の符号変換回路、
23のAターン発生回路、24の送信タイミング発生回
路よりなシ、30は受信部で31のフレーム同期回路、
32のタイミング抽出回路、33の分離回路、34のア
ドレス比較回路35の受信タイミング発生回路よりなシ
、40はDTEインタフェース部である。
20は送信部で21の多重化回路22の符号変換回路、
23のAターン発生回路、24の送信タイミング発生回
路よりなシ、30は受信部で31のフレーム同期回路、
32のタイミング抽出回路、33の分離回路、34のア
ドレス比較回路35の受信タイミング発生回路よりなシ
、40はDTEインタフェース部である。
本発明のデータ終端装置において、データ伝送を行う場
合、加入者線上の送受信の基準位相を決めるマスター側
のデータ回線終端装置と、マスター側のデータ回線終端
装置より送出された信号よりタイミング抽出し、フレー
ム位相を検出することにより信号を送出するスレーブ側
のデータ回線終端装置とに区別する。
合、加入者線上の送受信の基準位相を決めるマスター側
のデータ回線終端装置と、マスター側のデータ回線終端
装置より送出された信号よりタイミング抽出し、フレー
ム位相を検出することにより信号を送出するスレーブ側
のデータ回線終端装置とに区別する。
−スレーブ側のデータ回路終端装置は、対向するデータ
回線終端装置から送出された信号を伝送路終端部10で
受信し、受信部30のフレーム同期回路31タイミング
抽出回路321分離回路33゜アドレス比較回路34へ
送出する。タイミング抽出回路32では受信信号よりタ
イミングクロックを抽出再生してフレーム同期回路31
および受信タイミング発生回路35へ送出する。フレー
ム同期回路31ではタイミング抽出回路31で再生され
たタイミングクロックにより受信信号よりフレーム・ぐ
レスの検出を行ない、フレーム同期確立情報とフレーム
/4’ルス位相とを送信タイミング発生回路24へ送出
するとともに受信タイミング発生回路35へ送出する。
回線終端装置から送出された信号を伝送路終端部10で
受信し、受信部30のフレーム同期回路31タイミング
抽出回路321分離回路33゜アドレス比較回路34へ
送出する。タイミング抽出回路32では受信信号よりタ
イミングクロックを抽出再生してフレーム同期回路31
および受信タイミング発生回路35へ送出する。フレー
ム同期回路31ではタイミング抽出回路31で再生され
たタイミングクロックにより受信信号よりフレーム・ぐ
レスの検出を行ない、フレーム同期確立情報とフレーム
/4’ルス位相とを送信タイミング発生回路24へ送出
するとともに受信タイミング発生回路35へ送出する。
分離回路33はデータのデイスクランブルおよび速度変
換を行ない、 DTEインタフェース部40ヘデータを
送出されDTEインタフェース部40からデータ端末装
置へ信号が送出される。アドレス比較回路34は受信信
号よりマスタ側のデータ回線終端装置で指定した装置ア
ドレスを検出し、i己の装置アドレスとの比較を行い比
較結果を送信タイミング回路24へ送出する。
換を行ない、 DTEインタフェース部40ヘデータを
送出されDTEインタフェース部40からデータ端末装
置へ信号が送出される。アドレス比較回路34は受信信
号よりマスタ側のデータ回線終端装置で指定した装置ア
ドレスを検出し、i己の装置アドレスとの比較を行い比
較結果を送信タイミング回路24へ送出する。
受信タイミング発生回路35では9分離回路33.アド
レス比較回路34送信タイミング発生回路24およびD
TEインタフェース部4部上0要とする各種クロックを
発生する。
レス比較回路34送信タイミング発生回路24およびD
TEインタフェース部4部上0要とする各種クロックを
発生する。
データ端末装置側から送出された信号はDTEインタフ
ェース部4部上0信され、 DTEインタフェース部4
部上0出力され、符号変換回路22にて速度変換および
スクランブルされ、多重化回路21に送出される。但し
符号変換回路22ではトレーニングパターンを発生して
おシマスター側のデータ回線終端装置のフレーム同期が
確立するまでは、 DTEインタフェース部4部上0の
信号は禁止し、符号変換回路22で発生したトレーニン
グパターンを多重化回路21へ送出する。
ェース部4部上0信され、 DTEインタフェース部4
部上0出力され、符号変換回路22にて速度変換および
スクランブルされ、多重化回路21に送出される。但し
符号変換回路22ではトレーニングパターンを発生して
おシマスター側のデータ回線終端装置のフレーム同期が
確立するまでは、 DTEインタフェース部4部上0の
信号は禁止し、符号変換回路22で発生したトレーニン
グパターンを多重化回路21へ送出する。
マタ、ノぐターン発生回路23はフレーム・ぐターン、
ハウスキーピング情報および直流バランスビットを発生
させ、多重化回路21へ送出する。
ハウスキーピング情報および直流バランスビットを発生
させ、多重化回路21へ送出する。
多重化回路21では、符号変換回路22からの信号とパ
ターン発生回路23からの信号を多重化し、送信タイミ
ング発生回路24からの送信区間タイミングを受けとシ
、その区間のみ伝送路終端部10へ出力し、伝送路終端
部10よりマスター側のデータ回線終端装置へ信号の送
出を行なう。
ターン発生回路23からの信号を多重化し、送信タイミ
ング発生回路24からの送信区間タイミングを受けとシ
、その区間のみ伝送路終端部10へ出力し、伝送路終端
部10よりマスター側のデータ回線終端装置へ信号の送
出を行なう。
ここで、送信タイミング発生回路24は送信部20で必
要とする各種タイミングを発生するとともに、フレーム
同期回路31からのフレーム同期確立情報と、アドレス
比較回路34からアドレス比較情報を受信しておシフレ
ーム同期確立から自己アドレスとの一致を検出した場合
にのみ多重化回路21に対して送信区間タイミングを送
出する。
要とする各種タイミングを発生するとともに、フレーム
同期回路31からのフレーム同期確立情報と、アドレス
比較回路34からアドレス比較情報を受信しておシフレ
ーム同期確立から自己アドレスとの一致を検出した場合
にのみ多重化回路21に対して送信区間タイミングを送
出する。
以上説明したように1本発明によれば1時分割方向制御
力式によるデータ回線終端装置において。
力式によるデータ回線終端装置において。
マスター側のデータ回線終端装置に接続された同一のペ
アケーブルに複数のスレーブ側データ回線終端装置の接
続構成を行なっても、マスター側のデータ回線終端装置
よりデータ伝送を行ないたいスレーブ側のデータ回線終
端装置のアドレスを送出し、複数のスレーブ側データ回
線終端装置は。
アケーブルに複数のスレーブ側データ回線終端装置の接
続構成を行なっても、マスター側のデータ回線終端装置
よりデータ伝送を行ないたいスレーブ側のデータ回線終
端装置のアドレスを送出し、複数のスレーブ側データ回
線終端装置は。
該当のアドレスを検出したデータ回線終端装置のみが送
信を許可されることによりア同一ベアケーブル上で、マ
ルチ接続を可能としたデータ伝送を実現できる効果があ
る。
信を許可されることによりア同一ベアケーブル上で、マ
ルチ接続を可能としたデータ伝送を実現できる効果があ
る。
第1図は本発明の実施例に係るデータの回線終端装置の
構成図、第2図は従来のデータ回線終端装置の構成図、
第3図はデータ回線終端装置の加入者線上の送受信タイ
ミング図である。 10・・・伝送路終端部、20・・・送信部、21・・
・多重化回路、22・・・符号変換回路、23・・・パ
ターン発生回路、24・・・送信タイミング発生回路、
30・・・受信回路、31・・・フレーム同期回路、3
2・・・タイミング抽出回路、33・・・分離回路、3
4・・・アドレス比較回路、35・・・受信タイミング
発生回路。 40・・・DTEインタフェース部、50・・・伝送路
終端部、60・・・送信部、61・・・多重化回路、6
2・・・符号変換回路、63・・・パターン発生回路、
64・・・送信タイミング発生回路、70・・・受信部
、71・・・タイミング抽出回路、72・・・フレーム
同期回路。 73・・・分離回路、74・・・受信タイミング発生回
路。 80・・・DTE (ンタフェース部。 第2図
構成図、第2図は従来のデータ回線終端装置の構成図、
第3図はデータ回線終端装置の加入者線上の送受信タイ
ミング図である。 10・・・伝送路終端部、20・・・送信部、21・・
・多重化回路、22・・・符号変換回路、23・・・パ
ターン発生回路、24・・・送信タイミング発生回路、
30・・・受信回路、31・・・フレーム同期回路、3
2・・・タイミング抽出回路、33・・・分離回路、3
4・・・アドレス比較回路、35・・・受信タイミング
発生回路。 40・・・DTEインタフェース部、50・・・伝送路
終端部、60・・・送信部、61・・・多重化回路、6
2・・・符号変換回路、63・・・パターン発生回路、
64・・・送信タイミング発生回路、70・・・受信部
、71・・・タイミング抽出回路、72・・・フレーム
同期回路。 73・・・分離回路、74・・・受信タイミング発生回
路。 80・・・DTE (ンタフェース部。 第2図
Claims (1)
- 【特許請求の範囲】 1、加入者線と接続された伝送路終端部と、データ端末
装置と接続されたDTEインタフェース部と、上記伝送
路終端部と上記DTEインタフェース部間に接続された
送信部および受信部とを含む時分割方向制御方式による
データ回線終端装置において、上記送信部は、フレーム
パターン、ハウスキーピング情報および直流バランスビ
ットを発生するパターン発生回路と、上記DTEインタ
フェース部より送出される信号の速度変換、スクランブ
ルおよびトレーニングパターン発生を行う符号変換回路
と、上記パターン発生回路からの信号と前記符号変換回
路からの信号とを多重化し、上記伝送路終端部へ出力す
る多重化回路と、対向するデータ回線終端装置から送出
され上記伝送路終端部で受信し上記受信部に入力された
受信信号より抽出したタイミングクロックおよびフレー
ム位相により、上記送信部で必要とする各種タイミング
を発生する送信タイミング発生回路とを有し、 上記受信部は、上記伝送路終端部より送出される加入者
線からの受信信号よりタイミングを抽出し、かつ、再生
するタイミング抽出回路と、前記受信信号よりフレーム
パターンを検出するフレーム同期回路と、前記受信信号
よりデータ信号の速度変換およびディスクランブルを行
う分離回路と、対向するデータ回線終端装置から送出さ
れた装置アドレスと自己のアドレスとを比較するアドレ
ス比較回路と、上記受信部で必要とする各種タイミング
を発生する受信タイミング発生回路とを有することを特
徴とするデータ回線終端装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26662087A JPH01109938A (ja) | 1987-10-23 | 1987-10-23 | データ回線終端装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26662087A JPH01109938A (ja) | 1987-10-23 | 1987-10-23 | データ回線終端装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01109938A true JPH01109938A (ja) | 1989-04-26 |
Family
ID=17433344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26662087A Pending JPH01109938A (ja) | 1987-10-23 | 1987-10-23 | データ回線終端装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01109938A (ja) |
-
1987
- 1987-10-23 JP JP26662087A patent/JPH01109938A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100286791B1 (ko) | 네트워크 링크 엔드포인트 자격검출 | |
JPH0114738B2 (ja) | ||
JPS61219237A (ja) | 双方向性時分割光通信用端局装置 | |
JPH0851451A (ja) | 同期方法および同期装置、端末、交換装置 | |
US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
JPH01109938A (ja) | データ回線終端装置 | |
JPS63111743A (ja) | デ−タ回線終端装置 | |
JP3165117B2 (ja) | サブレートの非同期信号の多重化方法と送信装置及び 受信装置 | |
JP2767107B2 (ja) | フレームフォーマット変換方法 | |
JPS62213350A (ja) | ピンポン伝送方式における信号伝送方法 | |
JPH052027B2 (ja) | ||
CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
JPH0815275B2 (ja) | 複数装置間相互のデータ伝送システムおよびデータ伝送方法 | |
JPH02206243A (ja) | 時分割多重伝送方式 | |
JP2576387B2 (ja) | データ通信装置 | |
JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
JPH01126052A (ja) | 端末装置の電源オン・オフ検出方式 | |
JPH0530069A (ja) | 制御信号伝送方式 | |
JPS63305637A (ja) | 同期信号転送方法 | |
JPS609248A (ja) | デ−タ交換システム | |
JPH0656987B2 (ja) | デイジタル信号伝送方式 | |
JPS6292534A (ja) | Pcm中間中継装置 | |
JPS62122440A (ja) | デ−タ伝送方式 | |
JPS6187443A (ja) | 等化器誤受信防止方式 | |
JPS62286332A (ja) | デジタル信号分岐插入装置 |