JPS63305637A - 同期信号転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 データ信号をディジタル交換網を介して接続する時、所
定個数のビットで構成されたｌチャネル中の１ビットを
同期転送信号用として使用し、このビットを使用して同
期信号の位相の一致をとる同期信号転送方法である。

〔産業上の利用分野〕

本発明はディジタル交換網を通してディジタル信号のま
ま、同期データ通信を行うための同期信号転送方法に関
する。

近年、コンピュータ技術の発達により、個人仕様の小型
コンピュータであるパーソナルコンピュータｃ以下パソ
コンと言う）間の通信が電話回線や専用線を使用して行
われるようになってきている。このパソコン間通信を電
話回線を利用して行うには、パソコンと電話回線との間
にデータ伝送用の変復調装置１！（以下モデムと言う）
を使用しなければならず、通信設備の設備費の低減が望
まれている。

〔従来の技術〕

従来、第８図に示すように、パソコンＡとパソコンＢと
の間で電話回線を使用してパソコン通信を行う場合は、
パソコンＡ、Ｂをそれぞれモデム１．２およびＡ／Ｄ、
Ｄ／Ａ変換器３，４を介してディジタル交換網５に接続
していた。そして、例えばパソコンＡからパソコンＢに
データを送る場合は、Ｒ３−２３２Ｃというデータ通信
の規格でデータをディジタル信号でシリアルに出力し、
これをモデム１に入力する。

モデム１ではこのディジタル信号を周波数シフトキーイ
ング（ＦＳＫ）　、または位相シフトキーイング（ＰＳ
Ｋ）と呼ばれる方式によりアナログ信号に変換し、これ
を２線の電話線でＡ／Ｄ変換器３に送る。Ａ／Ｄ変換器
３は入力されたアナログ信号をディジタル信号に変換し
ディジタル交換網５を介してＤ／Ａ変換器４に送る。

このようにしてディジタル交換￥Ｉ４５を介して送られ
てきたデータ信号を、Ｄ／Ａ変換器４は再びアナログ信
号に変換し、２線の電話線でモデム２に送る。モデム２
はこのアナログ信号を前記Ｒ３−２３２Ｃ規格のディジ
タル信号に変換し、パソコンＢに出力して通信が行われ
る。

ところが、前記従来のパソコンからのディジタル信号を
、モデムを介してアナログ信号にして搬送周波数として
周波数分割多重（ＦＤＭ）のごとくして、同期信号を転
送する方式では、モデム１Ａ／Ｄ変換部など付加装置が
必要となり、コストアップとなるという問題点がある。

そこで近年、短距離の間でパソコン通信を行う場合には
、パソコンからのディジタル信号をアナログ信号に変換
せずに、Ｒ５−２３２Ｃ規格の信号線を使用してディジ
タル信号のまま直接ディジタル交換網に送る方式もある
。

この方式では、第９図に示すように、パソコンからのＭ
Ｓ−２３２Ｃ信号をＡ／Ｄ変換器６に内蔵された速度変
換機７が図示しないバッファレジスタに貯え、これをビ
ットレートの高い、例えば６４Ｋｂｐｓの信号に変換し
てディジタル交換網５に送り出すようにしており、更に
、相手との同期をとるために、同期信号源８からの同期
信号を同時に別のディジタルハイウェイチャネルで送っ
ている。即ち、この方式では、データ用のチャネルと同
期信号用のチャネルの２つのチャネルを使用している。

〔発明が解決しようとする問題点〕

ところが、パソコンからのＲ５−２３２Ｃ規格のディジ
タル信号をＡ／Ｄ変換器によりビットレートの高いディ
ジタル信号に変換する方式では、２つのチャネルの同時
接続の必要があり、交換接続処理が複雑になるという問
題点がある。

本発明の目的はＲ５−２３２Ｃレベルの同期データ信号
をディジタル信号のまま転送するため、同期信号をデー
タ信号中に埋めこむことによって転送して、交換処理を
簡素化し、かつコストの低減を図ることができる同期信
号転送方法を提供することにある。

〔問題点を解決するための手段〕

第１図は本発明の同期信号転送方法の原理ブロック図で
ある。

第１図において、Ａ、Ｂはパソコンを示しており、ＩＯ
Ａ、ＩＯＢはパソコンからのＲ５−２３２Ｃ信号をビッ
トレートの高いディジタル信号に変換し、更にこのディ
ジタル信号に同期転送信号を載せるディジタルデータ線
回路、５はディジタル交換網である。本発明の方法では
１チヤネルのディジタルハイウェイでデータ信号と同期
転送信号とが同時に送られる。

〔作　用〕

ディジタル交換網内の信号伝達に使用する所定周波数の
ディジタル信号の、１周期を構成する所定個数のビット
の中の１ビットが、同期転送信号用のビットとして割り
当てられているので、このビットが入力された時に両端
末の同期クロ・ツクをスタートさせることにより、デー
タ信号をディジタル交換網を介して転送する際の、両端
末の同期クロックの信号の位相合わせが行われる。

〔実施例〕

第２図は本発明の同期信号転送方法を実現する装置の構
成を示すブロック図である。

第２図において、５はディジタル交換網、ＩＯＡおよび
ＩＯＢはディジタルデータ線回路を示している。ディジ
タルデータ線回路１０ＡにはパソコンからのＲ５−２３
２Ｃ信号をディジタル交換！ｉｉＳ内伝送用のビットレ
ートの高いディジタルデ−タ信号に変換するための速度
変換機１１と、同期信号発生部１２と、前記速度変換機
ｌｌにて速度変換されたデータ信号に前記同期信号発生
部１２にて発生した同期信号を引き入れたり、同期信号
が引き入れられたディジタルデータ信号から同期信号の
みを引き出したりするドロッパ・インサータ（Ｄ／Ｉ）
１３とがある。

また、ディジタルデータ線回路１０Ｂには、ディジタル
交換網５を通ってきた同期信号が引き入れられた前記デ
ィジタルデータ信号から、前記同期信号を引き出すドロ
ッパ・インサータ（Ｄ／Ｉ）１４と、引き出された前記
同期信号を再生する同期信号再生部１５と、前記同期信
号が引き抜かれたディジタルデータ信号を速度変換して
、前記同期信号再生部１５からの同期信号により送信側
のパソコンと同期をとりなからＲ５−２３２Ｇ信号に変
換するための速度変換機１６がある。

以上のように構成された装置において、本発明ではデー
タ信号をディジタル交換′ｗ４５を介して転送する時に
、両端末にあるパソコンＡ、Ｂ間の同期をとるために、
同期信号をディジタル交換ｙ４５内を伝送するデータ信
号にのせ、１つのチャネルのディジタルハイウェイを使
用してデータおよび同期信号の転送を行う。

次に、前記両端末のパソコンＡ、Ｂの通信速度が１２０
０ｂｐｓの場合について、その同期の取り方を説明する
。

第３図に示すように、１２００ｂｐｓの信号の１周期に
要する時間は８３０μｓである。そして、本発明ではデ
ィジタル交換網５内の信号伝達に周期が１２５μの周波
数（サンプルレートが８ＫＨ２のディジタル信号になる
）を使用し、その１周期を所定個数、例えば８個のビッ
トで構成して、全体としてビットレートが６４ｋｂｐｓ
になるようにする。すると、あるビットＢ１にデータが
あり、次のビットＢ２にデータがないとすると、データ
がある部分でサンプリングした８ビットは全て“ｌ”と
なるが、データの有無の変わり目でサンプリングした８
ビットは“１”と“０′とが混在したものとなる。

そして、本発明では前記８個のビットの中の１ビットを
同期転送信号用のビットとして割り当て、残りの７ビッ
トをデータ信号用ビットとして使用する。即ち、例えば
最終ピッ）　ＬＳＢを同期転送信号用のビットとして割
り当てるのである。

この同期ビットは８ＫＨｚ（１２５＃８）周期で送られ
てくるが、ここで、第４図に示すように前記１２００ｂ
ｐｓの信号（クロックで示す）の３周期と、前記８　Ｋ
Ｈｚの信号（クロックで示す）の２０周期とが一致する
。そこで、１２００ｂｐｓの信号を同期させるためには
、同期信号を２０回に１回の割合で例えば“ｌ”レベル
を送り、この“ｌ”信号に合わせて１２００ｂｐｓの信
号を３周期出すようにすれば良い。

第５図は前述の同期を行うための具体的な同期信号発生
部１２の構成および同期信号再生部１５の構成を示すも
のである。同期信号発生部１２は８　ＫＨｚの信号を発
生する信号発生器１２１と、それを１／２０に分周する
分周器１２２と、１．２２８８ＭＨｚの信号を発生する
信号発生器１２３とこの１　、２２８８ＭＨｚの信号を
分周して１．２ＫＨｚのクロック信号を作る分周器１２
４とから構成されている。一方、受信側の同期信号再生
部１５には１．２２８８ＭＨｚの信号を発生する信号発
生器１５１　とこの１　、２２８８ＭＨ２の信号を分周
して１．２ＫＨｚのクロック信号を作る分周器１５２と
があり、この分周器１５２にはドロッパ・インサータ（
Ｄ／Ｉ）１４からの信号が入力されるようになっている
。

ドロッパ・インサータ（Ｄ／Ｔ）１３には第２図に示し
た速度変換機１１からのデータ信号と、前記分周器１２
２からの同期信号が入力されており、Ｄ／１１３は８ビ
ットで構成された８　ＫＨ２のデータ信号の２０周期に
一度、その最終ビットに同期信号をインサートする。ま
た、この同期信号は同時に分周器１２４にも強制リセッ
ト信号として入力され、この同期信号に分周器１２４か
ら出力される１、２ＫＨｚのクロ７り信号を同期させる
。

このようにしてデータ信号に載せられた同期信号は、受
信側のＤ／１１４によって取り出され、分周器１５２に
強制リセット信号として入力される。この分周器１５２
には第６図に示すように前記強制すセット信号が入力さ
れた時に、その信号の立ち上りで前記１．２２８８ＭＨ
ｚの１パルスを出すパルス発生器１５２１と、このパル
ス発生器１５２１からの信号がリセ・ノド端子に入力さ
れ、前記１．２２８８ＭＩＩｚの信号がクロック端子に
入力されるカウンタ１５２２とがある。

このカウンタ１５２２は、第７図に示すように１　、２
２８８ＭＨｚの信号を分周して１．２Ｋｌｌｚの信号を
出力しており、そのリセット端子に前記強制リセット信
号によりパルス発生器１５２１からパルスが入力される
と、そのパルスに同期させて１．２Ｋ）Ｉｚの信号を出
力する。

このリセットパルスは１２００ｂｐｓの信号の３周期に
１回、即ち、１２００ＫＨｚの信号の３周期に一度入力
されるので、１２００ＫＨｚのクロ７クパルスはその都
度このリセット信号に同期して出力される。

この結果、同期信号発生部１２における１、２ＫＩｌｚ
のクロック信号と、同期信号再生部１５における１、２
ＫＨ２のクロック信号とが同じ強制リセット信号により
同期がとられることになる。

なお、前記１．２ＫＨｚの信号の３周期と、８　ＫＨｚ
の信号の２０周期とは正確に一致してはいないので、３
周期毎のリセットパルスと１．２にＨｚ信号とには１μ
３程度の誤差が生じるが、この程度は十分補正できる範
囲であるので、両端末のパソコンの同期は正確にとるこ
とができる。

このように本発明では、パソコンからのＲ５−２３２Ｃ
信号が速度変換機１１によりディジタル交換網５内伝送
用のビットレートの高いディジタルデータ信号に変換さ
れ、ドロッパ・インサータ（Ｄ／Ｉ）１３によってこの
データ信号に前記同期信号発生部１２にて発生した同期
信号が同期転送信号として引き入れられ、１本のライン
にてディジタル交換網５内を伝送される。

また、ディジタルデータ線回路１０Ｂでは、ディジタル
交換網５を通ってきた前記ディジタルデータ信号から、
前記同期転送信号がドロッパ・インサータ（Ｄ／ｒ）　
１４により引き出され、引き出された前記同期転送信号
から同期信号が同期信号再生部１５によって再生される
。そして、再生された同期信号により、前記データ信号
の同期合わせが実施される。

〔発明の効果〕

以上説明したように本発明によれば、Ｒ５−２３２Ｃレ
ベルの同期データ信号をディジタル信号のまま転送する
ため、同期信号をデータ信号中にうめこむことによって
転送して、交換処理を簡素化し、かつコストの低減を図
ることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の実
施例のブロック図、第３図は１２００ｂｐｓの信号と８
　ＫＨｚの信号の最小公債時間を示すクロ・ツク波形図
、第４図は１２００ｂｐｓの信号と８　ＫＨｚ信号との
関係を示す図、第５図は第２図の同期信号発生部と同期
信号再生部の詳細な構成を示すブロック図、第６図は第
５図の分周器の構成を示すブロック図、第７図は第６図
の分周器の動作を示す波形図、第８図および第９図は従
来の同期信号転送方法を示すブロック図である。 １．２・・・モデム、３．４・・・Ａ／Ｄ変換機、５・
・・ディジタル交換網、ＩＯＡ、ＩＯＢ・・・ディジタ
ルデータ線回路、１１．１６・・・速度変換機、１２・
・・同期信号発生ブロック、１３．１４・・・ドロッパ
・インサータ、１５・・・同期信号再生部。

Claims (1)

1. 【特許請求の範囲】 データ信号をディジタル交換網を介して転送する時の、
   両端末間の同期をとる方法であって、ディジタル交換網
   内の信号伝達に使用する所定周波数のディジタル信号の
   １周期を所定個数のビットで構成し、 この所定個数のビットの中の１ビットを同期転送信号用
   のビットとして割り当て、 このビットを用いて前記ディジタル交換網に接続する両
   端末の同期クロックの信号の位相合わせを行うことを特
   徴とする同期信号転送方法。