JP2540824B2 - 受信タイミング切替制御方式 - Google Patents
受信タイミング切替制御方式Info
- Publication number
- JP2540824B2 JP2540824B2 JP61276742A JP27674286A JP2540824B2 JP 2540824 B2 JP2540824 B2 JP 2540824B2 JP 61276742 A JP61276742 A JP 61276742A JP 27674286 A JP27674286 A JP 27674286A JP 2540824 B2 JP2540824 B2 JP 2540824B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- frame
- frame synchronization
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサービス統合デイジタル網（以下、ISDNと呼
称する）ユーザ網インタフエースの網終端装置（以下、
NTと呼称する）の受信タイミング切替制御方式に関する
ものである。
称する）ユーザ網インタフエースの網終端装置（以下、
NTと呼称する）の受信タイミング切替制御方式に関する
ものである。
ISDNの基本アクセスユーザ網インタフエースの伝送特
性（Ldyer1）規定はCCITTの勧告I.430に示されている。
この勧告によれば、NTがサポートするインタフエースの
接続構成として、短距離受動バス接続と１対１接続およ
び延長受動バス接続があり、それぞれの接続構成におい
て、NTでの送信−受信フレーム間の遅延範囲が２ビツト
のオフセツト遅延を含めて次のように規定されている。
性（Ldyer1）規定はCCITTの勧告I.430に示されている。
この勧告によれば、NTがサポートするインタフエースの
接続構成として、短距離受動バス接続と１対１接続およ
び延長受動バス接続があり、それぞれの接続構成におい
て、NTでの送信−受信フレーム間の遅延範囲が２ビツト
のオフセツト遅延を含めて次のように規定されている。
ａ）短距離受動バス接続では 遅延範囲は10〜14μｓ ｂ）１対１接続では 遅延範囲は10〜42μｓ ｃ）延長受動バス接続では 遅延範囲は10〜42μｓ さらに端末間の伝送遅延差０〜1.4μｓ そして、このNTでの入力遅延特性から短距離受動バス
接続用NTでの信号受信は、送出クロツクに対して一定の
遅延を与えた受信クロツクによる固定サンプリング方式
が考えられ、一方、１対１接続用NTあるいは延長受動バ
ス接続用NTではデイジタル位相追従回路（以下、DPLL回
路と呼称する）などによる可変タイミング方式が考えら
れている。
接続用NTでの信号受信は、送出クロツクに対して一定の
遅延を与えた受信クロツクによる固定サンプリング方式
が考えられ、一方、１対１接続用NTあるいは延長受動バ
ス接続用NTではデイジタル位相追従回路（以下、DPLL回
路と呼称する）などによる可変タイミング方式が考えら
れている。
また、１対１接続および短距離受動バス接続の両方に
使用されるNTでは可変タイミング方式が示されており、
そのために、バス接続での伝送遅延範囲は10〜12.5μｓ
と固定サンプリング方式に比べて制限されている。
使用されるNTでは可変タイミング方式が示されており、
そのために、バス接続での伝送遅延範囲は10〜12.5μｓ
と固定サンプリング方式に比べて制限されている。
そこで、これらの接続構成をすべて満足するために短
距離受動バス接続用の受信タイミング系として、送出ク
ロツクに対して、一定の遅延を与えた受信クロツクによ
る固定サンプリング回路を有し、さらに、この固定サン
プリングによるフレーム同期回路を有し、また、１対１
接続および延長受動バス接続用の受信タイミング系とし
てDPLL回路を有し、さらに、このDPLL回路によるフレー
ム同期回路を有し、そして、これらの固定サンプリング
によるフレーム同期確立信号とDPLL回路によるフレーム
同期確立信号との状態により、信号受信に用いるクロツ
クを固定サンプリングのクロツクか、DPLL回路出力のク
ロツクかを切替える制御方式がある。
距離受動バス接続用の受信タイミング系として、送出ク
ロツクに対して、一定の遅延を与えた受信クロツクによ
る固定サンプリング回路を有し、さらに、この固定サン
プリングによるフレーム同期回路を有し、また、１対１
接続および延長受動バス接続用の受信タイミング系とし
てDPLL回路を有し、さらに、このDPLL回路によるフレー
ム同期回路を有し、そして、これらの固定サンプリング
によるフレーム同期確立信号とDPLL回路によるフレーム
同期確立信号との状態により、信号受信に用いるクロツ
クを固定サンプリングのクロツクか、DPLL回路出力のク
ロツクかを切替える制御方式がある。
そのブロツク構成を第５図に示し、また、この受信タ
イミングの制御処理の流れを第６図に示す。
イミングの制御処理の流れを第６図に示す。
第５図において、１はDPLL回路、２は送出クロツクに
一定の遅延を与えたクロツクでの固定サンプリングする
回路であり、またこの固定サンプリングによるフレーム
同期回路である。３はDPLL回路１によるフレーム同期回
路、４はクロツク切替制御回路、５は多重化回路、６は
分離回路、７は符号化回路、８は復号回路、９はドライ
バ、10はレシーバである。
一定の遅延を与えたクロツクでの固定サンプリングする
回路であり、またこの固定サンプリングによるフレーム
同期回路である。３はDPLL回路１によるフレーム同期回
路、４はクロツク切替制御回路、５は多重化回路、６は
分離回路、７は符号化回路、８は復号回路、９はドライ
バ、10はレシーバである。
11は送信信号（NRZ）、12は送信信号（AMI）を示し、
13は下りバス線路、14は上りバス線路を示す。また、15
は受信信号（AMI）、16は受信信号（NRZ）、17は固定サ
ンプリングによるフレーム同期確立信号、18はDPLL回路
１によるフレーム同期確立信号、19はDPLL出力クロツ
ク、20は選択された信号受信用クロツク（192KHz）、21
は固定サンプリングクロツク（送信用クロツク（192KH
z））である。
13は下りバス線路、14は上りバス線路を示す。また、15
は受信信号（AMI）、16は受信信号（NRZ）、17は固定サ
ンプリングによるフレーム同期確立信号、18はDPLL回路
１によるフレーム同期確立信号、19はDPLL出力クロツ
ク、20は選択された信号受信用クロツク（192KHz）、21
は固定サンプリングクロツク（送信用クロツク（192KH
z））である。
また、B1,B2は情報信号を示し、Ｄは信号チヤンネル
を示す。なお、（Ｔ）は送信を意味し、（Ｒ）は受信を
意味する。
を示す。なお、（Ｔ）は送信を意味し、（Ｒ）は受信を
意味する。
そして、短距離受動バス接続用の受信タイミングとし
て送出クロツクに一定の遅延を与えたクロツクでの固定
サンプリングする回路とこの固定サンプリングによるフ
レーム同期回路２を有し、また、１対１接続および延長
受動バス接続用の受信タイミングとしてDPLL回路１とこ
のDPLL回路１によるフレーム同期回路３を有し、また、
固定サンプリングによるフレーム同期確立信号17とDPLL
回路１によるフレーム同期確立信号18との状態によつ
て、信号受信用クロツク20として固定サンプリングクロ
ツク21か、DPLL出力クロツク19かを切替えるように構成
されている。
て送出クロツクに一定の遅延を与えたクロツクでの固定
サンプリングする回路とこの固定サンプリングによるフ
レーム同期回路２を有し、また、１対１接続および延長
受動バス接続用の受信タイミングとしてDPLL回路１とこ
のDPLL回路１によるフレーム同期回路３を有し、また、
固定サンプリングによるフレーム同期確立信号17とDPLL
回路１によるフレーム同期確立信号18との状態によつ
て、信号受信用クロツク20として固定サンプリングクロ
ツク21か、DPLL出力クロツク19かを切替えるように構成
されている。
このように構成された受信タイミング切替制御方式
は、システム立上げ時（電源立上げ時）に、固定サンプ
リングによるフレーム同期確立信号17とDPLL回路１によ
るフレーム同期確立信号18を入力して、固定サンプリン
グによるフレーム同期が先に確立すると、受信クロツク
として固定サンプリング系クロツクに設定し、固定サン
プリングによるフレーム同期が確立していなくて、DPLL
回路１によるフレーム同期が確立していれば、受信クロ
ツクとしてDPLL回路１によるクロツクに設定し、どちら
のフレーム同期も確立していなければフレーム同期はず
れとして上記制御を繰り返すものである。
は、システム立上げ時（電源立上げ時）に、固定サンプ
リングによるフレーム同期確立信号17とDPLL回路１によ
るフレーム同期確立信号18を入力して、固定サンプリン
グによるフレーム同期が先に確立すると、受信クロツク
として固定サンプリング系クロツクに設定し、固定サン
プリングによるフレーム同期が確立していなくて、DPLL
回路１によるフレーム同期が確立していれば、受信クロ
ツクとしてDPLL回路１によるクロツクに設定し、どちら
のフレーム同期も確立していなければフレーム同期はず
れとして上記制御を繰り返すものである。
以上の動作における受信タイミングの制御処理の流れ
を第６図のフローチヤートに示す。
を第６図のフローチヤートに示す。
上述した従来の受信タイミング切替制御方式では、延
長受動バス構成のとき、その構成がNTに１番近い端末の
接続位置が、固定サンプリングでフレーム同期が確立す
る位置で、NTに１番遠い端末の接続位置が固定サンプリ
ングでフレーム同期が確立しない位置の場合において、
電源立上げ時、NTに１番近い位置だけに端末が接続され
ているとき、受信クロツクは固定サンプリング系クロツ
クとなるが、その後、NTに１番遠い位置に端末が追加接
続されたとき、その固定サンプリングのフレーム同期回
路はNTから１番近い端末の信号レベルの影響が大きい
と、同期確立のままで保持される。そして、このとき、
後で追加されたNTに１番遠い端末は、固定サンプリング
では正しく信号を受信できない位置となるので、正常な
信号伝送が行なえないという問題点があつた。
長受動バス構成のとき、その構成がNTに１番近い端末の
接続位置が、固定サンプリングでフレーム同期が確立す
る位置で、NTに１番遠い端末の接続位置が固定サンプリ
ングでフレーム同期が確立しない位置の場合において、
電源立上げ時、NTに１番近い位置だけに端末が接続され
ているとき、受信クロツクは固定サンプリング系クロツ
クとなるが、その後、NTに１番遠い位置に端末が追加接
続されたとき、その固定サンプリングのフレーム同期回
路はNTから１番近い端末の信号レベルの影響が大きい
と、同期確立のままで保持される。そして、このとき、
後で追加されたNTに１番遠い端末は、固定サンプリング
では正しく信号を受信できない位置となるので、正常な
信号伝送が行なえないという問題点があつた。
また、逆に、もし、NTに１番遠い端末を接続したとき
に、固定サンプリングによるフレーム同期がはずれたと
きは今まで通信中であつたNTに１番近い端末で、その受
信クロツクが固定クロツク系からDPLL系に切替わると
き、伝送エラーを生じることになるという問題点があつ
た。
に、固定サンプリングによるフレーム同期がはずれたと
きは今まで通信中であつたNTに１番近い端末で、その受
信クロツクが固定クロツク系からDPLL系に切替わると
き、伝送エラーを生じることになるという問題点があつ
た。
本発明の受信タイミング切替制御方式は、所定の固定
サンプリング用クロックに基づいて受信フレーム信号を
固定サンプリングし、そのフレーム同期確立に応じて第
１のフレーム同期確立信号を出力する第１のフレーム同
期回路と、受信フレーム信号に追従動作することにより
追従出力クロックを出力するディジタル位相追従回路
と、追従出力クロックに基づいて受信フレーム信号を可
変サンプリングし、そのフレーム同期確立に応じて第２
のフレーム同期確立信号を出力する第２のフレーム同期
回路と、送出クロックに基づいて受信フレーム信号の位
相を検出するフレーム信号位相検出回路と、このフレー
ム信号位相検出回路により検出された受信フレーム信号
の位相と第１および第２のフレーム同期確立信号とに基
づいて、所定のクロックを信号受信用クロックを選択出
力するクロック切替制御回路とを備え、クロック切替制
御回路は、第１のフレーム同期確立信号がフレーム同期
確立を示す場合であって受信フレーム信号の位相が所定
の固定サンプリング範囲内である場合には、受信フレー
ム信号の位相に基づいて、送出クロックに異なる所定の
遅延を与えることによりそれぞれ生成した複数のサンプ
リング用クロックのうちのいずれかを信号受信用クロッ
クおよび固定サンプリング用クロックとして選択出力
し、第１のフレーム同期確立信号がフレーム同期確立を
示す場合であって受信フレーム信号の位相が所定の固定
サンプリング範囲外である場合、または第１のフレーム
同期確立信号がフレーム同期確立を示さない場合には、
第２のフレーム同期確立信号が示すフレーム同期確立に
応じて追従出力クロックを信号受信用クロックとして選
択出力するようにしたものである。
サンプリング用クロックに基づいて受信フレーム信号を
固定サンプリングし、そのフレーム同期確立に応じて第
１のフレーム同期確立信号を出力する第１のフレーム同
期回路と、受信フレーム信号に追従動作することにより
追従出力クロックを出力するディジタル位相追従回路
と、追従出力クロックに基づいて受信フレーム信号を可
変サンプリングし、そのフレーム同期確立に応じて第２
のフレーム同期確立信号を出力する第２のフレーム同期
回路と、送出クロックに基づいて受信フレーム信号の位
相を検出するフレーム信号位相検出回路と、このフレー
ム信号位相検出回路により検出された受信フレーム信号
の位相と第１および第２のフレーム同期確立信号とに基
づいて、所定のクロックを信号受信用クロックを選択出
力するクロック切替制御回路とを備え、クロック切替制
御回路は、第１のフレーム同期確立信号がフレーム同期
確立を示す場合であって受信フレーム信号の位相が所定
の固定サンプリング範囲内である場合には、受信フレー
ム信号の位相に基づいて、送出クロックに異なる所定の
遅延を与えることによりそれぞれ生成した複数のサンプ
リング用クロックのうちのいずれかを信号受信用クロッ
クおよび固定サンプリング用クロックとして選択出力
し、第１のフレーム同期確立信号がフレーム同期確立を
示す場合であって受信フレーム信号の位相が所定の固定
サンプリング範囲外である場合、または第１のフレーム
同期確立信号がフレーム同期確立を示さない場合には、
第２のフレーム同期確立信号が示すフレーム同期確立に
応じて追従出力クロックを信号受信用クロックとして選
択出力するようにしたものである。
本発明においては、フレーム検出クロツクt0−t1の間
にフレーム信号ビツトＦと直流バランスビツトＬの中央
変化点を検出したら、即ち、フレーム検出クロツクt2の
位相でクロツク192KHz（１）からクロツク192KHz（２）
に切替え、また、フレーム信号ビツトＦと直流バランス
ビツトＬの中央変化点がフレーム検出クロツクt1以降に
あつたときを検出したときには、即、フレーム検出クロ
ツクt2の位相でクロツク192KHz（１）あるいはクロツク
192KHz（２）の固定サンプリング系クロツクからDPLLの
クロツク192KHzに切替える。
にフレーム信号ビツトＦと直流バランスビツトＬの中央
変化点を検出したら、即ち、フレーム検出クロツクt2の
位相でクロツク192KHz（１）からクロツク192KHz（２）
に切替え、また、フレーム信号ビツトＦと直流バランス
ビツトＬの中央変化点がフレーム検出クロツクt1以降に
あつたときを検出したときには、即、フレーム検出クロ
ツクt2の位相でクロツク192KHz（１）あるいはクロツク
192KHz（２）の固定サンプリング系クロツクからDPLLの
クロツク192KHzに切替える。
以下、図面に基づき本発明の実施例を詳細に説明す
る。
る。
第１図は本発明を用いたNTの送受信回路の構成例を示
すブロツク図である。
すブロツク図である。
この第１図において第５図と同一符号のものは相当部
分を示し、22は固定サンプリングによるフレーム同期が
確立しているときその受信フレームのフレーム信号位相
を検出するフレーム信号位相検出回路である。そして、
23はフレーム信号位相検出信号を示し、24は固定サンプ
リング用クロツクを示す。
分を示し、22は固定サンプリングによるフレーム同期が
確立しているときその受信フレームのフレーム信号位相
を検出するフレーム信号位相検出回路である。そして、
23はフレーム信号位相検出信号を示し、24は固定サンプ
リング用クロツクを示す。
第２図は本発明による受信タイミング切替制御方式の
一実施例を示すブロツク図で、第１図におけるフレーム
信号位相検出回路22と本発明に用いるクロツク切替制御
回路４に係る部分を抽出して示したものである。
一実施例を示すブロツク図で、第１図におけるフレーム
信号位相検出回路22と本発明に用いるクロツク切替制御
回路４に係る部分を抽出して示したものである。
この第２図において第１図と同一部分には同一符号を
付して説明を省略する。
付して説明を省略する。
25はフレーム検出クロツク発生回路、26は位相検出回
路で、これらは固定サンプリングによるフレーム同期が
確立しているときその受信フレームのフレーム信号位相
を検出するフレーム信号位相検出回路22を構成してい
る。27は位相シフト回路、28は信号切替制御回路で、こ
れらは上記フレーム信号位相検出回路22からのフレーム
信号位相情報により、受信クロツク用の固定サンプリン
グ系クロツクの位相を数段階に切替えるクロツク切替制
御回路４を構成している。Ｆはフレーム信号を示し、
t0,t1,t2はフレーム検出クロツク発生回路25の出力であ
るフレーム検出クロツクを示す。
路で、これらは固定サンプリングによるフレーム同期が
確立しているときその受信フレームのフレーム信号位相
を検出するフレーム信号位相検出回路22を構成してい
る。27は位相シフト回路、28は信号切替制御回路で、こ
れらは上記フレーム信号位相検出回路22からのフレーム
信号位相情報により、受信クロツク用の固定サンプリン
グ系クロツクの位相を数段階に切替えるクロツク切替制
御回路４を構成している。Ｆはフレーム信号を示し、
t0,t1,t2はフレーム検出クロツク発生回路25の出力であ
るフレーム検出クロツクを示す。
そして、固定サンプリングクロツクで動作している際
に、受信フレームのフレーム信号位相情報を用いて数段
階に固定サンプリングクロツクを切替えるように構成さ
れている。
に、受信フレームのフレーム信号位相情報を用いて数段
階に固定サンプリングクロツクを切替えるように構成さ
れている。
つぎにこの第２図に示す実施例の動作を第３図および
第４図を参照して説明する。
第４図を参照して説明する。
第３図は第２図の動作説明に供する各部のタイムチヤ
ートで、（ａ）はNTでの送出フレームを示したものであ
り、（ｂ）はNTでの受信フレーム（最小遅延）、（ｃ）
はNTでの受信フレーム（最大遅延）、（ｄ）はフレーム
検出クロツク、（ｅ）はクロツク192KHz（１）、（ｆ）
はクロツク192KHz（２）、（ｇ）はクロツクDPLL192KHz
を示したものである。
ートで、（ａ）はNTでの送出フレームを示したものであ
り、（ｂ）はNTでの受信フレーム（最小遅延）、（ｃ）
はNTでの受信フレーム（最大遅延）、（ｄ）はフレーム
検出クロツク、（ｅ）はクロツク192KHz（１）、（ｆ）
はクロツク192KHz（２）、（ｇ）はクロツクDPLL192KHz
を示したものである。
そして、Ｆはフレーム信号ビツト、Ｌは直流バランス
ビツト、B1は情報信号を示し、T1は遅延時間14μｓ、T2
は遅延時間10μｓを示す。また、（イ），（ロ），
（ハ），（ニ）はそれぞれ信号の相補タイミングを示す
時間で、時間（イ），（ロ）は1.4μｓ、時間（ハ），
（ニ）は0.6μｓである。
ビツト、B1は情報信号を示し、T1は遅延時間14μｓ、T2
は遅延時間10μｓを示す。また、（イ），（ロ），
（ハ），（ニ）はそれぞれ信号の相補タイミングを示す
時間で、時間（イ），（ロ）は1.4μｓ、時間（ハ），
（ニ）は0.6μｓである。
第４図はクロツク切替制御処理の流れを示すフローチ
ヤートである。
ヤートである。
まず、第２図において、フレーム信号位相検出回路22
では、第１図のレシーバ10からの受信信号15（RD+,R
D-）をフレーム検出クロツク発生回路25の出力であるフ
レーム検出クロツクt0,t1,t2により位相検出回路26にて
サンプリングし、受信フレームのフレーム信号ビツトＦ
と直流バランスビツトＬ（第３図参照）の中央の変化点
がどの位相にあるかを検出し、その検出出力であるフレ
ーム信号位相検出信号23をクロツク切替制御回路４に入
力する。
では、第１図のレシーバ10からの受信信号15（RD+,R
D-）をフレーム検出クロツク発生回路25の出力であるフ
レーム検出クロツクt0,t1,t2により位相検出回路26にて
サンプリングし、受信フレームのフレーム信号ビツトＦ
と直流バランスビツトＬ（第３図参照）の中央の変化点
がどの位相にあるかを検出し、その検出出力であるフレ
ーム信号位相検出信号23をクロツク切替制御回路４に入
力する。
一方、このクロツク切替制御回路４では、DPLL出力ク
ロツク19（DPLL192KHz）とDPLL回路１によるフレーム同
期確立信号18（F SYNC）を入力とし、また、送信用クロ
ツク21（192KHz（Ｔ））を位相シフト回路27により192K
Hz（１）と192KHz（２）の２相のクロツクを作成し、こ
のどちらかを固定サンプリング用クロツク24（192KHz
F）として固定サンプリングによるフレーム同期回路２
（第１図参照）に送つている。また、さらに、そのフレ
ーム同期回路２、固定サンプリングによるフレーム同期
確立信号17（F SYNC）も入力して、第４図に示すフロー
チヤートで受信クロツクの切替制御を行なう。
ロツク19（DPLL192KHz）とDPLL回路１によるフレーム同
期確立信号18（F SYNC）を入力とし、また、送信用クロ
ツク21（192KHz（Ｔ））を位相シフト回路27により192K
Hz（１）と192KHz（２）の２相のクロツクを作成し、こ
のどちらかを固定サンプリング用クロツク24（192KHz
F）として固定サンプリングによるフレーム同期回路２
（第１図参照）に送つている。また、さらに、そのフレ
ーム同期回路２、固定サンプリングによるフレーム同期
確立信号17（F SYNC）も入力して、第４図に示すフロー
チヤートで受信クロツクの切替制御を行なう。
これにより、以下に説明するように、延長受動バス
で、固定サンプリング系クロツクからDPLL系クロツクへ
受信クロツクが遷移する状態となつても伝送エラーなく
通信することができる。
で、固定サンプリング系クロツクからDPLL系クロツクへ
受信クロツクが遷移する状態となつても伝送エラーなく
通信することができる。
第３図において、（ａ）はNTでの送出フレームであ
り、それに対して短距離受動バス構成のときのNTでの受
信フレーム位相は最小遅延で（ｂ）、最大遅延で（ｃ）
に示すようになる。このとき、短距離受動バス構成用の
固定サンプリングクロツクは（ｅ）に示す192KHz（１）
となる。ここで、延長受動バス構成でこの（ｃ）に示す
短距離受動バス構成の最大遅延位相あたりに受信フレー
ムがあれば固定サンプリングでフレーム同期が確立し、
そのとき、クロツクは（ｅ）の192KHz（１）により受信
することとなる。しかし、延長受動バス構成では端末の
接続範囲がNTでの受信位相として、さらに、1.4μｓ
（第３図の（イ）参照）まで遅延する側に接続される可
能性がある。そこで、固定サンプリング系クロツクによ
るフレーム同期が確立していることを前提として、受信
フレームの先頭であるフレーム信号ビツトＦと直流バラ
ンスビツトＬの中央の変化点位相を第３図の（ｄ）に示
すフレーム検出クロツクt0,t1,t2より検出し、まず、こ
のフレーム信号ビツトＦと直流バランスビツトＬの中央
変化点がフレーム検出クロツクt0の位相より前にあれば
第３図の（ｅ）に示す192KHz（１）のクロツクで固定サ
ンプリングによる受信を行ない、次に、このフレーム信
号ビツトＦと直流バランスビツトＬの中央変化点がフレ
ーム検出クロツクt0−t1の間にあれば、さらに、延長受
動バスの場合には端末の接続範囲がNTの受信位相として
1.4μｓ（第３図の（イ）参照）まで遅延することが考
えられ、この第３図（ｅ）に示すクロツク192KHz（１）
で固定サンプリングをしていては伝送エラーを生じる。
り、それに対して短距離受動バス構成のときのNTでの受
信フレーム位相は最小遅延で（ｂ）、最大遅延で（ｃ）
に示すようになる。このとき、短距離受動バス構成用の
固定サンプリングクロツクは（ｅ）に示す192KHz（１）
となる。ここで、延長受動バス構成でこの（ｃ）に示す
短距離受動バス構成の最大遅延位相あたりに受信フレー
ムがあれば固定サンプリングでフレーム同期が確立し、
そのとき、クロツクは（ｅ）の192KHz（１）により受信
することとなる。しかし、延長受動バス構成では端末の
接続範囲がNTでの受信位相として、さらに、1.4μｓ
（第３図の（イ）参照）まで遅延する側に接続される可
能性がある。そこで、固定サンプリング系クロツクによ
るフレーム同期が確立していることを前提として、受信
フレームの先頭であるフレーム信号ビツトＦと直流バラ
ンスビツトＬの中央の変化点位相を第３図の（ｄ）に示
すフレーム検出クロツクt0,t1,t2より検出し、まず、こ
のフレーム信号ビツトＦと直流バランスビツトＬの中央
変化点がフレーム検出クロツクt0の位相より前にあれば
第３図の（ｅ）に示す192KHz（１）のクロツクで固定サ
ンプリングによる受信を行ない、次に、このフレーム信
号ビツトＦと直流バランスビツトＬの中央変化点がフレ
ーム検出クロツクt0−t1の間にあれば、さらに、延長受
動バスの場合には端末の接続範囲がNTの受信位相として
1.4μｓ（第３図の（イ）参照）まで遅延することが考
えられ、この第３図（ｅ）に示すクロツク192KHz（１）
で固定サンプリングをしていては伝送エラーを生じる。
そこで、このフレーム検出クロツクt0−t1の間にフレ
ーム信号ビツトＦと直流バランスビツトＬの中央変化点
を検出したら、即、フレーム検出クロツクt2の位相で第
３図（ｅ）のクロツク192KHz（１）から第３図（ｆ）の
クロツク192KHz（２）に切替える。こうすることによつ
て、上記のような延長受動バス構成があつても伝送エラ
ーを生じることはない。また、さらに、フレーム信号ビ
ツトＦと直流バランスビツトＬの中央変化点がフレーム
検出クロツクt1以降にあつたときは、もはや、固定サン
プリング系のクロツクではなく、DPLL系クロツクの範囲
となるので、これを検出したときには、即、フレーム検
出クロツクt2の位相で第３図（ｅ）のクロツク192KHy
（１）あるいは第３図（ｆ）のクロツク192KHz（２）の
固定サンプリング系クロツクから第３図（ｇ）のクロツ
クDPLL192KHzに切替える。こうすることによつて、固定
サンプリング系クロツクからDPLL系クロツクへの乗り替
えも、伝送エラーなく行なうことができる。
ーム信号ビツトＦと直流バランスビツトＬの中央変化点
を検出したら、即、フレーム検出クロツクt2の位相で第
３図（ｅ）のクロツク192KHz（１）から第３図（ｆ）の
クロツク192KHz（２）に切替える。こうすることによつ
て、上記のような延長受動バス構成があつても伝送エラ
ーを生じることはない。また、さらに、フレーム信号ビ
ツトＦと直流バランスビツトＬの中央変化点がフレーム
検出クロツクt1以降にあつたときは、もはや、固定サン
プリング系のクロツクではなく、DPLL系クロツクの範囲
となるので、これを検出したときには、即、フレーム検
出クロツクt2の位相で第３図（ｅ）のクロツク192KHy
（１）あるいは第３図（ｆ）のクロツク192KHz（２）の
固定サンプリング系クロツクから第３図（ｇ）のクロツ
クDPLL192KHzに切替える。こうすることによつて、固定
サンプリング系クロツクからDPLL系クロツクへの乗り替
えも、伝送エラーなく行なうことができる。
以上説明したように、本発明によれば、短距離受動バ
ス接続用の受信タイミングとして送信クロツクに一定の
遅延を与えたクロツクでの固定サンプリング回路とこの
固定サンプリングによるフレーム同期回路を有し、ま
た、１対１接続および延長受動バス接続用の受信タイミ
ングとして、DPLL回路とこのDPLL回路によるフレーム同
期回路を有し、またさらに固定サンプリングによるフレ
ーム同期確立信号と、DPLL回路によるフレーム同期確立
信号との状態によつて信号受信用クロツクとして、固定
サンプリングクロツクかDPLL出力クロツクかを切替える
受信タイミング回路において、その切替え制御で固定サ
ンプリングクロツクで動作している時に、さらに、受信
フレームのフレーム信号位相情報を用いて、数段階に固
定サンプリングクロツク位相を切替えることにより、延
長受動バス構成で、固定サンプリング系クロツクが受信
クロツクの時、端末の接続によりその固定サンプリング
位相が可変でき、また、固定サンプリングからDPLL系ク
ロツクに切替わる時にも、伝送エラーを生じさせること
なく、正常な伝送を維持することができる効果がある。
ス接続用の受信タイミングとして送信クロツクに一定の
遅延を与えたクロツクでの固定サンプリング回路とこの
固定サンプリングによるフレーム同期回路を有し、ま
た、１対１接続および延長受動バス接続用の受信タイミ
ングとして、DPLL回路とこのDPLL回路によるフレーム同
期回路を有し、またさらに固定サンプリングによるフレ
ーム同期確立信号と、DPLL回路によるフレーム同期確立
信号との状態によつて信号受信用クロツクとして、固定
サンプリングクロツクかDPLL出力クロツクかを切替える
受信タイミング回路において、その切替え制御で固定サ
ンプリングクロツクで動作している時に、さらに、受信
フレームのフレーム信号位相情報を用いて、数段階に固
定サンプリングクロツク位相を切替えることにより、延
長受動バス構成で、固定サンプリング系クロツクが受信
クロツクの時、端末の接続によりその固定サンプリング
位相が可変でき、また、固定サンプリングからDPLL系ク
ロツクに切替わる時にも、伝送エラーを生じさせること
なく、正常な伝送を維持することができる効果がある。
第１図は本発明を用いた網終端位置の送受信回路の構成
例を示すブロツク図、第２図は本発明による受信タイミ
ング切替制御方式の一実施例を示すブロツク図、第３図
は第２図の動作説明に供するタイムチヤート、第４図は
第２図におけるクロツク切替制御処理の流れを示すフロ
ーチヤート、第５図は従来の受信タイミング切替制御方
式の一例を示すブロツク図、第６図は第５図における受
信タイミングの制御処理の流れを示すフローチヤートで
ある。 １……DPLL回路（デイジタル位相追従回路）、2,3……
フレーム同期回路、４……クロツク切替制御回路、17,1
8……フレーム同期確立信号、19……DPLL出力クロツ
ク、20……信号受信用クロツク、21……固定サンプリン
グクロツク、22……フレーム信号位相検出回路、25……
フレーム検出クロツク発生回路、26……位相検出回路、
27……位相シフト回路、28……信号切替制御回路。
例を示すブロツク図、第２図は本発明による受信タイミ
ング切替制御方式の一実施例を示すブロツク図、第３図
は第２図の動作説明に供するタイムチヤート、第４図は
第２図におけるクロツク切替制御処理の流れを示すフロ
ーチヤート、第５図は従来の受信タイミング切替制御方
式の一例を示すブロツク図、第６図は第５図における受
信タイミングの制御処理の流れを示すフローチヤートで
ある。 １……DPLL回路（デイジタル位相追従回路）、2,3……
フレーム同期回路、４……クロツク切替制御回路、17,1
8……フレーム同期確立信号、19……DPLL出力クロツ
ク、20……信号受信用クロツク、21……固定サンプリン
グクロツク、22……フレーム信号位相検出回路、25……
フレーム検出クロツク発生回路、26……位相検出回路、
27……位相シフト回路、28……信号切替制御回路。
Claims (1)
- 【請求項１】複数のクロックのうちのいずれかを信号受
信用クロックとして選択出力することにより、CCITTの
I.430勧告に規定された短距離受動バス接続、１対１接
続、延長受動バス接続を実現する受信タイミング切替制
御方式において、 所定の固定サンプリング用クロックに基づいて受信フレ
ーム信号を固定サンプリングし、そのフレーム同期確立
に応じて第１のフレーム同期確立信号を出力する第１の
フレーム同期回路と、 受信フレーム信号に追従動作することにより追従出力ク
ロックを出力するディジタル位相追従回路と、 追従出力クロックに基づいて受信フレーム信号を可変サ
ンプリングし、そのフレーム同期確立に応じて第２のフ
レーム同期確立信号を出力する第２のフレーム同期回路
と、 送出クロックに基づいて受信フレーム信号の位相を検出
するフレーム信号位相検出回路と、 このフレーム信号位相検出回路により検出された受信フ
レーム信号の位相と第１および第２のフレーム同期確立
信号とに基づいて、所定のクロックを信号受信用クロッ
クを選択出力するクロック切替制御回路とを備え、 クロック切替制御回路は、 第１のフレーム同期確立信号がフレーム同期確立を示す
場合であって受信フレーム信号の位相が所定の固定サン
プリング範囲内である場合には、受信フレーム信号の位
相に基づいて、送出クロックに異なる所定の遅延を与え
ることによりそれぞれ生成した複数のサンプリング用ク
ロックのうちのいずれかを信号受信用クロックおよび固
定サンプリング用クロックとして選択出力し、 第１のフレーム同期確立信号がフレーム同期確立を示す
場合であって受信フレーム信号の位相が所定の固定サン
プリング範囲外である場合、または第１のフレーム同期
確立信号がフレーム同期確立を示さない場合には、第２
のフレーム同期確立信号が示すフレーム同期確立に応じ
て追従出力クロックを信号受信用クロックとして選択出
力するようにしたことを特徴とする受信タイミング切替
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61276742A JP2540824B2 (ja) | 1986-11-21 | 1986-11-21 | 受信タイミング切替制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61276742A JP2540824B2 (ja) | 1986-11-21 | 1986-11-21 | 受信タイミング切替制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63131743A JPS63131743A (ja) | 1988-06-03 |
| JP2540824B2 true JP2540824B2 (ja) | 1996-10-09 |
Family
ID=17573706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61276742A Expired - Lifetime JP2540824B2 (ja) | 1986-11-21 | 1986-11-21 | 受信タイミング切替制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540824B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171050A (ja) * | 1988-12-24 | 1990-07-02 | Fujitsu Ltd | Ｉｓｄｎインタフェース回路 |
| JPH03265323A (ja) * | 1990-03-15 | 1991-11-26 | Fujitsu Ltd | 受信クロック生成方式 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957530A (ja) * | 1982-09-27 | 1984-04-03 | Hitachi Ltd | 位相同期回路 |
| JPS6041342A (ja) * | 1983-08-17 | 1985-03-05 | Fujitsu Ltd | クロツク選択制御方式 |
-
1986
- 1986-11-21 JP JP61276742A patent/JP2540824B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63131743A (ja) | 1988-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6304597B1 (en) | Integrated modem and line-isolation circuitry with selective modem processing and associated method | |
| JP2540824B2 (ja) | 受信タイミング切替制御方式 | |
| JPH0411142B2 (ja) | ||
| JPS6312422B2 (ja) | ||
| JPS633532A (ja) | 受信タイミング回路 | |
| JP3110084B2 (ja) | 受信タイミング制御装置 | |
| JP2632354B2 (ja) | 着信音同期方式 | |
| JPH06204994A (ja) | 受信リタイミング切替回路 | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JPH0323750A (ja) | 障害検出方式 | |
| JP4658759B2 (ja) | ディジタル信号伝送インタフェース回路とそのループ切り替え方法 | |
| JPS6041342A (ja) | クロツク選択制御方式 | |
| JP2962061B2 (ja) | クロスコネクト装置 | |
| JPS6236935A (ja) | 同期制御切替方式 | |
| JPS6337738A (ja) | ペアケ−ブル用デイジタル伝送方式 | |
| JPS62120138A (ja) | クロツク抽出回路 | |
| JPH052027B2 (ja) | ||
| JPS63111743A (ja) | デ−タ回線終端装置 | |
| JPH0640645B2 (ja) | ディジタル交換システム | |
| JPH046146B2 (ja) | ||
| JPH0642668B2 (ja) | データ交換システム | |
| JPH0573092B2 (ja) | ||
| JPH0646723B2 (ja) | 速度変換方式 | |
| JPH0750705A (ja) | タイミング補正自動設定装置及び方法 | |
| JPS61242141A (ja) | 同期式デ−タ交換方式 |