JPS633532A - 受信タイミング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ｌ５ＤＮ（サービス総合デジタル通信網）ユ
ーザ網インタフエースの網終端装置（以下ｒＮＴＪとい
う）の受信タイミング回路に関するものである。

〔従来の技術〕

Ｉ　ＳＤＮの基本アクセスユーザ網インタフエースの伝
送特性（レイヤ１）規定はＣＣＩＴＴの勧告１．４３０
に示されている。この勧告によれば、ＮＴがサポートす
るインタフェースの接続構成として、短距離受動バス接
続、１対１接続および延長受動バス接続があり、それぞ
れの接続構成においてＮＴでの送信・受信フレーム間の
遅延範囲が２ビツトのオフセット遅延を含めて次のよう
に規定されている。

短距離受動バス接続では遅延範囲は１０〜１４μｓであ
り、１対ｌ接続では遅延範囲は１０〜４２μｓ、延長受
動バス接続では遅延範囲は１０〜４２μｓ５さらに端末
（ＴＥ）間の伝送遅延差はＯ〜１．４μｓである。

このＮＴでの入力遅延特性から、短距離受動バス接続用
ＮＴでの信号受信は、送信クロックに対して一定の遅延
を与えた受信クロックによる固定サンプリング方式が考
えられている。また、１対１接続用ＮＴあるいは延長受
動バス接続用ＮＴでの信号受信は、ＤＰＬＬ回路等によ
る可変タイミング方式が考えられている。さらに、１対
１接続および短距離受動バス接続の両方に使用されるＮ
Ｔでの信号受信においては可変タイミング方式が示され
ており、そのためにバス接続での伝送遅延範囲は１０〜
１２．５μｓと固定サンプリング方式に比べて制限され
ている。

〔発明が解決しようとする問題点〕

上述したことから、ＣＣＩＴＴの勧告１．４３０で規定
されたすべての接続構成を満足するＮＴを実現する方法
として、短距離受動バス接続用の固定サンプリング方式
の回路と、１対１接続あるいは延長受動バス接続用の可
変タイミング方式の回路とを両方有し、ＮＴ設置時の接
続構成によりスイッチ等でどちらかの方式に切り替えて
固定的に設定する方法がある。

しかし、この方法においては、設置時に切替作業が必要
であり、また接続構成変更時にも切替作業を必要とする
ため、柔軟性に乏しく、実用上問題がある。

また、１対１接続および短距離受動バス接続の両方に使
用されるＮＴでは可変タイミング方式が示されているが
、この時のバス接続での伝送遅延範囲は１０〜１２．５
μｓに制限されており、固定サンプリング方式に比べ性
能が劣るという欠点があった。

〔問題点を解決するための手段〕

このような問題点を解決するために本発明は、送信クロ
ックに一定の遅延を与えた受信クロックを短距離受動バ
ス接続用の受信タイミングとして受信信号を固定サンプ
リングしフレーム同期を確立する第１のフレーム同期回
路と、１対１接続および延長受動バス接続用の受信タイ
ミングとしてのクロックを出力するＤＰＬＬ回路と、こ
のＤＰＬＬ回路から出力されるクロックによりフレーム
同期を確立する第２のフレーム同期回路と、第１と第２
のフレーム同期回路の２つのクロック系によるフレーム
同期確立の表示信号を入力するクロック切替制御回路と
を設けるようにしたものである。

〔作用〕

本発明においては、クロック切替制御回路は、表示信号
に示されるフレーム同期確立状態により、信号受信に用
いるクロックを固定サンプリングのクロックかＤＰＬＬ
回路出力のクロックかに切り替える。

〔実施例〕

本発明に係わる受信タイミング回路の一実施例が適用さ
れた送受信システムを第１図に示す。第１図において、
１はゼ信信号（ＡＭＴ）ａを入力してクロックｂを出力
するＤＰＬＬ回路、２は受信信号（ＡＭＩ）ａおよび送
信クロックＣを入力して表示信号ｄを出力する第１のフ
レーム同期回路、３は受信信号（ＡＭＩ）ａおよびクロ
ックｂを入力して表示信号ｅを出力する第２のフレーム
同期回路、４は表示信号ｄ、ｅおよびクロックｂ、Ｃを
入力して選択されたクロックｆを出力するクロック切替
制御回路、５は多重信号ｇ１〜ｇ３および送信クロック
Ｃを入力して送信信号（ＮＲＺ）ｈを出力する多重化回
路、６は受信信号（ＮＲＺ）ｉおよびクロックｆを入力
して分離信号ｊ１〜ｊ３を出力する分離回路、７は送信
信号（ＮＲＺ）ｈを入力して送信信号（ＡＭＩ）ｋを出
力する符号化回路、８は受信信号（ＡＭＩ）ａを入力し
て受信信号（ＮＲＺ）ｉを出力する復号回路、９は送信
信号（ＡＭＩ）ｋを入力し出力が下りバス線Ｌ１と接続
されたドライバ、１０は入力が上りバス線Ｌ２と接続さ
れ受信信号（ＡＭＩ）ａを出力するレシーバである。

次に第１図のシステムの動作について説明する。

第２のフレーム同期回路３は、ＤＰＬＬ回路１から出力
されるクロックｂにより受信信号（ＡＭＩ）ａをサンプ
リングしてフレーム同期を確立し、その同期状態を表示
信号ｅでクロック切替制御回路４へ通知する。−方、第
１のフレーム同期回路２では、送信クロックＣに一定の
遅延を与えた受信クロックで受信信号（ＡＭＩ）ａをサ
ンプリング（固定サンプリング）してフレーム同期を確
立し、その検出したフレーム位置が送出フレームに対し
て一定の遅延を与えた所望の位置であるかどうかを示す
表示信号ｄをクロック切替制御回路４に通知する。

このクロック切替制御回路４は、第２図に示すように、
まず、固定サンプリングにより所望の位置にフレーム同
期が確立しているかどうかを表示信号ｅで判定しくステ
ップ１１）、確立していれば、固定サンプリング系のタ
イミングを用いて受信部を働かせるように設定する（ス
テップ１２）。

固定サンプリング系によるタイミングでフレーム同期が
確立していなければ、ＤＰＬＬ回路１によるフレーム同
期回路３の同期確立状態を表示信号ｅで判定しくステッ
プ１３）、確立していれば、ＤＰＬＬ系のタイミングを
用いて受信部を動作させるように設定する（ステップ１
４）。フレーム同期回路３の同期が確立していない場合
は、フレーム同期はずれとなり、ステップ１１へ戻る。

〔発明の効果〕

以上説明したように本発明は、信号受信に用いるクロッ
クをフレーム同期確立状態に応じて受信クロックかＤＰ
ＬＬ回路出力のクロックかに切り替えるようにすること
により、設置時又は接続構成変更時の切替作業を不要と
し、性能の劣化なく短距離受動バス接続、１対１接続お
よび延長受動バス接続構成のすべてを同時に満足する受
信タイミング回路を得ることができる効果がある。

【図面の簡単な説明】

第１図は本発明に係わる受信タイミング回路の一実施例
が適用された送受信システムを示す系統図、第２図は第
１図の受信タイミング回路を構成するクロック切替制御
回路の動作を説明するだめのフローチャートである。 １・・・ＤＰＬＬ回路、２．３・・・フレーム同期回路
、４・・・クロック切替制御回路、５・・・多重化回路
、６・・・分離回路、７・・・符号化回路、８・・・復
号回路、９・・・ドライバ、１０・・・レシーバ、Ｌｌ
・・・下りバス線、Ｌ２・・・上りバス線。

Claims (1)

【特許請求の範囲】
1. 送信クロックに一定の遅延を与えた受信クロックを短距
   離受動バス接続用の受信タイミングとして受信信号を固
   定サンプリングしフレーム同期を確立する第１のフレー
   ム同期回路と、１対１接続および延長受動バス接続用の
   受信タイミングとしてのクロックを出力するＤＰＬＬ回
   路と、このＤＰＬＬ回路から出力されるクロックにより
   フレーム同期を確立する第２のフレーム同期回路と、第
   １と第２のフレーム同期回路の２つのクロック系による
   フレーム同期確立の表示信号を入力するクロック切替制
   御回路とを備え、前記クロック切替制御回路は、前記表
   示信号に示されるフレーム同期確立状態により、信号受
   信に用いるクロックを固定サンプリングのクロックかＤ
   ＰＬＬ回路出力のクロックかに切り替えることを特徴と
   する受信タイミング回路。