JPH06350576A - マルチフレーム位相自動制御回路 - Google Patents

マルチフレーム位相自動制御回路

Info

Publication number
JPH06350576A
JPH06350576A JP5133325A JP13332593A JPH06350576A JP H06350576 A JPH06350576 A JP H06350576A JP 5133325 A JP5133325 A JP 5133325A JP 13332593 A JP13332593 A JP 13332593A JP H06350576 A JPH06350576 A JP H06350576A
Authority
JP
Japan
Prior art keywords
circuit
signal
frame
output
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5133325A
Other languages
English (en)
Other versions
JP2697557B2 (ja
Inventor
Soji Horikawa
宗史 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5133325A priority Critical patent/JP2697557B2/ja
Publication of JPH06350576A publication Critical patent/JPH06350576A/ja
Application granted granted Critical
Publication of JP2697557B2 publication Critical patent/JP2697557B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 受信側で現用系/予備系両系のマルチフレー
ム位相差を認識し予備系遅延調整を行うことにより無瞬
断切替えを行う無瞬断切替方式において、無瞬断切替装
置の送信側入力部では両系のマルチフレーム位相を一致
させる。 【構成】 伝送路長の短い方の伝送路からの受信信号か
ら得たマルチフレームパルス信号を選択する選択回路1
と、逆に伝送路長の長い方の伝送路からの受信信号から
得たマルチフレームパルス信号を選択する選択回路2
と、伝送路の短い系から得たマルチフレーム位相の先頭
から、伝送路の長い系から得たマルチフレーム位相の先
頭までの時間を計数する回路3と、計数結果を保持する
回路4と、計数結果に従って遅延量を調整する可変遅延
回路5,7と、可変遅延回路を通った信号と通らない信
号から一方を選択する2個の選択回路6,8を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、受信側で伝送路の現用
系信号と予備系信号のマルチフレーム位相差を検出して
遅延調整を行い無瞬断切替えを行う無瞬断切替装置にお
いて、無瞬断切替装置と対向し送出信号内の余剰ビット
でマルチフレームを生成する装置からの伝送路送出マル
チフレーム位相の制御回路に関する。
【0002】
【従来の技術】図4は、従来の無瞬断切替装置を示す図
である。
【0003】現用系送信部23,予備系送信部24とも
マルチフレームを構成したオーバヘッドビット(または
オーバヘッドバイト)を有した同一データを、各々現用
系伝送路25,予備系伝送路26を介して、各々現用系
受信部27,予備系受信部28に送信し、現用系受信部
27,予備系受信部28にて受信したデータからマルチ
フレームを構成するフレームビットを分離し、現用系マ
ルチフレーム同期部29,予備系マルチフレーム同期部
30にて各々マルチフレーム同期をとった後、位相差検
出部31で両系のマルチフレーム位相差を検出し、遅延
量調整部32で現用系と予備系の信号の位相差が一致す
るように遅延量を調整しておき、切替部33にて現用系
から予備系に無瞬断で切替える無瞬断切替方式において
は、上流に接続された装置において現用系と予備系の伝
送路差による遅延量に対し十分に長い位相差検出用マル
チフレームを構成するオーバヘッドビット(またはオー
バヘッドバイト)等を同位相で挿入して出力したマルチ
フレーム位相を用いる場合があった。
【0004】このような従来の無瞬断切替装置におい
て、現用系送信部23,予備系送信部24に入力する信
号のマルチフレーム位相は一致している必要があり、対
向装置において同一フレーム位相にして出力していた。
【0005】
【発明が解決しようとする課題】マルチフレーム位相差
を検出して無瞬断切替えを行う従来の無瞬断切替装置で
は、通常受信側では無瞬断切替装置の送受信間の伝送路
のみ位相差の遅延調整を行う構成となっているため、送
信側の入力マルチフレーム位相差は一致している必要が
ある。従ってマルチフレームを生成する装置との間の現
用系,予備系伝送路差のないことが望ましく、従って現
用系伝送路と予備系伝送路の長さが異なる場合には、従
来の無瞬断切替装置は採用できないという欠点があっ
た。
【0006】本発明の目的は、このような欠点を除去
し、無瞬断切替装置に接続される現用系,予備系の伝送
路長差が異なる場合においても、送信側にて伝送路長差
にあった位相差を自動的に与えることができ受信側でマ
ルチフレーム位相差を一致させることを可能とするマル
チフレーム位相自動制御回路を提供することにある。
【0007】
【課題を解決するための手段】本発明のマルチフレーム
位相自動制御回路は、無瞬断切替装置から出力される同
一位相のマルチフレームにおいて伝送路長の異なる現用
系伝送路と予備系伝送路を経た後のマルチフレームの同
期を確立後、各系のマルチフレームパルス信号を入力
し、現用系,予備系伝送路のうち伝送路長の大小を設定
する基準伝送路選択信号にて、伝送路長の短い方の伝送
路からの受信信号から得たマルチフレームパルス信号を
選択する選択回路と、逆に伝送路長の長い方の伝送路か
らの受信信号から得たマルチフレームパルス信号を選択
する選択回路と、伝送路の短い系から得たマルチフレー
ム位相の先頭から、伝送路の長い系から得たマルチフレ
ーム位相の先頭までの時間を計数する回路と、計数結果
を保持する回路と、計数結果に従って遅延量を調整する
可変遅延回路と、可変遅延回路を通った信号と通らない
信号から一方を選択する2個の選択回路と、を有するこ
とを特徴とする。
【0008】
【実施例】図1は、本発明の実施例を示すブロック図で
ある。
【0009】このマルチフレーム位相自動制御回路は、
対向装置から現用系伝送路と予備系伝送路を介して受信
した信号から余剰ビットまたは余剰バイトを分離しマル
チフレームの同期を確立した現用系、予備系のマルチフ
レームパルス信号を入力し、基準伝送路選択信号により
現用系、予備系のマルチフレームパルス信号のうち伝送
路長が短い方の系のマルチフレームパルスを選択する第
1の選択回路1と、現用系、予備系のマルチフレームパ
ルス信号を入力し、第1の選択回路1で選択したマルチ
フレームとは排他の系のマルチフレームパルスを選択す
る第2の選択回路2と、第1の選択回路1の出力マルチ
フレームと、装置内フレームパルス及びクロックとを入
力し、第1の選択回路1の出力マルチフレームの先頭か
らの時間を計数する計数回路3と、計数回路3の出力を
入力し、第2の選択回路2の出力マルチフレームパルス
のタイミングで計数回路3の出力値を保持する保持回路
4と、保持回路4の保持値分の遅延量を付加する遅延回
路5,7と、現用系送信信号と、遅延回路5の出力信号
と、基準伝送路選択信号とを入力し、自系伝送路長の方
が長い場合には遅延を加えない現用系送信信号を選択し
て出力し、自系伝送路長の方が短い場合には遅延回路5
の出力を選択する第3の選択回路6と、予備系送信信号
と、遅延回路7の出力信号と、基準伝送路選択信号とを
入力し、第3の選択回路6と同様に自系伝送路長の方が
長い場合には遅延を加えない予備系送信信号を選択して
出力し、自系伝送路長の方が短い場合には遅延回路7の
出力を選択する第4の選択回路8とから構成される。
【0010】次に、本実施例の動作を説明する。
【0011】第1の選択回路1では、現用系マルチフレ
ームパルスと予備系マルチフレームパルスと、現用系伝
送路と予備系伝送路のうちどちらの伝送路長により基準
を定める基準伝送路選択信号とを入力し、2つのマルチ
フレームパルスのうち伝送路長が短い方から受信したマ
ルチフレームパルスを選択する。
【0012】第2の選択回路2では、第1の選択回路1
で選択したマルチフレームパルスと排他のマルチフレー
ムパルスを選択する。
【0013】計数回路3では、選択回路1から出力する
マルチフレームパルスと装置内フレーム信号及びクロッ
ク信号とを入力し、入力マルチフレームパルスの先頭か
ら計数する。
【0014】保持回路4では、計数回路3の出力を選択
回路2の出力マルチフレームのタイミングでラッチす
る。
【0015】現用系送信信号は2分岐され遅延回路5と
選択回路6に入力し、また予備系送信信号は2分岐され
遅延回路7と選択回路8に入力し、選択回路6,選択回
路8では、基準伝送路選択信号により自系伝送路の方が
長い場合には遅延回路を通らない信号を選択し、自系伝
送路の方が短い場合には遅延回路にて遅延を加えた信号
を選択して伝送路へ送出する。この遅延回路について
は、1回路で現用系と予備系の一方しか使用しないため
強要する構成とすることが可能である。
【0016】図2は、本発明を用いた装置15を、対向
装置9と無瞬断切替装置との間に配置した構成を示す図
であり、図3は各装置の入出力でのマルチフレーム位相
を示すタイミングチャートである。
【0017】図2に示すように、本発明を用いた装置1
5と無瞬断切替装置10との間の伝送路の長さは現用系
の方が予備系より長く、各伝送路の遅延量を各々τ0,
τ1(τ0>τ1)とする。また、装置15と対向装置
9との間の伝送路の長さも現用系の方が予備系より長
く、各伝送路の遅延量を各々τ0,τ1(τ0>τ1)
とする。
【0018】対向装置9から出力された現用系信号1
1、予備系信号12が伝送路を介して装置15に達した
時、現用系受信信号13の方が予備系受信信号14より
(τ0−τ1)遅延するが、基準伝送路選択信号により
選択回路1では伝送路長の短い予備系マルチフレームパ
ルスを出力し、計数回路3では計数を開始する。
【0019】選択回路2では伝送路長の長い方のマルチ
フレームパルスを選択するため現用系マルチフレームパ
ルスを選択し、保持回路4では選択回路2から現用系マ
ルチフレームパルスを受信したタイミングで計数回路3
の出力を保持することで両系伝送路長差が得られる。遅
延回路5,8では保持回路4から得た遅延量と同じ遅延
量を加える。選択回路6は遅延回路5を介さない信号を
選択し、選択回路8では遅延回路7を介した信号を選択
する。
【0020】従って現用系伝送路への出力信号16に比
べて予備系伝送路出力信号17の方が(τ0−τ1)遅
延して出力される。従って予備系の方の遅延量がτ1に
対し現用系の遅延量は(τ0−τ1)+τ0=τ1とな
り無瞬断切替装置10に達する両系の信号の位相は一致
する。
【0021】
【発明の効果】以上説明したように本発明のマルチフレ
ーム位相自動制御回路により、対向装置で挿入されたマ
ルチフレームを利用して無瞬断切替えを行う無瞬断切替
装置に接続される現用系,予備系の伝送路長差が異なる
場合においても、送信側にて伝送路長差にあった位相差
を自動的に与えることができ受信側でマルチフレーム位
相差を一致させることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】伝送路の接続状態例を示すブロック図である。
【図3】各装置の入出力でのマルチフレーム位相を示す
タイミングチャートである。
【図4】本発明を用いる無瞬断切替方式の原理図であ
る。
【符号の説明】
1,2,6,8 選択回路 3 計数回路 4 保持回路 5,7 遅延回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】無瞬断切替装置から出力される同一位相の
    マルチフレームにおいて伝送路長の異なる現用系伝送路
    と予備系伝送路を経た後のマルチフレームの同期を確立
    後、各系のマルチフレームパルス信号を入力し、現用
    系,予備系伝送路のうち伝送路長の大小を設定する基準
    伝送路選択信号にて、伝送路長の短い方の伝送路からの
    受信信号から得たマルチフレームパルス信号を選択する
    選択回路と、 逆に伝送路長の長い方の伝送路からの受信信号から得た
    マルチフレームパルス信号を選択する選択回路と、 伝送路の短い系から得たマルチフレーム位相の先頭か
    ら、伝送路の長い系から得たマルチフレーム位相の先頭
    までの時間を計数する回路と、 計数結果を保持する回路と、 計数結果に従って遅延量を調整する可変遅延回路と、 可変遅延回路を通った信号と通らない信号から一方を選
    択する2個の選択回路と、 を有することを特徴とするマルチフレーム位相自動制御
    回路。
  2. 【請求項2】マルチフレーム構成をとる余剰ビットまた
    は余剰バイトを有した伝送路フレームと伝送路が現用系
    と予備系とを有した冗長構成をとったディジタル伝送装
    置において、 対向装置から前記現用系伝送路と前記予備系伝送路を介
    して受信した信号から前記余剰ビットまたは余剰バイト
    を分離しマルチフレームの同期を確立した現用系、予備
    系のマルチフレームパルス信号を入力し基準伝送路選択
    信号により前記現用系、予備系のマルチフレームパルス
    信号のうち伝送路長が短い方の系のマルチフレームパル
    スを選択する第1の選択回路と、 同様に前記現用系、予備系のマルチフレームパルス信号
    を入力し、前記第1の選択回路で選択した前記マルチフ
    レームとは排他の系の前記マルチフレームパルスを選択
    する第2の選択回路と、 前記第1の選択回路の出力マルチフレームと、装置内フ
    レームパルス及びクロックとを入力し、前記第1の選択
    回路の出力マルチフレームの先頭からの時間を計数する
    計数回路と、 前記計数回路の出力を入力し、前記第2の選択回路の出
    力マルチフレームパルスのタイミングで前記計数回路の
    出力値を保持する保持回路と、 前記保持回路の保持値分の遅延量を付加する遅延回路
    と、 現用系送信信号と、前記遅延回路の出力信号と、前記基
    準伝送路選択信号とを入力し自系伝送路長の方が長い場
    合には遅延を加えない現用系送信信号を選択して出力
    し、自系伝送路長の方が短い場合には前記遅延回路の出
    力を選択する第3の選択回路と、 予備系送信信号と、前記遅延回路の出力信号と、前記基
    準伝送路選択信号とを入力し前記第3の選択回路と同様
    に自系伝送路長の方が長い場合には遅延を加えない予備
    系送信信号を選択して出力し、自系伝送路長の方が短い
    場合には前記遅延回路の出力を選択する第4の選択回路
    と、 を有することを特徴とするマルチフレーム位相自動制御
    回路。
JP5133325A 1993-06-03 1993-06-03 マルチフレーム位相自動制御回路 Expired - Lifetime JP2697557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5133325A JP2697557B2 (ja) 1993-06-03 1993-06-03 マルチフレーム位相自動制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5133325A JP2697557B2 (ja) 1993-06-03 1993-06-03 マルチフレーム位相自動制御回路

Publications (2)

Publication Number Publication Date
JPH06350576A true JPH06350576A (ja) 1994-12-22
JP2697557B2 JP2697557B2 (ja) 1998-01-14

Family

ID=15102075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5133325A Expired - Lifetime JP2697557B2 (ja) 1993-06-03 1993-06-03 マルチフレーム位相自動制御回路

Country Status (1)

Country Link
JP (1) JP2697557B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6398259A (ja) * 1986-10-15 1988-04-28 Hitachi Ltd 伝送ル−ト切換装置
JPH01263566A (ja) * 1988-04-15 1989-10-20 Nippon Telegr & Teleph Corp <Ntt> 伝送遅延差測定方式
JPH0286348A (ja) * 1988-09-22 1990-03-27 Nippon Telegr & Teleph Corp <Ntt> 回線切換方式
JPH03181243A (ja) * 1989-12-11 1991-08-07 Nec Corp 信号同期方式
JPH04243335A (ja) * 1991-01-18 1992-08-31 Fujitsu Ltd 無瞬断回線切替回路
JPH05183469A (ja) * 1991-12-26 1993-07-23 Nec Corp 伝送路切替方式
JPH05183541A (ja) * 1992-01-07 1993-07-23 Yaskawa Electric Corp 伝送路二重化装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6398259A (ja) * 1986-10-15 1988-04-28 Hitachi Ltd 伝送ル−ト切換装置
JPH01263566A (ja) * 1988-04-15 1989-10-20 Nippon Telegr & Teleph Corp <Ntt> 伝送遅延差測定方式
JPH0286348A (ja) * 1988-09-22 1990-03-27 Nippon Telegr & Teleph Corp <Ntt> 回線切換方式
JPH03181243A (ja) * 1989-12-11 1991-08-07 Nec Corp 信号同期方式
JPH04243335A (ja) * 1991-01-18 1992-08-31 Fujitsu Ltd 無瞬断回線切替回路
JPH05183469A (ja) * 1991-12-26 1993-07-23 Nec Corp 伝送路切替方式
JPH05183541A (ja) * 1992-01-07 1993-07-23 Yaskawa Electric Corp 伝送路二重化装置

Also Published As

Publication number Publication date
JP2697557B2 (ja) 1998-01-14

Similar Documents

Publication Publication Date Title
US5872823A (en) Reliable switching between data sources in a synchronous communication system
US7280550B1 (en) Bandwidth optimization of ring topology through propagation delay compensation
CA1218773A (en) Apparatus and method for providing a transparent interface across a satellite communications link
US6963560B2 (en) Method and system for frame and pointer alignment of SONET data channels
JPH06350576A (ja) マルチフレーム位相自動制御回路
US7161963B2 (en) Frame multiplexer
JPH0338128A (ja) 無瞬断切替方法
JP2871936B2 (ja) 宅内データ回線終端装置
JPH01263566A (ja) 伝送遅延差測定方式
JPH06350579A (ja) 無瞬断切替方式
JP2713009B2 (ja) 遅延時間差吸収装置
JPH0438026A (ja) 受信データ同期回路
JPH0786926A (ja) Dpll回路
JP2671824B2 (ja) 遅延調整装置
JP2868398B2 (ja) 伝送路切替装置
JP2730405B2 (ja) 同期切替方式
JPH04304725A (ja) 伝送路切替方式
JP2864703B2 (ja) 光伝送路の二重化方式
JPS633532A (ja) 受信タイミング回路
JP4658759B2 (ja) ディジタル信号伝送インタフェース回路とそのループ切り替え方法
JPH0267835A (ja) ディジタル無線方式の擬似フレーム信号送出方式
JPH05219027A (ja) 同期切替方式
JPH05219031A (ja) 無線通信方式
JPH08204670A (ja) パス切替時の系合わせ方式
JPH06334566A (ja) 無瞬断切替方法