JPH05183469A - 伝送路切替方式 - Google Patents
伝送路切替方式Info
- Publication number
- JPH05183469A JPH05183469A JP3345415A JP34541591A JPH05183469A JP H05183469 A JPH05183469 A JP H05183469A JP 3345415 A JP3345415 A JP 3345415A JP 34541591 A JP34541591 A JP 34541591A JP H05183469 A JPH05183469 A JP H05183469A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- transmission
- nni
- inter
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 二つの異なる方路を経由した信号の遅延量を
吸収し、無瞬断で回線サービスに影響を与えることなく
伝送路切替を行うことができる。 【構成】 送信側のＶＣパス終端生成装置はマルチフレ
ーム構成手段でＶＣ−３のＪ１バイトの入力データにＮ
ＮＩフレームに対するマルチフレームを構成して送信す
る。受信側のセクション終端生成装置４０は、フレーム
同期回路４３、４４でＪ１バイトの入力データによりマ
ルチフレーム同期を確立し、制御回路４７で二つの方路
Ａ、ＢからくるＮＮＩフレーム信号の位相差を検出しエ
ラスティックメモリ４５、４６の一方を制御してこの位
相差を吸収する。
吸収し、無瞬断で回線サービスに影響を与えることなく
伝送路切替を行うことができる。 【構成】 送信側のＶＣパス終端生成装置はマルチフレ
ーム構成手段でＶＣ−３のＪ１バイトの入力データにＮ
ＮＩフレームに対するマルチフレームを構成して送信す
る。受信側のセクション終端生成装置４０は、フレーム
同期回路４３、４４でＪ１バイトの入力データによりマ
ルチフレーム同期を確立し、制御回路４７で二つの方路
Ａ、ＢからくるＮＮＩフレーム信号の位相差を検出しエ
ラスティックメモリ４５、４６の一方を制御してこの位
相差を吸収する。
Description
【０００１】
【産業上の利用分野】本発明は、同期ディジタルハイア
ラキ光伝送方式の伝送路切替方式に利用する。特に、対
向装置から経路長差を有する二つの方路を経て入力され
ＮＮＩ（Ｎｅｔｗｏｒｋ Ｎｏｄｅ Ｉｎｔｅｒｆａｃ
ｅ、ＣＣＩＴＴ勧告Ｇ．７０７、Ｇ．７０８、Ｇ．７０
９）フレーム信号を装置外部の制御により一方の方路か
ら他方の方路へ無瞬断で切替を行う伝送路切替方式に関
すものである。
ラキ光伝送方式の伝送路切替方式に利用する。特に、対
向装置から経路長差を有する二つの方路を経て入力され
ＮＮＩ（Ｎｅｔｗｏｒｋ Ｎｏｄｅ Ｉｎｔｅｒｆａｃ
ｅ、ＣＣＩＴＴ勧告Ｇ．７０７、Ｇ．７０８、Ｇ．７０
９）フレーム信号を装置外部の制御により一方の方路か
ら他方の方路へ無瞬断で切替を行う伝送路切替方式に関
すものである。
【０００２】
【従来の技術】図４は伝送路切替方式のブロック構成図
である。図５は従来例の伝送路切替方式のセクション終
端装置の切替装置の受信部のブロック構成図である。図
６は従来例の伝送路切替方式のセクション終端装置の切
替装置の受信部の各信号の位相関係を示すタイムチャー
トである。
である。図５は従来例の伝送路切替方式のセクション終
端装置の切替装置の受信部のブロック構成図である。図
６は従来例の伝送路切替方式のセクション終端装置の切
替装置の受信部の各信号の位相関係を示すタイムチャー
トである。
【０００３】従来、伝送路切替方式は、図４に示すよう
な構成であった。図４はＣＣＩＴＴ勧告Ｇ．７０７、
Ｇ．７０８、Ｇ．７０９に規定するＮＮＩフレーム構成
を有する伝送路信号に対する伝送路切替方式の構成例を
示す。ＶＣパス終端生成装置（バーチャルコンテナパス
終端生成装置）１０Ａで生成されたＶＣ−３パスまたは
ＶＣ−４パスを入力とするセクション終端生成装置２０
では、出力されるＮＮＩフレーム信号を２分岐し、同一
の信号をそれぞれ方路Ａおよび方路Ｂ両方向へ出力す
る。一例として、方路Ａはセクション終端生成装置３０
を経てセクション終端生成装置４０Ａに入力され、一
方、方路Ｂは直接セクション終端生成装置２０からセク
ション終端生成装置４０Ａへ入力される場合について説
明する。異なる経路を経てそれぞれ方路Ａ、方路Ｂより
セクション終端生成装置４０Ａに入力された各ＮＮＩフ
レーム信号は、一方が選択された後に、ＶＣパス終端生
成装置５０へ送出される。
な構成であった。図４はＣＣＩＴＴ勧告Ｇ．７０７、
Ｇ．７０８、Ｇ．７０９に規定するＮＮＩフレーム構成
を有する伝送路信号に対する伝送路切替方式の構成例を
示す。ＶＣパス終端生成装置（バーチャルコンテナパス
終端生成装置）１０Ａで生成されたＶＣ−３パスまたは
ＶＣ−４パスを入力とするセクション終端生成装置２０
では、出力されるＮＮＩフレーム信号を２分岐し、同一
の信号をそれぞれ方路Ａおよび方路Ｂ両方向へ出力す
る。一例として、方路Ａはセクション終端生成装置３０
を経てセクション終端生成装置４０Ａに入力され、一
方、方路Ｂは直接セクション終端生成装置２０からセク
ション終端生成装置４０Ａへ入力される場合について説
明する。異なる経路を経てそれぞれ方路Ａ、方路Ｂより
セクション終端生成装置４０Ａに入力された各ＮＮＩフ
レーム信号は、一方が選択された後に、ＶＣパス終端生
成装置５０へ送出される。
【０００４】次に、上記に説明したように対向装置から
二つの異なる方路Ａ、Ｂを経て、セクション終端生成装
置４０Ａに入力されたＮＮＩフレームを有する信号の処
理と切替方法とについて説明する。
二つの異なる方路Ａ、Ｂを経て、セクション終端生成装
置４０Ａに入力されたＮＮＩフレームを有する信号の処
理と切替方法とについて説明する。
【０００５】図５において、局間受信インタフェース部
４１、４２にて、ＮＮＩフレームのＳＯＨ（セクション
・オーバーヘッド）が終端された後に、伝送路クロック
信号から装置内クロック信号へのクロック信号の乗替え
に伴うＡＵポインタ値（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ
Ｕｎｉｔ ポインタ値）付替処理が行われる。すなわ
ち、局間受信インタフェース部４１、４２からは、ＳＯ
Ｈが分離されたＶＣ−３またはＶＣ−４のみが出力され
る。このようにして分離された各々のＶＣ−３またはＶ
Ｃ４は、セレクタ４８へ入力され、外部からの制御によ
りセレクタ４８を切替えることにより、方路Ａから方路
Ｂまたは方路Ｂから方路Ａへの伝送路切替が行われる。
４１、４２にて、ＮＮＩフレームのＳＯＨ（セクション
・オーバーヘッド）が終端された後に、伝送路クロック
信号から装置内クロック信号へのクロック信号の乗替え
に伴うＡＵポインタ値（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ
Ｕｎｉｔ ポインタ値）付替処理が行われる。すなわ
ち、局間受信インタフェース部４１、４２からは、ＳＯ
Ｈが分離されたＶＣ−３またはＶＣ−４のみが出力され
る。このようにして分離された各々のＶＣ−３またはＶ
Ｃ４は、セレクタ４８へ入力され、外部からの制御によ
りセレクタ４８を切替えることにより、方路Ａから方路
Ｂまたは方路Ｂから方路Ａへの伝送路切替が行われる。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来例の伝送路切替方式では、二つの異なる経路を経てＮ
ＮＩフレーム信号が入力された場合に、信号に経路長差
があると遅延量が異なるために、フレーム位相が異な
り、また、通過してくる装置でポインタ処理を伴う場合
に、ポインタ値が異なるために、ＮＮＩフレームの中の
ペイロードに収容されるＶＣの位置が異なる。そのため
に、外部からの制御によりセレクタを切替えることで信
号の切替を行う場合に、切替元の信号と切替先の信号の
位相が一致せず、切替時に信号の不連続が起こり、瞬断
が生じる問題点があった。
来例の伝送路切替方式では、二つの異なる経路を経てＮ
ＮＩフレーム信号が入力された場合に、信号に経路長差
があると遅延量が異なるために、フレーム位相が異な
り、また、通過してくる装置でポインタ処理を伴う場合
に、ポインタ値が異なるために、ＮＮＩフレームの中の
ペイロードに収容されるＶＣの位置が異なる。そのため
に、外部からの制御によりセレクタを切替えることで信
号の切替を行う場合に、切替元の信号と切替先の信号の
位相が一致せず、切替時に信号の不連続が起こり、瞬断
が生じる問題点があった。
【０００７】図６において端子７１、７２の信号は、局
間受信インタフェース部４１、４２において、ＳＯＨが
終端分離され、ＰＯＨ（パスオーバーヘッド）を含むＶ
Ｃ−３またはＶＣ−４のみとなって出力されたものであ
る。図６では一例としてペイロードの大きさがＶＣ−３
の場合について説明する。図６中のＪ１＃１、Ｊ１＃
２、Ｊ１＃３、…はそれぞれＶＣ−３＃１、＃２、＃
３、…の先頭バイトを示す。ＶＣ−３＃１、＃２、＃
３、…という順序で、それぞれ局間受信インタフェース
部４１、４２より出力されたＮＮＩフレーム信号は、た
とえば図４に示すように方路Ａの途中にセクション終端
生成装置３０が存在する場合に、方路Ａの方が方路Ｂに
比べて長い経路を経て受信されることになり、方路Ａの
方が方路Ｂに比べて時間Δｔだけ遅れてることになる。
いま、方路Ａから方路Ｂへの切替を行う場合に、方路Ａ
の方が方路Ｂに対して位相が遅れているので、切替後の
信号に不連続が起こる。また逆に、方路Ｂから方路Ａへ
の切替を行う場合に、方路Ｂの方が方路Ａに対して位相
が進んでいるので、切替時に信号の重複が起こることに
なる。いずれの場合も外部からの制御により、セレクタ
４８で信号の切替を行うと、下位の装置のＮＮＩフレー
ム位相が変動するために、フレーム同期がはずれてハン
チングを開始し切替後のフレーム位相に対して同期が確
立するまでの間、パスの瞬断が生ずることになる。
間受信インタフェース部４１、４２において、ＳＯＨが
終端分離され、ＰＯＨ（パスオーバーヘッド）を含むＶ
Ｃ−３またはＶＣ−４のみとなって出力されたものであ
る。図６では一例としてペイロードの大きさがＶＣ−３
の場合について説明する。図６中のＪ１＃１、Ｊ１＃
２、Ｊ１＃３、…はそれぞれＶＣ−３＃１、＃２、＃
３、…の先頭バイトを示す。ＶＣ−３＃１、＃２、＃
３、…という順序で、それぞれ局間受信インタフェース
部４１、４２より出力されたＮＮＩフレーム信号は、た
とえば図４に示すように方路Ａの途中にセクション終端
生成装置３０が存在する場合に、方路Ａの方が方路Ｂに
比べて長い経路を経て受信されることになり、方路Ａの
方が方路Ｂに比べて時間Δｔだけ遅れてることになる。
いま、方路Ａから方路Ｂへの切替を行う場合に、方路Ａ
の方が方路Ｂに対して位相が遅れているので、切替後の
信号に不連続が起こる。また逆に、方路Ｂから方路Ａへ
の切替を行う場合に、方路Ｂの方が方路Ａに対して位相
が進んでいるので、切替時に信号の重複が起こることに
なる。いずれの場合も外部からの制御により、セレクタ
４８で信号の切替を行うと、下位の装置のＮＮＩフレー
ム位相が変動するために、フレーム同期がはずれてハン
チングを開始し切替後のフレーム位相に対して同期が確
立するまでの間、パスの瞬断が生ずることになる。
【０００８】本発明は上記の問題点を解決するもので、
二つの異なる方路を経由した信号の遅延量から生じる位
相差を吸収し、無瞬断で回線サービスに影響を与えるこ
となく伝送路切替を行うことができ柔軟な網の運用がで
きる伝送路切替方式を提供することを目的とする。
二つの異なる方路を経由した信号の遅延量から生じる位
相差を吸収し、無瞬断で回線サービスに影響を与えるこ
となく伝送路切替を行うことができ柔軟な網の運用がで
きる伝送路切替方式を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、ＣＣＩＴＴ勧
告Ｇ．７０７、Ｇ．７０８、Ｇ．７０９に規定されたＮ
ＮＩフレーム信号を生成しこの生成されたＮＮＩフレー
ム信号を２分岐し二つの方路に出力する対向装置と、こ
の二つの方路からのＮＮＩフレーム信号をそれぞれ受信
しセクションオーバヘッドを終端する二つの局間インタ
フェース部およびこの二つの局間インタフェース部の出
力の一方を選択するセレクタを含む受信側セクション終
端生成装置とを備えた伝送路切替方式において、上記対
向装置は上記ＮＮＩフレーム信号の主情報のパスオーバ
ヘッドの入力データにＮＮＩフレームに対するマルチフ
レームを構成する手段を含み、上記受信側セクション終
端装置は、上記二つの局間インタフェース部と上記セレ
クタとの間にそれぞれ挿入され入力する制御信号に基づ
き上記二つの局間インタフェース部の出力を遅延する遅
延手段と、上記パスオーバヘッドの入力データに基づき
マルチフレーム同期を確立し上記二つの局間インタフェ
ース部の出力の位相差を検出し上記遅延手段の一方に上
記制御信号を与えてこの位相差を補正する制御手段とを
含むことを特徴とする。
告Ｇ．７０７、Ｇ．７０８、Ｇ．７０９に規定されたＮ
ＮＩフレーム信号を生成しこの生成されたＮＮＩフレー
ム信号を２分岐し二つの方路に出力する対向装置と、こ
の二つの方路からのＮＮＩフレーム信号をそれぞれ受信
しセクションオーバヘッドを終端する二つの局間インタ
フェース部およびこの二つの局間インタフェース部の出
力の一方を選択するセレクタを含む受信側セクション終
端生成装置とを備えた伝送路切替方式において、上記対
向装置は上記ＮＮＩフレーム信号の主情報のパスオーバ
ヘッドの入力データにＮＮＩフレームに対するマルチフ
レームを構成する手段を含み、上記受信側セクション終
端装置は、上記二つの局間インタフェース部と上記セレ
クタとの間にそれぞれ挿入され入力する制御信号に基づ
き上記二つの局間インタフェース部の出力を遅延する遅
延手段と、上記パスオーバヘッドの入力データに基づき
マルチフレーム同期を確立し上記二つの局間インタフェ
ース部の出力の位相差を検出し上記遅延手段の一方に上
記制御信号を与えてこの位相差を補正する制御手段とを
含むことを特徴とする。
【００１０】また、本発明は、上記対向装置は送信側パ
ス終端生成装置および送信側セクション終端生成装置を
含み、上記マルチフレームを構成する手段はこの送信側
パス終端生成装置またはこの送信側セクション終端生成
装置のいずれかに設けられることができる。
ス終端生成装置および送信側セクション終端生成装置を
含み、上記マルチフレームを構成する手段はこの送信側
パス終端生成装置またはこの送信側セクション終端生成
装置のいずれかに設けられることができる。
【００１１】さらに、本発明は、上記ＮＮＩフレーム信
号の主情報のパスオーバヘッドはＶＣ−３またはＶＣ−
４の先頭バイトのＪ１バイトであり、上記マルチフレー
ムは６４マルチフレームであることができる。
号の主情報のパスオーバヘッドはＶＣ−３またはＶＣ−
４の先頭バイトのＪ１バイトであり、上記マルチフレー
ムは６４マルチフレームであることができる。
【００１２】
【作用】対向装置はＮＮＩフレーム信号の主情報のパス
オーバヘッドの入力データにＮＮＩフレームに対するマ
ルチフレームを構成して送信する。受信側セクション終
端装置は、御手段でパスオーバヘッドの入力データに基
づきマルチフレーム同期を確立し二つの局間インタフェ
ース部の出力の位相差を検出し二つの局間インタフェー
ス部と上記セレクタとの間にそれぞれ挿入された遅延手
段の一方に制御信号を与えてこの位相差を補正する。
オーバヘッドの入力データにＮＮＩフレームに対するマ
ルチフレームを構成して送信する。受信側セクション終
端装置は、御手段でパスオーバヘッドの入力データに基
づきマルチフレーム同期を確立し二つの局間インタフェ
ース部の出力の位相差を検出し二つの局間インタフェー
ス部と上記セレクタとの間にそれぞれ挿入された遅延手
段の一方に制御信号を与えてこの位相差を補正する。
【００１３】以上により二つの異なる方路を経由した信
号の遅延量から生じる位相差を吸収し、無瞬断で回線サ
ービスに影響を与えることなく伝送路切替を行うことが
でき柔軟な網の運用ができる。
号の遅延量から生じる位相差を吸収し、無瞬断で回線サ
ービスに影響を与えることなく伝送路切替を行うことが
でき柔軟な網の運用ができる。
【００１４】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例伝送路切替方式のブロック
構成図である。図２は本発明の伝送路切替方式のセクシ
ョン終端生成装置の切替装置の受信部のブロック構成図
である。
する。図１は本発明一実施例伝送路切替方式のブロック
構成図である。図２は本発明の伝送路切替方式のセクシ
ョン終端生成装置の切替装置の受信部のブロック構成図
である。
【００１５】図１および図２において、ＣＣＩＴＴ勧告
Ｇ．７０７、Ｇ．７０８、Ｇ．７０９に規定されたＮＮ
Ｉフレーム信号を生成しこの生成されたＮＮＩフレーム
信号を２分岐し二つの方路Ａ、Ｂに出力する対向装置
と、二つの方路Ａ、ＢからのＮＮＩフレーム信号をそれ
ぞれ受信しセクションオーバヘッド（ＳＯＨ）を終端す
る二つの局間受信インタフェース部４１、４２および二
つの局間受信インタフェース部４１、４２の出力の一方
を選択するセレクタ４８と、セレクタ４８の出力を局内
に送信する局内送信インタフェース部４９とを含む受信
側セクション終端生成装置としてＶＣパス終端生成装置
４０とを備える。
Ｇ．７０７、Ｇ．７０８、Ｇ．７０９に規定されたＮＮ
Ｉフレーム信号を生成しこの生成されたＮＮＩフレーム
信号を２分岐し二つの方路Ａ、Ｂに出力する対向装置
と、二つの方路Ａ、ＢからのＮＮＩフレーム信号をそれ
ぞれ受信しセクションオーバヘッド（ＳＯＨ）を終端す
る二つの局間受信インタフェース部４１、４２および二
つの局間受信インタフェース部４１、４２の出力の一方
を選択するセレクタ４８と、セレクタ４８の出力を局内
に送信する局内送信インタフェース部４９とを含む受信
側セクション終端生成装置としてＶＣパス終端生成装置
４０とを備える。
【００１６】ここで本発明の特徴とするところは、対向
装置はＮＮＩフレーム信号の主情報のパスオーバヘッド
（ＰＯＨ）の入力データにＮＮＩフレームに対するマル
チフレームを構成する手段を含み、セクション終端生成
装置４０は、二つの局間インタフェース部４１、４２と
セレクタ４８との間にそれぞれ挿入され入力する制御信
号に基づき二つの局間受信インタフェース部４１、４２
の出力を遅延する遅延手段としてエラスティックメモリ
４５、４６と、パスオーバヘッドの入力データに基づき
マルチフレーム同期を確立し二つの局間受信インタフェ
ース部４１、４２の出力の位相差を検出しエラスティッ
クメモリ４５、４６の一方に上記制御信号を与えてこの
位相差を補正する制御手段としてマルチフレーム同期回
路４３、４４および制御回路４７とを含むことを特徴と
する。
装置はＮＮＩフレーム信号の主情報のパスオーバヘッド
（ＰＯＨ）の入力データにＮＮＩフレームに対するマル
チフレームを構成する手段を含み、セクション終端生成
装置４０は、二つの局間インタフェース部４１、４２と
セレクタ４８との間にそれぞれ挿入され入力する制御信
号に基づき二つの局間受信インタフェース部４１、４２
の出力を遅延する遅延手段としてエラスティックメモリ
４５、４６と、パスオーバヘッドの入力データに基づき
マルチフレーム同期を確立し二つの局間受信インタフェ
ース部４１、４２の出力の位相差を検出しエラスティッ
クメモリ４５、４６の一方に上記制御信号を与えてこの
位相差を補正する制御手段としてマルチフレーム同期回
路４３、４４および制御回路４７とを含むことを特徴と
する。
【００１７】また、対向装置は送信側パス終端生成装置
としてマルチフレーム構成手段１１を含むＶＣパス終端
生成装置１０および送信側セクション終端生成装置とし
てセクション終端生成装置２０を備える。
としてマルチフレーム構成手段１１を含むＶＣパス終端
生成装置１０および送信側セクション終端生成装置とし
てセクション終端生成装置２０を備える。
【００１８】さらに、ＮＮＩフレーム信号の主情報のパ
スオーバヘッド（ＰＯＨ）はＶＣ−３またはＶＣ−４の
先頭バイトのＪ１バイトであり、マルチフレームは６４
マルチフレームであるこのような構成の伝送路切替方式
の動作について説明する。図３は本発明の伝送路切替方
式の切替装置の受信部の各信号の位相関係を示すタイム
チャートである。
スオーバヘッド（ＰＯＨ）はＶＣ−３またはＶＣ−４の
先頭バイトのＪ１バイトであり、マルチフレームは６４
マルチフレームであるこのような構成の伝送路切替方式
の動作について説明する。図３は本発明の伝送路切替方
式の切替装置の受信部の各信号の位相関係を示すタイム
チャートである。
【００１９】図１および図３において、対向する切替装
置から異なる経路を経て方路Ａ、Ｂより入力されたＮＮ
Ｉフレームを有する伝送路信号は、それぞれ局間受信イ
ンタフェース部４１、４２にてＮＮＩフレームのＳＯＨ
が終端され、伝送路クロック信号から局内クロック信号
への乗替えに伴い、局内フレーム位相に対するポインタ
値の付替えが行われる。
置から異なる経路を経て方路Ａ、Ｂより入力されたＮＮ
Ｉフレームを有する伝送路信号は、それぞれ局間受信イ
ンタフェース部４１、４２にてＮＮＩフレームのＳＯＨ
が終端され、伝送路クロック信号から局内クロック信号
への乗替えに伴い、局内フレーム位相に対するポインタ
値の付替えが行われる。
【００２０】一般に、二つの異なる経路を経てＮＮＩフ
レーム信号が入力された場合に、信号に経路長差がある
と遅延量が異なるために、フレーム位相が異なり、ま
た、通過してくる装置でポインタ処理を伴う場合、ポイ
ンタ値が異なるため、ＮＮＩフレームの中のペイロード
に収容されるＶＣの位置が異なる。よって２系統の局間
受信インタフェース部４１、４２から出力されるＶＣ−
３またはＶＣ−４の信号（端子６１および端子６２での
信号）は図３に一例を示すように位相が一致していな
い。そこで、図１に示す。ＶＣパス終端生成装置１０に
おいて、あらかじめ、ＮＮＩフレームのＶＣ−３または
ＶＣ−４のＰＯＨであるＪ１バイトに挿入するデータ
に、たとえば６４フレームからなるマルチフレームを構
成しておき、局間受信インタフェース部４１、４２の出
力に接続されたマルチフレーム同期回路４３、４４で
は、Ｊ１バイトのマルチフレーム位相を検出してフレー
ム同期を確立し、それぞれ最大６４マルチフレーム長に
相当する容量のエラスティックメモリ４５、４６に受信
データを書込む。読出しを行うときに制御回路４７によ
り、たとえば切替先の位相が進んでいる場合には、切替
元の書込位相を早め、切替先の位相が遅れている場合に
は、切替元の書込み位相を遅くすることで、二つの信号
の読出位相が同一となるように制御し、方路Ａ、Ｂから
くる信号を図２の端子６３、６４の信号のように位相を
一致させてセレクタ４８へ入力する。セレクタ４８へ入
力された信号は位相が一致しているので、外部からの制
御によりセレクタ４８を切替えるときに、データに不連
続や重複が起こることなく、無瞬断で伝送路の切替を行
うことが可能となる。
レーム信号が入力された場合に、信号に経路長差がある
と遅延量が異なるために、フレーム位相が異なり、ま
た、通過してくる装置でポインタ処理を伴う場合、ポイ
ンタ値が異なるため、ＮＮＩフレームの中のペイロード
に収容されるＶＣの位置が異なる。よって２系統の局間
受信インタフェース部４１、４２から出力されるＶＣ−
３またはＶＣ−４の信号（端子６１および端子６２での
信号）は図３に一例を示すように位相が一致していな
い。そこで、図１に示す。ＶＣパス終端生成装置１０に
おいて、あらかじめ、ＮＮＩフレームのＶＣ−３または
ＶＣ−４のＰＯＨであるＪ１バイトに挿入するデータ
に、たとえば６４フレームからなるマルチフレームを構
成しておき、局間受信インタフェース部４１、４２の出
力に接続されたマルチフレーム同期回路４３、４４で
は、Ｊ１バイトのマルチフレーム位相を検出してフレー
ム同期を確立し、それぞれ最大６４マルチフレーム長に
相当する容量のエラスティックメモリ４５、４６に受信
データを書込む。読出しを行うときに制御回路４７によ
り、たとえば切替先の位相が進んでいる場合には、切替
元の書込位相を早め、切替先の位相が遅れている場合に
は、切替元の書込み位相を遅くすることで、二つの信号
の読出位相が同一となるように制御し、方路Ａ、Ｂから
くる信号を図２の端子６３、６４の信号のように位相を
一致させてセレクタ４８へ入力する。セレクタ４８へ入
力された信号は位相が一致しているので、外部からの制
御によりセレクタ４８を切替えるときに、データに不連
続や重複が起こることなく、無瞬断で伝送路の切替を行
うことが可能となる。
【００２１】Ｊ１バイトのマルチフレームに、６４マル
チフレームを構成した場合に吸収できる伝送路信号の位
相差Δｔは、ＮＮＩ信号の１フレームが１２５μｓなの
で Δｔ＝１２５μｓ×６４＝８ｍｓ となり、８ｍｓまでの遅延を吸収することができる。
チフレームを構成した場合に吸収できる伝送路信号の位
相差Δｔは、ＮＮＩ信号の１フレームが１２５μｓなの
で Δｔ＝１２５μｓ×６４＝８ｍｓ となり、８ｍｓまでの遅延を吸収することができる。
【００２２】一例として、伝送路が光ファイバであっ
て、伝送装置内の信号処理に伴う遅延が伝送路遅延に比
べて無視できるほど小さい場合に、光の速度を３×１０
8 ｍ／ｓ、光ファイバ中の屈折率を１．４５として無瞬
断切替えができる経路長差を試算すると、 ８ｍｓ×（３×１０8 ｍ／ｓ）÷１．４５≒１６００ｋｍ に対応した経路長差を吸収することが可能である。
て、伝送装置内の信号処理に伴う遅延が伝送路遅延に比
べて無視できるほど小さい場合に、光の速度を３×１０
8 ｍ／ｓ、光ファイバ中の屈折率を１．４５として無瞬
断切替えができる経路長差を試算すると、 ８ｍｓ×（３×１０8 ｍ／ｓ）÷１．４５≒１６００ｋｍ に対応した経路長差を吸収することが可能である。
【００２３】また、マルチフレーム構成手段はセクショ
ン終端生成装置２０に設けることもできる。
ン終端生成装置２０に設けることもできる。
【００２４】
【発明の効果】以上説明したように、本発明は、二つの
異なる方路を経由した信号の遅延量から生じる位相差を
吸収し、無瞬断で回線サービスに影響を与えることなく
伝送路切替を行うことができ柔軟な網の運用ができる優
れた効果がある。
異なる方路を経由した信号の遅延量から生じる位相差を
吸収し、無瞬断で回線サービスに影響を与えることなく
伝送路切替を行うことができ柔軟な網の運用ができる優
れた効果がある。
【図１】本発明一実施例伝送路切替方式のブロック構成
図。
図。
【図２】本発明の伝送路切替方式のセクション終端生成
装置の切替装置の受信部のブロック構成図。
装置の切替装置の受信部のブロック構成図。
【図３】本発明の伝送路切替方式のセクション終端生成
装置の切替装置の受信部の各部の信号の位相関係を示す
タイムチャート。
装置の切替装置の受信部の各部の信号の位相関係を示す
タイムチャート。
【図４】従来例の伝送路切替方式のブロック構成図。
【図５】従来例の伝送路切替方式のセクション終端生成
装置の切替装置の受信部のブロック構成図。
装置の切替装置の受信部のブロック構成図。
【図６】従来例の伝送路切替方式のセクション終端生成
装置の各部の信号の位相関係を示すタイムチャート。
装置の各部の信号の位相関係を示すタイムチャート。
１０、１０Ａ、５０ ＶＣパス終端生成装置 １１ マルチフレーム構成手段 ２０、３０、４０、４０Ａ セクション終端生成装置 ４１、４２ 局間受信インタフェース部 ４３、４４ マルチフレーム同期回路 ４５、４６ エラスティックメモリ ４７ 制御回路 ４８ セレクタ ４９ 局内送信インタフェース部 ６１〜６５、７１〜７３ 端子 Ａ、Ｂ 方路 Ｊ１ パスオーバヘッド ＶＣ−３ バーチャルコンテナ（主情報Ｃ−３にＶＣ−
３ＰＯＨを付加したもの）
３ＰＯＨを付加したもの）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原博之 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 後藤 健司 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 吉村 勝仙 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (3)
- 【請求項１】 ＣＣＩＴＴ勧告Ｇ．７０７、Ｇ．７０
８、Ｇ．７０９に規定されたＮＮＩフレーム信号を生成
しこの生成されたＮＮＩフレーム信号を２分岐し二つの
方路に出力する対向装置と、この二つの方路からのＮＮ
Ｉフレーム信号をそれぞれ受信しセクションオーバヘッ
ドを終端する二つの局間インタフェース部およびこの二
つの局間インタフェース部の出力の一方を選択するセレ
クタを含む受信側セクション終端生成装置とを備えた伝
送路切替方式において、 上記対向装置は上記ＮＮＩフレーム信号の主情報のパス
オーバヘッドの入力データにＮＮＩフレームに対するマ
ルチフレームを構成する手段を含み、 上記受信側セクション終端装置は、上記二つの局間イン
タフェース部と上記セレクタとの間にそれぞれ挿入され
入力する制御信号に基づき上記二つの局間インタフェー
ス部の出力を遅延する遅延手段と、上記パスオーバヘッ
ドの入力データに基づきマルチフレーム同期を確立し上
記二つの局間インタフェース部の出力の位相差を検出し
上記遅延手段の一方に上記制御信号を与えてこの位相差
を補正する制御手段とを含むことを特徴とする伝送路切
替方式。 - 【請求項２】 上記対向装置は送信側パス生成装置およ
び送信側セクション終端生成装置を含み、上記マルチフ
レームを構成する手段はこの送信側パス生成装置または
この送信側セクション終端生成装置のいずれかに設けら
れた請求項１記載の伝送路切替方式。 - 【請求項３】 上記ＮＮＩフレーム信号の主情報のパス
オーバヘッドはＶＣ−３またはＶＣ−４の先頭バイトの
Ｊ１バイトであり、上記マルチフレームは６４マルチフ
レームである請求項１記載の伝送路切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34541591A JP3202286B2 (ja) | 1991-12-26 | 1991-12-26 | Ｓｄｈ光伝送方式における伝送路切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34541591A JP3202286B2 (ja) | 1991-12-26 | 1991-12-26 | Ｓｄｈ光伝送方式における伝送路切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183469A true JPH05183469A (ja) | 1993-07-23 |
| JP3202286B2 JP3202286B2 (ja) | 2001-08-27 |
Family
ID=18376446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34541591A Expired - Lifetime JP3202286B2 (ja) | 1991-12-26 | 1991-12-26 | Ｓｄｈ光伝送方式における伝送路切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3202286B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350576A (ja) * | 1993-06-03 | 1994-12-22 | Nec Corp | マルチフレーム位相自動制御回路 |
| US5825821A (en) * | 1995-03-10 | 1998-10-20 | Nec Corporation | Hitless switch device and method of switching between different paths |
| JP2001111512A (ja) * | 1999-09-07 | 2001-04-20 | Lucent Technol Inc | 同期階層ネットワークシステムにおいてデータを伝送する方法および同期階層ネットワークシステム |
-
1991
- 1991-12-26 JP JP34541591A patent/JP3202286B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350576A (ja) * | 1993-06-03 | 1994-12-22 | Nec Corp | マルチフレーム位相自動制御回路 |
| US5825821A (en) * | 1995-03-10 | 1998-10-20 | Nec Corporation | Hitless switch device and method of switching between different paths |
| JP2001111512A (ja) * | 1999-09-07 | 2001-04-20 | Lucent Technol Inc | 同期階層ネットワークシステムにおいてデータを伝送する方法および同期階層ネットワークシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3202286B2 (ja) | 2001-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246668B1 (en) | Hitless manual path switching using linked pointer processors | |
| US6195330B1 (en) | Method and system for hit-less switching | |
| US5051979A (en) | Method and apparatus for errorless switching | |
| US5621722A (en) | Method and circuit arrangement for disturbance-free redirection of a message cell stream onto an alternate route | |
| JP3427303B2 (ja) | Ｓｄｈデータ伝送タイミング | |
| US5604729A (en) | ATM communication system having a physical loop form with logical start point and end point | |
| EP1193901B1 (en) | Method and system for frame and pointer alignment of sonet data channels | |
| US5740158A (en) | ATM communication system | |
| US6515962B1 (en) | Hit-less switching pointer aligner apparatus and method | |
| JP3202286B2 (ja) | Ｓｄｈ光伝送方式における伝送路切替方式 | |
| US5825821A (en) | Hitless switch device and method of switching between different paths | |
| JP2611805B2 (ja) | 伝送路切替方式 | |
| US4769809A (en) | Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network | |
| JP2868398B2 (ja) | 伝送路切替装置 | |
| JP3496658B2 (ja) | 無瞬断切替方法および無瞬断切替装置 | |
| JPH01263566A (ja) | 伝送遅延差測定方式 | |
| JP4231598B2 (ja) | Ｖｃパス無瞬断切替方法とその装置 | |
| KR930011250B1 (ko) | 155Mbps급 동기식 전송시스팀의 선로 절체기 | |
| JPH05292111A (ja) | 伝送路切替方法及び装置 | |
| JPH05153103A (ja) | 伝送路切替方式 | |
| JP2722903B2 (ja) | 同期網無線電送システム | |
| JPH10135923A (ja) | 無瞬断ｓｄｈ伝送システム | |
| JP3679214B2 (ja) | 冗長構成システムにおける伝搬位相差吸収方法及び装置 | |
| JP3024163B2 (ja) | 同期多重端局装置 | |
| KR100198418B1 (ko) | 광대역 회선 분재 시스템에 적용되는 기준 동기원의 선택 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |