JPH01260944A - 通信端末装置 - Google Patents

通信端末装置

Info

Publication number
JPH01260944A
JPH01260944A JP63088070A JP8807088A JPH01260944A JP H01260944 A JPH01260944 A JP H01260944A JP 63088070 A JP63088070 A JP 63088070A JP 8807088 A JP8807088 A JP 8807088A JP H01260944 A JPH01260944 A JP H01260944A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
pulse
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63088070A
Other languages
English (en)
Inventor
Hidetoshi Tanno
秀敏 丹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63088070A priority Critical patent/JPH01260944A/ja
Publication of JPH01260944A publication Critical patent/JPH01260944A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はI SDN回線網に接続され、該回線網よりの
受信パルス信号の位相同期回路を備える通信端末装置に
関するものである。
[従来の技術] l5DN回線網の基本インタフェースにおいて、網終端
装置に端末装置が1台しか接続されない場合には、rT
TC標準JI−I430付録1.2.2ポイント・ポイ
ント構成」を満足する必要があり、網終端装置の一巡遅
延は10μSec〜42μSeaまで許されている。
[発明が解決しようとしている課題] しかしながら、網終端装置に複数の端末装置を接続する
バス構成においては、ポイント・ポイント構成の一巡遅
延では、網終端装置が入力する受信信号の検出が補償さ
れず、新たにrTTC標準JI−I430 8・2・3
人力から出力までのトータル位相偏差」を満足すること
が求められる。即ち、端末装置は網終端装置から受信す
る入力パルス信号と、出力パルス信号の位相差を規定さ
れた値よりも小さくしなければならないという問題点が
あった。
[課題を解決するための手段] 本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。
即ち、I SDN回線網に接続され、該回線網よりの受
信パルス信号の位相同期回路を備える通信端末装置であ
って、位相同期回路に回線網よりの受信パルス信号を基
に同期タイミング信号を生成するクロック生成手段と、
該クロック生成手段よりのクロック信号と受信パルス信
号との位相差を検出する検出手段と、該検出手段が両位
相の位相差の所定値以下を検出した時に出力パルスの出
力を開始する出力手段とを備える。
[作用] 以上の構成において、入力パルス信号と、該信号に基づ
いて生成されるリタイミングクロックとの位相差がある
値よりも小さくなったとき、出力パルスの送信を行なう
そして、例えばその通信が終わることにより、出力パル
スの送信を不可とすることによって、rTTC標準JI
−I430Jの勧告の条件を満たすようにしたものであ
る。
[実施例] 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。
第1図は本発明に係る一実施例のブロック図である。第
1図の如く本実施例は以下の構成より成る。
即ち、入力パルス信号の立上りを検出するエツジ検出回
路1、入力パルス信号に基づいてリタイミングクロック
を作成するPLL回路2、PLL回路2からのりタイミ
ングクロックを入力して本実施例装置各部を動作させる
タイミング信号であるクロック信号を作成するカウンタ
回路3、カウンタ回路3よりの出力クロック信号を基に
同期エリア信号を生成して出力する同期エリア作成回路
4、同期エリア信号とトリガ信号とを比較し、入力パル
ス信号との同期がとれているか否かの検出を行い、同期
が取れた時にパルス同期信号を出力するパルス同期検出
回路5である。また、パルス同期信号が出力された時に
送信可信号を付勢し、通信終了信号が入力された時に送
信可信号を消勢するラッチ回路6とより成る。
次に、以上の構成を備えるエツジ検出回路1の詳細回路
図を第2図に示し、カウンタ回路3、同期エリヤ作成回
路4、パルス同期検出回路5、ラッチ回路6、の詳細回
路図を第3図に示す。
なお、これらの回路の動作の詳細は、該回路図により明
らかであるため詳細説明は省略する。
ここで基本クロックとは、不図示の水晶発振器を用いて
生成されるクロック信号であり、PLL回路2、エツジ
検出回路1等もこの基本クロックに従って動作する。
以上の構成を備える本実施例の動作を、第4図の各回路
の出力信号タイミングチャートを参照して以下に説明す
る。
エツジ検出回路1は、第4図(a)に示す入力パルス信
号が入力されると、その立ち上りエツジを検出し、第4
図(b)に示すエツジ信号を出力する。
一方、PLL回路2は、このエツジ信号とカウンタ回路
3のそれぞれの出力信号に基づいて公知の位相同期処理
を行い、リタイミングクロックを再生する。
カウンタ回路3は、PLL回路2が出力したりタイミン
グクロックにより、第4図(C)に示す如くのクロック
信号を出力する。なお、これらのクロック信号は第3図
のカウンタAのQB信号、QC信号、QD傷信号ある。
同期エリヤ作成回路4は、カウンタ回路3より出力され
たクロック信号なデコード(論理積)することにより、
第4図(d)に示す同期エリア信号を生成して出力する
パルス同期検出回路5は、同期エリヤ信号回路4が出力
した同期エリヤ信号と、エツジ検出回路lが出力したエ
ツジ信号を比較し、それぞれの信号が重った場合に第4
図(e)に示す同期検出信号を出力する。
ラッチ回路6は、第4図(g)に示す通りこの同期検出
信号の入力により送信可信号を付勢し、通信の終了を表
わす通信終了信号の入力により送信可信号を消勢する。
本実施例の端末装置は、この送信可信号を用いて出力パ
ルス信号の制御を行い、送信可信号が出力されている間
のみ出力パルス信号を有効として送信を行う。
[発明の効果コ 以上説明した如く本発明によれば、入力パルス信号と、
該信号に基づいて生成されるリタイミングクロックとの
位相差が、ある値よりも小さくなったとき、出力パルス
の送信を行なうため、入力パルス信号と出力パルス信号
の位相差を小さくすることができ、信頼性の高い通信が
できる。
【図面の簡単な説明】
第1図は本発明に係る一実施例のブロック図、第2図は
本実施例のエツジ検出回路の詳細回路図、 第3図は本実施例のカウンタ回路、同期エリヤ作成回路
、パルス同期検出回路、ラッチ回路の詳細回路図、 第4図は本実施例の各回路動作タイミングチャートであ
る。 図中、1・・・エツジ検出回路、2・・・PLL回路、
3・・・カウンタ回路、4・・・同期エリヤ作成回路、
5・・・パルス同期検出回路、6・・・ラッチ回路であ
る。 特許出願人   キャノン株式会社

Claims (1)

    【特許請求の範囲】
  1. ISDN回線網に接続され、該回線網よりの受信パルス
    信号の位相同期回路を備える通信端末装置であつて、前
    記位相同期回路に回線網よりの受信パルス信号を基に同
    期タイミング信号を生成するクロック生成手段と、該ク
    ロック生成手段よりのクロック信号と受信パルス信号と
    の位相差を検出する検出手段と、該検出手段が両位相の
    位相差の所定値以下を検出した時に出力パルスの出力を
    開始する出力手段とを備えることを特徴とする通信端末
    装置。
JP63088070A 1988-04-12 1988-04-12 通信端末装置 Pending JPH01260944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63088070A JPH01260944A (ja) 1988-04-12 1988-04-12 通信端末装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63088070A JPH01260944A (ja) 1988-04-12 1988-04-12 通信端末装置

Publications (1)

Publication Number Publication Date
JPH01260944A true JPH01260944A (ja) 1989-10-18

Family

ID=13932593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63088070A Pending JPH01260944A (ja) 1988-04-12 1988-04-12 通信端末装置

Country Status (1)

Country Link
JP (1) JPH01260944A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732138B1 (ko) * 2004-05-20 2007-06-27 가부시끼가이샤 도시바 인증 카드 발행 장치 및 인증 카드 발행 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57129048A (en) * 1981-02-04 1982-08-10 Hitachi Ltd Loop data transmitting device
JPS59225617A (ja) * 1983-06-07 1984-12-18 Fujitsu Ltd 位相同期回路
JPS62151047A (ja) * 1985-12-25 1987-07-06 Nec Corp Pll同期監視回路
JPS633532A (ja) * 1986-06-24 1988-01-08 Nec Corp 受信タイミング回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57129048A (en) * 1981-02-04 1982-08-10 Hitachi Ltd Loop data transmitting device
JPS59225617A (ja) * 1983-06-07 1984-12-18 Fujitsu Ltd 位相同期回路
JPS62151047A (ja) * 1985-12-25 1987-07-06 Nec Corp Pll同期監視回路
JPS633532A (ja) * 1986-06-24 1988-01-08 Nec Corp 受信タイミング回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732138B1 (ko) * 2004-05-20 2007-06-27 가부시끼가이샤 도시바 인증 카드 발행 장치 및 인증 카드 발행 방법

Similar Documents

Publication Publication Date Title
CA2037739C (en) Frame synchronization dependent type bit synchronization extraction circuit
EP0178622B1 (en) Timing recovery circuit for manchester coded data
JPH0628288A (ja) 短待ち時間データ回復装置及びメッセージデータの同期化方法
US5418496A (en) Serial data clock recovery circuit using dual oscillator circuit
JPH01260944A (ja) 通信端末装置
KR940001757B1 (ko) 통신네트워크에 접속되는 단말장치
JPH11331137A (ja) 信号同期装置
JP3810185B2 (ja) 同期発振回路
JPH01143435A (ja) データ伝送装置
JP3427761B2 (ja) 同期回路
JPH0715419A (ja) 機器の制御装置
JPH0834457B2 (ja) 同期式伝送システムの受信カウンタ位相同期回路
JPS6380636A (ja) デ−タ伝送方式及びデ−タ伝送回路
KR100392298B1 (ko) 반전 클록을 이용한 동기식 통신시스템의 전송선로 길이연장장치 및 방법
JP2628564B2 (ja) 位相固定ループ回路及び信号送受信装置
JPH03129933A (ja) ビットバッファ回路
RU1807575C (ru) Имитатор системы св зи с шумоподобными сигналами
JPH0951348A (ja) スター型通信システム
KR20000008814A (ko) 위상동기장치 및 방법
KR860002915A (ko) 디지탈 전송 시스템
JPS61180357A (ja) デ−タラツチ回路
JPS6250009B2 (ja)
JPH0438026A (ja) 受信データ同期回路
KR19990024395A (ko) 맨체스터 신호 검출 및 동기용 클럭 복원 장치
JPH0620198B2 (ja) タイミング生成回路