JPS62120138A

JPS62120138A - クロツク抽出回路

Info

Publication number: JPS62120138A
Application number: JP60258635A
Authority: JP
Inventors: Kazuhiko Ito; 和彦伊東; Tsuneo Katsuyama; 勝山　恒男; Shichiro Hayami; 七郎早見
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-11-20
Filing date: 1985-11-20
Publication date: 1987-06-01
Also published as: JPH036707B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕２個のモノマルチバイブレータにより受信データの立上
りエツジに同期してクロック信号の２倍の周波数の信号
を出力させ、その信号を１／２に分周してクロック信号
とするもので、チャネル識別等の為の“０”のバイオレ
ーションビットを含むＣＭＩ符号のデータに対して、“
ＯＮのバイオレーションビットによる立上りエツジの位
相ずれの影響を受けないクロック信号を抽出することが
できる。

〔産業上の利用分野〕

本発明は、ＣＭＩ符号を用いたデータからクロック信号
を抽出するクロック抽出回路に関するものである。

ＣＭＩ符号は、データの“１”を“１１”又は“００”
とし、データの”０”を“１０”とするもので、データ
の“１”が連続する時は、先行ビットを“１１”とした
時、次は“００”とするものであり、従って、“１′の
データの連続或いは“０”のデータの連続の場合でも変
化点が存在するから、受信データの立上りエツジに同期
したクロック信号を抽出することが容易となる。この抽
出したクロック信号を用いてＣＭＩ符号のデータをＮＲ
Ｚ符号のデータに変換することになる。

〔従来の技術〕

ＣＭＩ符号の受信データからクロック信号を抽出してＮ
ＲＺ符号の受信データに変換する為に、第４図に示す構
成が用いられており、立上りエツジ検出回路１４により
ＣＭＩ符号受信データの立上りエツジが検出され、その
検出信号はクロック抽出回路１１に加えられ、抽出され
たクロック信号が変換回路１５に加えられて、ＣＭＩ符
号受信データはＮＲＺ符号受信データに変換される。

クロック抽出回路１１は、タンク回路１２と波形成形回
路１３等から構成され、タンク回路１２は立上りエツジ
検出信号に位相同期して共振するもので、その共振出力
信号が波形成形回路１３により波形成形されて変換回路
１５に加えるクロック信号となる。

第５図は動作説明図であり、（ａ）はＣＭＩ符号受信デ
ータの一例を示し、■は“１”のバイオレーションビッ
トを示す。このＣＭＩ符号受悟データは、立上りエツジ
検出回路１４により存上りエツジが検出され、その検出
信号は（ｂ）に示すものとなる。この検出信号がクロッ
ク抽出回路１１に加えられ、タンク回路１２からはｆｃ
）に示すように、検出信号に位相同期した信号が出力さ
れる。この信号を波形成形回路１３により波形成形し、
（ｄｌに示すクロック信号が変換回路１５に加えられる
。変換回路１５は、クロック信号に従って（ａ）に示す
ＣＭＩ符号受信データを（８１に示すＮＲＺ符号受信Ｙ
−タに変換して出力する。この変換回路１５は、既に各
種の構成が知られている。

ＣＭ！符号によるデータを送受信する通信システムとし
て、例えば、第６図に示す構成が提案されている。同図
に於いて、２１は端末装置、２２は分散配置モジュール
、２３はライン回路、２４はリンク回路、２５はプロセ
ッサユニット、２６は上りリンク、２７は下りリンク、
２８はタンデムモジュール、２９はスイッチングエレメ
ント、３０はリング型ハイウェイである。

分散配置モジュール２２には、それぞれ複数の端末装置
２１が収容され、各分散配置モジニール２２は上りリン
ク２６及び下りリンク２７を介してタンデムモジュール
２８に接続され、スイ・ンチングエレメント２９に於け
る制御によって分散配置モジュール２２とリング型ハイ
ウェイ３０との間のデータの挿入及び分離が行われる。

又同−の分散配置モジュール２２に収容された端末装置
２１間の通信は、端末装置２１対応のライン回路２３を
介してプロセッサユニット２５の制御で行われ、異なる
分散配置モジュール２２に収容された端末装置２１間の
通信は、タンデムモジュール２８を介して行われる。

タンデムモジュール２８内のスイッチングエレメント２
９は、例えば、第７図に示す構成を有するものであり、
３１は上りリンク２６からのデータの速度を変換してリ
ング型ハイウェイ３０に送出する為のバッファ、３２は
制御線３４からの制御信号によって選択動作するセレク
タ、３３は各部の遅延を調整する為の遅延調整バ・ノフ
ァ、３５はドライバ、３６はレシーバ、３７はリング型
ハイウェイ３０からのデータの速度を変換して下りリン
ク２７に送出する為のバッファ、３８はチャネルの境界
を識別する為の境界識別回路、３９はチャネルの境界識
別に従ってバッファ３７を制御するチャネル制御メモリ
である。

分散配置モジュール２２とスイッチングエレメント２９
との間の上りリンク２６及び下りリンク２７により伝送
されるデータは、例えば、第８図に示すフレームフォー
マットによって行われるものである。即ち、制御フィー
ルドと情報フィールドと信号フィールドとから１フレー
ムが構成され、制御フィールドは、分散配置モジュール
２２とスイッチングエレメント２９との間の制御情報等
の伝送を行うものである。

又情報フィールドは、拡大して示すように、境界識別子
ＢによってチャネルＣＨＩ、ＣＨ２，ＣＨ３，・・・の
境界が識別されて、複数チャネルのデータが多重化され
ている。この境界識別子Ｂは、各チャネルＣＨＩ、ＣＨ
２，ＣＨ３，・・・の先頭ビットを用い且つＣＭＩ符号
則のバイオレーションにより設定するものである。例え
ば、チャネルＣＨＩは、８ビツトのデータの先頭ビット
を境界識別子Ｂとし、６４　Ｋ　ｂ　／　ｓの通信速度
であるとすると、チャネルＣＨ２は、１６ビツトのデー
タの先頭ビットを境界識別子Ｂとし、１２８Ｋ　ｂ　／
　ｓの通信速度となる。又チャネルＣＨ３は通信データ
がない場合で、境界識別子Ｂのみを伝送する。又チャネ
ルＣＨ４は、２４ビツトの先頭ビットを境界識別子Ｂと
し、１９２Ｋｂ／ｓの通信速度となる。

情報フィールドは固定長であるが、各チャネルＣＨＩ、
ＣＨ２，ＣＨ３，・・・は、所望の通信速度に対応して
可変長とするものであり、境界識別子Ｂは、通信データ
の有無に関係なくチャネル対応に設定されるものである
。従って、境界識別子Ｂの順番によってチャネルＣＨＩ
、ＣＨ２，ＣＨ３，・・・を指定することができる。第
７図に於ける境界識別回路３８は、この境界識別子Ｂを
検出識別し、チャネル制御メモリ３９を制御するもので
ある。

又信号フィールドは、前述のデータ以外の他の信号の伝
送に用いられるものである。

タンデムモジュール２８では、各スイッチングエレメン
ト２９に於いて多重化されてリング型ハイウェイ３０に
より伝送され、スイッチングエレメント２９で所望のデ
ータが多重分離される。

〔発明が解決しようとする問題点〕

前述のように、ＣＭＩ符号のバイオレーションにより境
界識別子Ｂが設定され、又フレーム同期信号もＣＭＩ符
号のバイオレーションが用いられるものである。このフ
レーム同期信号は、“１″のバイオレーションが用いら
れる。これに対して、境界識別子Ｂは、データの先頭ビ
ットのバイオレーションが用いられるから、“１”だけ
でなく、“０“のバイオレーションも用いられ、このよ
うなＣＭＩ符号のデータを受信してクロック信号を抽出
する場合に、位相ずれが問題となる。

例えば、第９図の（ａｌに示すＣＭＩ符号の受信データ
に於いて、立上りエツジ検出回路１４（第４図参照）に
よりｔｂ＋に示す立上りエツジ検出信号が得られる。な
お、Ｏは“０”のバイオレーションを示す。これは、例
えば、通信データがないチャネルの境界識別子Ｂであり
、フレーム同期信号が１”のバイオレーションを用いる
ことから、フレーム同期に悪影響を及ぼさないようにす
る為である。

ＣＭＩ符号受信データの立上りエツジ検出信号の位相に
同期して（Ｃ１に示すタンク回路１２からの共振出力信
号が得られる。この共振出力信号は、１″のバイオレー
ションの場合に、立上りエツジ検出信号が得られないか
ら影響を受けないが、Ｏ”のバイオレーションの場合は
、立上りエツジ検出信号の位相が１８０６異なることに
なり、共振出力信号は、この立上りエツジ検出信号の位
相に引き込まれる。その後、直ちに或いは暫くして通常
のＣＭＩ符号のデータが受信され、その時の立上りエツ
ジ検出信号の位相は、１８０°異なることになり、共振
出力信号は、元の位相に戻ることになる。

第９図のｆｃ）に示す共振出力信号は、波形成形回路１
３により波形成形されて（ｄ）に示すクロック信号とな
り、変換回路１５では、このクロック信号を用いてＣＭ
Ｉ符号受信データをＮＲＺ符号受信データに変換するも
のであるが、クロック信号の位相のずれにより、（ｅ）
の斜線を施して示すように、”０”のデータ（境界識別
子Ｂ）が“１”に誤って変換されることになる。

本発明は、前述のような０”のバイオレーションによる
クロック信号の位相ずれを防止することを目的とするも
のである。

〔問題点を解決するための手段〕

本発明のクロック抽出回路は、２個のモノマルチバイブ
レータを用いて、立上りエツジ検出信号に位相同期し、
クロック信号の２倍の周波数の信号を発生させ、それを
１／２に分周してクロック信号とするものであり、第１
図を参照して説明する。ＣＭ［符号受信データは、立上
り工、ジ検出回路４と変換回路５とに加えられ、立上り
エツジ検出回路４からの立上りエツジ検出信号は、第１
のモノマルチバイブレータ１のクリア端子ＣＬに加えら
れる。

このモノマルチバイブレータ１の出力端子Ｑ１と第２の
モノマルチバイブレータ２のトリガ端子Ａ２と接続され
、第２のモノマルチバイブレータ２の出力端子Ｑ２と第
１のモノマルチバイブレータ１のＩ−リガ端子Ａ１と接
続され、第１のモノマルチバイブレータ１の出力端子Ｑ
１に分周器３が接続される。

第１．第２のモノマルチバイブレータ１．２により、第
１のモノマルチバイブレータ１の出力端子Ｑ１から、Ｎ
ＲＺ符号受信データのクロック信号の２倍の周波数の信
号が出力されるように、各モノマルチバイブレータ１，
２のトリガ出力期間を設定し、第１のモノマルチバイブ
レータ１の出力端子Ｑ１からの信号を分周器３により１
／２に分周して、変換回路５ヘクロツタ信号として加え
るものである。

〔作用〕

第１．第２のモノマルチバイブレータ１．２により、Ｎ
ＲＺ符号受信データのクロック信号の２倍の周波数の信
号を出力することにより、“０”のバイオレーションに
よる立上りエツジ検出信号の位相が１８０°ずれていて
も、２倍の周波数の信号に対しては同相となるから影響
がないものとなる。従って、０″のバイオレーションに
よっても抽出したクロック信号の位相のずれが生じない
から、ＣＭＩ符号受信データをＮＲＺ符号受信データに
変換する時に、誤変換が生じることはなくなる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第１図は本発明の実施例のブロック図であり、クロック
抽出回路は、第１及び第２のモノマルチバイブレータ１
，２と分周器３とにより構成されている。第１のモノマ
ルチバイブレータｌの出力端子Ｑｌと第２のモノマルチ
バイブレータ２のトリガ端子Ａ２及び分周器３とを接続
し、第２のモノマルチバイブレータ２の出力端子Ｑ２と
第１のモノマルチバイブレータ１のトリガ端子Ａ１とを
接続し、第１のモノマルチバイブレータ１のクリア端子
ＣＬと立上りエツジ検出回路４とを接続して、ＣＭＩ符
号受信データの立上りエツジ検出信号をモノマルチバイ
ブレータ１のクリア端子ＣＬに加える。又分周器３によ
り１／２に分周したクロック信号を変換回路５に加えて
、ＣＭＩ符号受信データをＮＲＺ符号受信データに変換
する。

立上りエツジ検出回路４は、ＣＭＩ符号受信データの立
上りエツジを検出して、“０”の検出信号を第１のモノ
マルチバイブレータ１のクリア端子ＣＬに加える。又第
１．第２のモノマルチバイブレータ１．２は、トリガ端
子Ａ１．Ａ２に立下りエツジが加えられた時に、出力端
子Ｑｉ　　Ｑ２をＮＲＺ符号受信データのクロック信号
の周期のほぼ１／４の所定期間“１”の信号を出力する
。

又第１のモノマルチバイブレータ１のクリア端子ＣＬに
、“０”の立上りエツジ検出信号が加えられた時、出力
端子Ｑ１が“１”であると、クリアされて“Ｏ′となり
、又出力端子Ｑ１が０”で且つトリガ端子ＡＩも“０”
であると、立上りエツジ検出信号の立上りエツジでトリ
ガされて、所定期間“１”の信号を出力する。

従って、第１のモノマルチバイブレータ１の出力端子Ｑ
ｌが所定期間“１”となると、その立下りにより第２の
モノマルチバイブレータ２がトリガされて出力端子Ｑ２
が“１”となり、所定期間後の立下りで第１のモノマル
チバイブレータ１がトリガされるので、２個のモノマル
チバイブレータ１，２により、ＮＲＺ符号受信データの
クロック信号の２倍の周波数の信号を出力することがで
きる。

第２図は動作説明図であり、（ａｌは立上りエツジ検出
信号、（ｂｌは第１のモノマルチバイブレータ１のトリ
ガ端子Ａ１への入力信号、（Ｃ）は第１のモノマルチバ
イブレータ１の出力端子Ｑ１からの出力信号、（ｄ）は
第２のモノマルチバイブレータ２のトリガ端子Ａ２への
入力信号、（ｅ）は第２のモノマルチバイブレータ２の
出力端子Ｑ２からの出力信号を示す。又Ｔ、は第１のモ
ノマルチバイブレータ１のトリガ出力期間、Ｔ２は第２
のモノマルチバイブレータ２のトリガ出力期間、Ｔｏは
ＮＲＺ符号受信データのクロック信号の周期を示す。

電源投入時は、第１．第２のモノマルチバイブレータ１
，２の出力端子Ｑｌ、Ｑ２からの出力信号は“Ｏｎであ
り、従って、分周器３の出力のクロック信号も“Ｏ”或
いは“ｌ”の連続となっている。ＣＭＩ符号受信データ
の到来により、立上りエツジ検出回路４によりその立上
りエツジが検出され、（ａｌに示すように、＋１０１１
の立上りエツジ検出信号が第１のモノマルチバイブレー
タ１のクリア端子ＣＬに加えられると、トリガ端子Ａ１
の入力信号は“０”であるから、立上りエツジ検出信号
の立上りで第１のモノマルチバイブレータ１はトリガさ
れ、出力端子Ｑ１から、（ｄ）に示すように、“Ｉ”の
信号がＴ１の期間出力される。

この出力信号は、そのまま第２のモノマルチバイブレー
タ２のトリガ端子Ａ２への入力信号となり、その立下り
により第２のモノマルチバイブレータ２はトリガされ、
ｔｅｌに示すように、出力端子Ｑ２から“１”の信号が
Ｔ２の期間出力され、その出力信号は、そのまま第１の
モノマルチバイブレータ１のトリガ端子Ａ１への入力信
号となるから、第１．第２のモノマルチバイブレータ１
，２により、Ｔ、＋’ｒｚ＝’ｒの周期の信号を出力す
ることができ、クリア端子ＣＬに立上りエツジ検出信号
が加えられなければ、この周期Ｔで自走することになる
。又’ｒ、＝’ｒｚとすることにより、デユーティ５０
％の信号が出力される。

最初の立上りエツジ検出信号から、ＮＲＺ符号受信デー
タのクロック信号の周期Ｔｏ後に、立上りエツジ検出信
号が（ａｉの点線で示すように得られると、第１のモノ
マルチバイブレータ１の出力端子Ｑ１は“１”であるが
、“０″の立上りエツジ検出信号によって“０”となり
、その立下りで第２のモノマルチバイブレータ２がトリ
ガされるから、周期Ｔで自走状態となっていても、立上
りエツジ検出信号に同期化される。

従って、第１．第２のモノマルチバイブレータ１．２に
より、ＮＲＺ符号の受信データのクロック信号の２倍の
周波数の信号を出力し、且つＣＭＩ符号受信データの立
上りエツジ検出信号に強制的に位相同期させることがで
きる。この場合、自走の周期Ｔを、ＮＲＺ符号受信デー
タのクロック信号の周ＭＴｏの１／２よりも少し短くす
ることが好適である。

第３図は動作説明図であり、（ａ）は立上りエツジ検出
信号、ｆｂｌは第１のモノマルチバイブレータ１の出力
端子Ｑ１の出力信号、（Ｃ）は第２のモノマルチハイブ
レーク２の出力端子Ｑ２の出力信号、（ｄ）、（ｅ）は
分周器４の出力信号を示す。通常のＣＭＩ符号受信デー
タの場合は、ＮＲＺ符号受信データのクロック信号の周
期Ｔ。或いはその整数倍の周期で、立上りエツジ検出信
号が■、■で示すように得られるものであり、それによ
って、第１のモノマルチバイブレータ１の出力信号は、
立上りエツジ検出信号に位相同期化される。

又“０”のバイオレーションの境界識別子Ｂが受信され
た時の立上りエツジ検出信号は、クロック信号の周期Ｔ
ｏのほぼ中央の■で示す位相で得られることになる。こ
の位相は、■、■で示す位相の立上りエツジ検出信号に
対して１８０’の位相差となるが、第１のモノマルチバ
イブレータ１の出力信号の立上りとほぼ同一位相となる
から、通常のＣＭＩ符号受信データの立上りエツジ検出
信号による場合と同様に作用することになる。

又第１のモノマルチバイブレータ１の出力端子Ｑ１の出
力信号を分周器３で１／２に分周すると、初期位相に従
って（ｄ）、　ｆｅ）に示す何れかのクロック信号が出
力される。最初は何れか一方のクロック信号を用いてＣ
ＭＩ符号受信データからＮＲＺ符号受信データへの変換
及びデータ処理を行うことになるが、位相が正しくない
場合は、誤りが多くなるから、それを検出して、他の位
相のクロック信号に切換えることになる。このような切
換制御は、既に知られた手段によって行うことができる
。

〔発明の効果〕

以上説明したように、本発明は、第１．第２のモノマル
チバイブレータ１．２により、ＮＲＺ符号受信データの
クロック信号の２倍の周波数の信号を発生させ、且つＣ
ＭＩ符号受イδデータの立上りエツジに位相同期化させ
るものであり、従って、境界識別子Ｂ等の“０”のバイ
オレーションビットによるＣＭＩ符号受信データの立上
りエツジ検出信号の位相が１８０°ずれていても、モノ
マルチバイブレータ１．２による位相同期関係はずれな
いことになり、その信号を１／２に分周したクロック信
号の位相もずれないことになる。このように、クロック
信号の位相ずれが生じないから、複数チャネルの通信デ
ータがなく、“０″のバイオレーションビットの境界識
別子Ｂが連続した場合でも、ＣＭＩ符号受信データから
ＮＲＺ符号受信データへの誤変換を生じることがない利
点がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図及び第３
図は動作説明図、第４図は従来例のブロック図、第５図
は動作説明図、第６図は通信システム説明図、第７図は
スイッチングエレメントの要部ブロック図、第８図はフ
レームフォーマット説明図、第９図は抽出クロック信号
の位相ずれ説明図である。１．２はモノマルチバイブレータ、ＣＬはクリア端子、
Ａ１．Ａ２はトリガ端子、Ｑｌ、Ｑ２はと出力端子、３
は分周器、４は立上りエツジ検出回路、５は変換回路で
ある。

Claims

【特許請求の範囲】 “０”のバイオレーションビットを含むＣＭＩ符号を用
いてデータを送受信し、受信データの立上りエッジに同
期したクロック信号を抽出するクロック抽出回路に於い
て、前記受信データの立上りエッジ検出信号をクリア端子（
ＣＬ）に加え、且つ前記クロック信号の周期のほぼ１／
４の周期の出力期間を有する第１のモノマルチバイブレ
ータ（１）と、該第１のモノマルチバイブレータ（１）の出力端子（Ｑ
１）にトリガ端子（Ａ２）を接続し、該第１のモノマル
チバイブレータ（１）のトリガ端子（Ａ１）に出力端子
（Ｑ２）を接続し、且つ該第１のモノマルチバイブレー
タ（１）と同一の出力期間を有する第２のモノマルチバ
イブレータ（２）と、前記第１のモノマルチバイブレータ（１）の出力端子（
Ｑ１）の出力信号を１／２に分周してクロック信号とす
る分周器（３）とを備えたことを特徴とするクロック抽出回路。