JPS5862950A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPS5862950A JPS5862950A JP56161638A JP16163881A JPS5862950A JP S5862950 A JPS5862950 A JP S5862950A JP 56161638 A JP56161638 A JP 56161638A JP 16163881 A JP16163881 A JP 16163881A JP S5862950 A JPS5862950 A JP S5862950A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- timing
- control signal
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は送信タイミングと前記送信タイミングに同期し
た送信データとテスト信号等の制御信号を多重伝送する
データ伝送方式において、送信データの変化点以外O期
間に送信タイミングと制御信号をコード化して多重する
ことによシ伝送帯域を低減させることを目的とする。
た送信データとテスト信号等の制御信号を多重伝送する
データ伝送方式において、送信データの変化点以外O期
間に送信タイミングと制御信号をコード化して多重する
ことによシ伝送帯域を低減させることを目的とする。
送信タイミングと送信データ、並びにテスト信号等の制
御信号を多重伝送する場合、送信タイミングと送信デー
タと制御信号をそれぞれ時分割多重する方式が用いられ
ている。第1図に羊の構成を示して説明する。図中10
は送信部で、送信クロックC−,サンプリング信号S、
フレーム信号Fをそれぞれ発生する送信タイミング作成
器11と。
御信号を多重伝送する場合、送信タイミングと送信デー
タと制御信号をそれぞれ時分割多重する方式が用いられ
ている。第1図に羊の構成を示して説明する。図中10
は送信部で、送信クロックC−,サンプリング信号S、
フレーム信号Fをそれぞれ発生する送信タイミング作成
器11と。
送信タイミングST、送信データSD、制御信号Rを入
力し時分割多重して伝送データDとする並列・直列変換
器12よりなる。2oは伝送部で同軸ケーブルまたは光
フアイバケーブルを用いる場合には送信部1oの出力端
に電気・光信号変換器(Elo)21が、受信部30の
入力端に光・電気信号変換器(0/E)22がそれぞれ
必要となる。
力し時分割多重して伝送データDとする並列・直列変換
器12よりなる。2oは伝送部で同軸ケーブルまたは光
フアイバケーブルを用いる場合には送信部1oの出力端
に電気・光信号変換器(Elo)21が、受信部30の
入力端に光・電気信号変換器(0/E)22がそれぞれ
必要となる。
前記受信部30は、伝送データDを入力してビット同期
情報C′を抽出した後フレーム同期をとり、ホールドパ
ルスHを発生する受信タイミング作成器31と、伝送デ
ータDを入力して受信タイミングRT、受信データRD
、制御信号R′を多重化′分離する直列・並列変換器3
2よりなる。制御信号Rは灯ち合せ信号として連絡回線
に接続される。
情報C′を抽出した後フレーム同期をとり、ホールドパ
ルスHを発生する受信タイミング作成器31と、伝送デ
ータDを入力して受信タイミングRT、受信データRD
、制御信号R′を多重化′分離する直列・並列変換器3
2よりなる。制御信号Rは灯ち合せ信号として連絡回線
に接続される。
次に第1図、第2図、第3図、第4図を用いて動作を説
明する。並列・直列変換器12に第2図に示す送信タイ
ミングSTと送信データSDと制御信号Rが、入力され
ると、サンプリング信号Sによって非同期サンプリング
され、サンプリングパルスSの立ち上りのタイミングに
おいてx (!−11! 2 、 ! a )点で示す
様にフレームパルスF、送信タイミングST、送信デ〜
り’so、制御信号Hの状態を保持させておき、送信ク
ロックCのタイミングで順次直列信号に変換され伝送デ
ータDとして伝送部2oを介して受信部30に送られる
。受作成器31に入力され、第3図に示す受信フロッピ
C二を抽出してフレームタイミングパルスHを基準にし
そ受信クロックC′のタイミングでホールドパルスH1
,H2,H3が作られる。ホール、ドパ尤スH1は送信
タイミングSTの、H2は送信デーll5Dの゛、H3
は制御信号Hの、それぞれホールドパルスであり、それ
ぞれのタイミングにおける伝送データDの状態を保持し
ておき、最終的にフレームタイミングパルスHによって
保持され、それぞれ受信タイミングRT、受信データR
D、制御信号R′として多重化分離される。
明する。並列・直列変換器12に第2図に示す送信タイ
ミングSTと送信データSDと制御信号Rが、入力され
ると、サンプリング信号Sによって非同期サンプリング
され、サンプリングパルスSの立ち上りのタイミングに
おいてx (!−11! 2 、 ! a )点で示す
様にフレームパルスF、送信タイミングST、送信デ〜
り’so、制御信号Hの状態を保持させておき、送信ク
ロックCのタイミングで順次直列信号に変換され伝送デ
ータDとして伝送部2oを介して受信部30に送られる
。受作成器31に入力され、第3図に示す受信フロッピ
C二を抽出してフレームタイミングパルスHを基準にし
そ受信クロックC′のタイミングでホールドパルスH1
,H2,H3が作られる。ホール、ドパ尤スH1は送信
タイミングSTの、H2は送信デーll5Dの゛、H3
は制御信号Hの、それぞれホールドパルスであり、それ
ぞれのタイミングにおける伝送データDの状態を保持し
ておき、最終的にフレームタイミングパルスHによって
保持され、それぞれ受信タイミングRT、受信データR
D、制御信号R′として多重化分離される。
ここで、1フレームを構成するピット数Nは第4図に示
す様にN=4である。サンプリング信号Sの周波数を8
fとすると送信クロックCの周波数は4・Sfとなる。
す様にN=4である。サンプリング信号Sの周波数を8
fとすると送信クロックCの周波数は4・Sfとなる。
送マ匣データSDの伝送速度をTとし、サンプリングに
よる歪み重量5を10%と仮定した場合、サンプリング
信号Sの周波数Sfは10・Tとなシ、送信クロックC
の周波数CIは40−Tとなる。いま送信データ8Dの
伝送速度Tを100にビット/秒とすると、送信クロッ
クCの周波数は40 # T : 4MHl!となるの
で伝送データDは4Mビット/秒となる。したがって送
信データSDの伝送速度を高くした場合、伝送路2oの
伝送帯域が高くなる欠点を有し、送信部1oおよび受信
部3oの回路に高速化が要求され、コストアップの要因
となっている。1、 本発明は上記従来の欠点を除去するものである。
よる歪み重量5を10%と仮定した場合、サンプリング
信号Sの周波数Sfは10・Tとなシ、送信クロックC
の周波数CIは40−Tとなる。いま送信データ8Dの
伝送速度Tを100にビット/秒とすると、送信クロッ
クCの周波数は40 # T : 4MHl!となるの
で伝送データDは4Mビット/秒となる。したがって送
信データSDの伝送速度を高くした場合、伝送路2oの
伝送帯域が高くなる欠点を有し、送信部1oおよび受信
部3oの回路に高速化が要求され、コストアップの要因
となっている。1、 本発明は上記従来の欠点を除去するものである。
以下その一実施例を第6図〜第12図を用いて説明する
り 本発明は一例を第6図に示す様に、送信タイミングST
と送信データSDと制御信号Rを入力して送信データS
Dを送信クロックCによって非同期サンプリングした後
、送信タイミングSTの変化点を検出して制御信号Hの
状態をコード化し、このコード化した状態で送信データ
SDの変化点以外の期間に挿入して伝送データDとする
符号化多重ブロック13でなる送信部1o、同軸ケーブ
ルまたは光フアイバケーブルで構成される伝送部20、
伝送部20を介して送信部10と接続され、伝送データ
Dを入力し、受信クロックC′を抽出するビット同期ブ
ロック33と、伝送データDを ゛入力してその変
化点を検出して受信タイミングRTを再生した後受信デ
ータRDを再生する復号ブロック34と、伝送データD
と受信クロックC′と受信タイミングRT’を入力して
制御信号R′を再生するコード識別ブロック36よりな
る受信部3oによって構成さ五る。
り 本発明は一例を第6図に示す様に、送信タイミングST
と送信データSDと制御信号Rを入力して送信データS
Dを送信クロックCによって非同期サンプリングした後
、送信タイミングSTの変化点を検出して制御信号Hの
状態をコード化し、このコード化した状態で送信データ
SDの変化点以外の期間に挿入して伝送データDとする
符号化多重ブロック13でなる送信部1o、同軸ケーブ
ルまたは光フアイバケーブルで構成される伝送部20、
伝送部20を介して送信部10と接続され、伝送データ
Dを入力し、受信クロックC′を抽出するビット同期ブ
ロック33と、伝送データDを ゛入力してその変
化点を検出して受信タイミングRTを再生した後受信デ
ータRDを再生する復号ブロック34と、伝送データD
と受信クロックC′と受信タイミングRT’を入力して
制御信号R′を再生するコード識別ブロック36よりな
る受信部3oによって構成さ五る。
次に、本発明の具体例を図面を用いて説明する。
送信部1oの符号化多重ブロック13は第6図に示す回
路で構成することができる。その構成および動作を第7
図をさらに用いて説明する。送信タイミングSTと送信
データSDをそれぞれシフトレジスタ素子131,13
2に入力すると、送信クロックCの立ち上りのタイミン
グで非同期サンプリングされ、送信クロックCの周期で
順次シフトされ、送信タイミングSTにおいてはST1
。
路で構成することができる。その構成および動作を第7
図をさらに用いて説明する。送信タイミングSTと送信
データSDをそれぞれシフトレジスタ素子131,13
2に入力すると、送信クロックCの立ち上りのタイミン
グで非同期サンプリングされ、送信クロックCの周期で
順次シフトされ、送信タイミングSTにおいてはST1
。
ST2.ST3.ST4がそれぞれ得られ、送信データ
SDにおいてはSDl、SD4が得られる。送信タイミ
ングST、とST2、送信タイミングST3とST4を
それぞれ排他的論理和素子133 、134に入力する
と、・送信タイミングの変化点情報St1゜St2 と
して得られる。変化点情報Sを2 と制御信号Rを論理
積素子136に入力すると、制御信号状が論理1の時に
制御信号情報St3 として得られる。変化点情報St
、と制御信号情報St3を論理和素子136に入力する
と多重情報st4が得られる。一方、送信データSD、
とSD4 を排他的論理和素子137に入力しかつその
出力を反転させると、送信データの変化点情報Sdが得
られる。上記多重情報S會t と送−信データの変化点
情報adを論理積素子138に入力すると、送信データ
の変化点情報Sdが論理0以外の期間に多重情報St4
が挿入されたデータdが得られる。
SDにおいてはSDl、SD4が得られる。送信タイミ
ングST、とST2、送信タイミングST3とST4を
それぞれ排他的論理和素子133 、134に入力する
と、・送信タイミングの変化点情報St1゜St2 と
して得られる。変化点情報Sを2 と制御信号Rを論理
積素子136に入力すると、制御信号状が論理1の時に
制御信号情報St3 として得られる。変化点情報St
、と制御信号情報St3を論理和素子136に入力する
と多重情報st4が得られる。一方、送信データSD、
とSD4 を排他的論理和素子137に入力しかつその
出力を反転させると、送信データの変化点情報Sdが得
られる。上記多重情報S會t と送−信データの変化点
情報adを論理積素子138に入力すると、送信データ
の変化点情報Sdが論理0以外の期間に多重情報St4
が挿入されたデータdが得られる。
送信データSD1 とデータdをそれぞれ論理和素子1
39と否定論理積素子14−oに入力し、それぞiの出
力d4.d2を論理積素子141に入力すると、送信デ
ータSDの変化点以外の期間に送信タイミングSTの変
化点情報と制御信号情報が挿入された伝送データDが得
られる。
39と否定論理積素子14−oに入力し、それぞiの出
力d4.d2を論理積素子141に入力すると、送信デ
ータSDの変化点以外の期間に送信タイミングSTの変
化点情報と制御信号情報が挿入された伝送データDが得
られる。
次に、受信部30について述べる。ビット同期ブロック
33は、第8図に示す様に伝送デ′−タDを入力として
、送信クロックCKはぼ等しい周波数の受信クロックC
′を抽出する。復号ブロック34は第9図に示す様な回
路で構成される。その・構成および動作をさらに第10
図を用いて説明する。伝送データDを入力して論理積素
子341によって一定時間遅延させた伝送データd3と
伝送データDを排他的論理和素子342に入力すると、
第10図に示す様に伝送データDの変化点パルスd4.
を得ることができる。変化点パルスd4をモノステーブ
ル・マルチバイプレ―り343に入力すると先頭のパル
スの立ち上りから一定時間動作してd6が得られる。送
信クロックCの周期をTとすると、モノステープル・マ
ルチバイブレータ343の動作時間T?は3T≦T′≦
4Tに設定しておく。′モノステーブル□・マルチノー
イブレータ343の出力d6”を立ち下りで動作する分
周器344に入力すると受信タイピングRTが得られる
。また、伝送データDと受信タイミングRTをホールド
素子346に入力すると受信タイミングの立ち上シのタ
イミングで伝送データが保持され受信データRDが得ら
れる。また、出力d6は立ち上りで動作する分周器34
6に入力され受信タイミングRT’が得られる。
33は、第8図に示す様に伝送デ′−タDを入力として
、送信クロックCKはぼ等しい周波数の受信クロックC
′を抽出する。復号ブロック34は第9図に示す様な回
路で構成される。その・構成および動作をさらに第10
図を用いて説明する。伝送データDを入力して論理積素
子341によって一定時間遅延させた伝送データd3と
伝送データDを排他的論理和素子342に入力すると、
第10図に示す様に伝送データDの変化点パルスd4.
を得ることができる。変化点パルスd4をモノステーブ
ル・マルチバイプレ―り343に入力すると先頭のパル
スの立ち上りから一定時間動作してd6が得られる。送
信クロックCの周期をTとすると、モノステープル・マ
ルチバイブレータ343の動作時間T?は3T≦T′≦
4Tに設定しておく。′モノステーブル□・マルチノー
イブレータ343の出力d6”を立ち下りで動作する分
周器344に入力すると受信タイピングRTが得られる
。また、伝送データDと受信タイミングRTをホールド
素子346に入力すると受信タイミングの立ち上シのタ
イミングで伝送データが保持され受信データRDが得ら
れる。また、出力d6は立ち上りで動作する分周器34
6に入力され受信タイミングRT’が得られる。
まだコード識別ブロック$36は第j1図の回路で構成
することができる。その構成および動作をさらに第12
図を用いて説明する。受信ターイ、ミングRT’と受信
クロックC′をシフトレジスタ素子361に入力すると
、受信クロックC′の立ち上りのタイミングで受信タイ
ミンRT とRT4 が得られる。受信タイミングR
T3 とRT4 を排他的論理和素子363に入力し、
その出カッ受信タイミンダRT4 を論理積素子364
に入力すると、受信タイミングRT’の立ち下りのタイ
ミングにおける制御信号情報検出パルスRtが得られる
。一方、伝送データpと受信クロックC′をホールド素
子366に入力すると、受信クロックC′の立パ化スR
t と伝送データD−1制御信号情報検出パルスRtと
伝送データD′の反転信号をそれぞれ論理積素子356
.357に入力すると、その各出力よシ制御信号情報一
致パルスr およびr2が得られ、それぞれを論理和素
子368に入力すると制御信号情報一致パルスT3が得
られる。制御信号情報一致パルスr−sをフリダブ・フ
ロップ素子369のセット一端子Sに入力すると制御信
号情報一致パルスr3が論理1の時フリップ・フロップ
素子359の出力端子Qが論理1に保持され。
することができる。その構成および動作をさらに第12
図を用いて説明する。受信ターイ、ミングRT’と受信
クロックC′をシフトレジスタ素子361に入力すると
、受信クロックC′の立ち上りのタイミングで受信タイ
ミンRT とRT4 が得られる。受信タイミングR
T3 とRT4 を排他的論理和素子363に入力し、
その出カッ受信タイミンダRT4 を論理積素子364
に入力すると、受信タイミングRT’の立ち下りのタイ
ミングにおける制御信号情報検出パルスRtが得られる
。一方、伝送データpと受信クロックC′をホールド素
子366に入力すると、受信クロックC′の立パ化スR
t と伝送データD−1制御信号情報検出パルスRtと
伝送データD′の反転信号をそれぞれ論理積素子356
.357に入力すると、その各出力よシ制御信号情報一
致パルスr およびr2が得られ、それぞれを論理和素
子368に入力すると制御信号情報一致パルスT3が得
られる。制御信号情報一致パルスr−sをフリダブ・フ
ロップ素子369のセット一端子Sに入力すると制御信
号情報一致パルスr3が論理1の時フリップ・フロップ
素子359の出力端子Qが論理1に保持され。
制御信号R′が再生される。制御信号R’が再生される
。制御信号情報一致パルスr3は制御信号Rが論理10
期間には送信タイミングSTの1周期間中に必ず1個は
得られる。すなわち、制御信号Rが論理0の連続の場合
には制御信号情報検出パルスRtが3個連続する期間に
制御信号情報一致パルスr3が得られないことになる。
。制御信号情報一致パルスr3は制御信号Rが論理10
期間には送信タイミングSTの1周期間中に必ず1個は
得られる。すなわち、制御信号Rが論理0の連続の場合
には制御信号情報検出パルスRtが3個連続する期間に
制御信号情報一致パルスr3が得られないことになる。
したがって、制御信号情報検出パルスRt をカウンタ
360に入力し、カウント数を3以上に設定するとと(
【って、フリップ・フローツブ素子369をリセットし
、制御信号情報一致パルスr3によってカウンタ360
をリセットすればよい。
360に入力し、カウント数を3以上に設定するとと(
【って、フリップ・フローツブ素子369をリセットし
、制御信号情報一致パルスr3によってカウンタ360
をリセットすればよい。
本構成においていま、送信デ〜りSDの伝送速度をTと
し、サンプリングによる歪み率tjを10チと仮定した
場合、送信クロックCの周波数Cfは1o−Tとなる。
し、サンプリングによる歪み率tjを10チと仮定した
場合、送信クロックCの周波数Cfは1o−Tとなる。
送信データSDの伝送速度TをFooxビット/秒 と
すると、送信クロックCの周波数は10・T := I
MHzとなシ、伝送データDも1Mビット/秒となる
。
すると、送信クロックCの周波数は10・T := I
MHzとなシ、伝送データDも1Mビット/秒となる
。
以上説明したように本発明によれば、従来のフレーム多
重化方式に比べて、伝送帯域を4分の1以下に低減する
ことが可能となり、コストダウンを図ることができる。
重化方式に比べて、伝送帯域を4分の1以下に低減する
ことが可能となり、コストダウンを図ることができる。
第1図は従来の構成例を示すブロック図、第2図、第3
図、第4図はそれぞれ従来の方式におけるタイムチャー
ト、第5図は本発明の一実施例におけるデータ伝送方式
を実現する装。置の構成を示すブロック図、第6図は第
6図における送信部多重化ブロックの構成例を示す図、
第7図は第6図におけるタイムチャート、第8図は受信
部ビット同期ブロックのタイムチャート、第9図は多重
化分離ブロックの構成例を示す図、第10図は第9図、
におけるタイムチャート、第11図はコード識別ブロッ
クの構成例を示す図、第12図は第11図におけるタイ
ムチャートを示すものである。 10・・・・・・送信部、2o・・・・・・伝送部、3
0・・・、・・受信部、13 、、、、、、符号化多重
ブロック、33jjll1m+ビット同期ブロック、
34 、、、、、、復号ブロック、35 、、、、、、
コード識別ブロック。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名1′
1 笥1図 12図 Cら 司 ′!: ド 第3図 第4図 第5図 第6図 [′87図 Tq D “−
図、第4図はそれぞれ従来の方式におけるタイムチャー
ト、第5図は本発明の一実施例におけるデータ伝送方式
を実現する装。置の構成を示すブロック図、第6図は第
6図における送信部多重化ブロックの構成例を示す図、
第7図は第6図におけるタイムチャート、第8図は受信
部ビット同期ブロックのタイムチャート、第9図は多重
化分離ブロックの構成例を示す図、第10図は第9図、
におけるタイムチャート、第11図はコード識別ブロッ
クの構成例を示す図、第12図は第11図におけるタイ
ムチャートを示すものである。 10・・・・・・送信部、2o・・・・・・伝送部、3
0・・・、・・受信部、13 、、、、、、符号化多重
ブロック、33jjll1m+ビット同期ブロック、
34 、、、、、、復号ブロック、35 、、、、、、
コード識別ブロック。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名1′
1 笥1図 12図 Cら 司 ′!: ド 第3図 第4図 第5図 第6図 [′87図 Tq D “−
Claims (1)
- 【特許請求の範囲】 内部に送信クロック発生回路を備え送信タイミングと前
記送信タイミングに同期した送信データを入力して送信
クロックでサンプリングした後、送信タイミングの変化
点において連絡信号等の制御信号をパルスコード化して
送信データの変化点以外の期間に挿入して伝送データと
する多重ブロックよシなる送信部と、伝送部を介して送
信部と接続され、伝送データを入力して受信クロックを
抽出するビット同期ブロック、伝送データと受信クロッ
クと受信タイミングを入力してコード情報を識別して制
御信号を再生するコード識別ブロック、伝送データを入
力して変化点を検出して受信タイミングを再生した後受
信データを再生する多重化分離ブロックよりなる受信部
とより構成され。 送信データに送信タイミングと制御信号をコード化して
多重することにより伝送帯域を低減させる2゜ ことを特徴とするデータ伝送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56161638A JPS5862950A (ja) | 1981-10-09 | 1981-10-09 | データ伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56161638A JPS5862950A (ja) | 1981-10-09 | 1981-10-09 | データ伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5862950A true JPS5862950A (ja) | 1983-04-14 |
JPH0218620B2 JPH0218620B2 (ja) | 1990-04-26 |
Family
ID=15738987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56161638A Granted JPS5862950A (ja) | 1981-10-09 | 1981-10-09 | データ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5862950A (ja) |
-
1981
- 1981-10-09 JP JP56161638A patent/JPS5862950A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0218620B2 (ja) | 1990-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07105818B2 (ja) | 並列伝送方式 | |
US4771440A (en) | Data modulation interface | |
US4860286A (en) | Encoding method in transmission of plurality of oversampled data channels, and apparatus for carrying out the method | |
GB1489177A (en) | Digital data signalling systems and apparatus therefor | |
KR860003717A (ko) | 암호 디지탈 신호 송수신 방법 및 장치 | |
US4675545A (en) | Wave shaping apparatus for eliminating pulse width distortion | |
EP0326614B1 (en) | Synchronous signal decoder | |
JPS5862950A (ja) | データ伝送装置 | |
JPH027229B2 (ja) | ||
EP0219016A2 (en) | Digital transmission system with signal rate conversion | |
JP2573766B2 (ja) | 映像信号送受信装置 | |
JP2767107B2 (ja) | フレームフォーマット変換方法 | |
JP2826162B2 (ja) | 信号符号化方式および信号変換装置 | |
JP2894705B2 (ja) | 同期信号多重伝送方式 | |
JPH02206243A (ja) | 時分割多重伝送方式 | |
JPH0723483A (ja) | 同期信号伝送装置 | |
JPH0123016B2 (ja) | ||
SU1487087A1 (ru) | Устройство для передачи информации | |
KR0138934B1 (ko) | 위성통신 시스템 단말지구국의 역다중화 장치 | |
SU1223385A1 (ru) | Система св зи с многоосновным кодированием | |
JP2707990B2 (ja) | ディジタル信号伝送方法及びそれに用いる送信装置と受信装置 | |
JPS63151131A (ja) | 時分割多重伝送方式 | |
JPH0347792B2 (ja) | ||
JPH02206242A (ja) | 時分割多重伝送方式 | |
JPH05130046A (ja) | 光バス伝送方式及びそれを実施する送信側エンコーダと受信側デコーダ |