JPH0218620B2 - - Google Patents

Info

Publication number
JPH0218620B2
JPH0218620B2 JP56161638A JP16163881A JPH0218620B2 JP H0218620 B2 JPH0218620 B2 JP H0218620B2 JP 56161638 A JP56161638 A JP 56161638A JP 16163881 A JP16163881 A JP 16163881A JP H0218620 B2 JPH0218620 B2 JP H0218620B2
Authority
JP
Japan
Prior art keywords
transmission
timing
pulse
data
transmission data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56161638A
Other languages
English (en)
Other versions
JPS5862950A (ja
Inventor
Yasuhito Ookawa
Tsutomu Asabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56161638A priority Critical patent/JPS5862950A/ja
Publication of JPS5862950A publication Critical patent/JPS5862950A/ja
Publication of JPH0218620B2 publication Critical patent/JPH0218620B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/22Arrangements affording multiple use of the transmission path using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は送信タイミングと前記送信タイミング
に同期した送信データとテスト信号等の制御信号
を多重伝送するデータ伝送方式において、送信デ
ータの変化点以外の期間に送信タイミングと制御
信号をコード化して多重することにより伝送帯域
を低減させることを目的とする。
送信タイミングと送信データ、並びにテスト信
号等の制御信号を多重伝送する場合、送信タイミ
ングと送信データと制御信号をそれぞれ時分割多
重する方式が用いられている。第1図にその構成
を示して説明する。図中10は送信部で、送信ク
ロツクC、サンプリング信号S、フレーム信号F
をそれぞれ発生する送信タイミング作成器11
と、送信タイミングST、送信データSD、制御信
号Rを入力し時分割多重して伝送データDとする
並列・直列変換器12よりなる。20は伝送部で
同軸ケーブルまたは光フアイバケーブルで構成さ
れており、光フアイバを用いる場合には送信部1
0の出力端に電気・光信号変換器(E/O)21
が、受信部30の入力端に光・電気信号変換器
(O/E)22がそれぞれ必要となる。前記受信
部30は、伝送データDを入力してビツト同期情
報C′を抽出した後フレーム同期をとり、ホールド
パルスHを発生する受信タイミング作成器31
と、伝送データDを入力して受信タイミング
RT、受信データRD、制御信号R′を多重化分離
する直列・並列変換器32よりなる。制御信号R
は打ち合せ信号として連絡回線に接続される。
次に第1図、第2図、第3図、第4図を用いて
動作を説明する。並列・直列変換器12に第2図
に示す送信タイミングSTと送信データSDと制御
信号Rが入力されると、サンプリング信号Sによ
つて非同期サンプリングされ、サンプリングパル
スSの立ち上りのタイミングにおいてx(x1,x2
x3)点で示す様にフレームパルスF、送信タイミ
ングST、送信データSD、制御信号Rの状態を保
持させておき、送信クロツクCのタイミングで順
次直列信号に変換され伝送データDとして伝送部
20を介して受信部30に送られる。受信部30
において伝送データDは受信タイミング作成器3
1に入力され、第3図に示す受信クロツクC′を抽
出してフレームタイミングパルスHを基準にして
受信クロツクC′のタイミングでホールドパルス
H1,H2,H3が作られる。ホールドパルスH1
送信タイミングSTの、H2は送信データSDの、
H3は制御信号Rのそれぞれホールドパルスであ
り、それぞれのタイミングにおける伝送データD
の状態を保持しておき、最終的にフレームタイミ
ングパルスHによつて保持され、それぞれ受信タ
イミングRT、受信データRD、制御信号R′とし
て多重化分離される。
ここで、1フレームを構成するビツト数Nは第
4図に示す様にN=4である。サンプリング信号
Sの周波数をSとすると送信クロツクCの周波
数は4・Sとなる。送信データSDの伝送速度を
Tとし、サンプリングによる歪み率tjを10%と仮
定した場合、サンプリング信号Sの周波数Sは
10・Tとなり、送信クロツクCの周波数Cは
40・Tとなる。いま送信データSDの伝送速度T
を100Kビツト/秒とすると、送信クロツクCの
周波数は40・T=4MHzとなるので伝送データD
は4Mビツト/秒となる。したがつて送信データ
SDの伝送速度を高くした場合、伝送路20の伝
送帯域が高くなる欠点を有し、送信部10および
受信部30の回路に高速化が要求され、コストア
ツプの要因となつている。
本発明は上記従来の欠点を除去するものであ
る。以下その一実施例を第5図〜第12図を用い
て説明する。
本発明は一例を第5図に示す様に、送信タイミ
ングSTと送信データSDと制御信号Rを入力して
送信データSDの変化点以外の期間に送信タイミ
ングSTの変化点情報と制御信号Rの情報をパル
スコードにして送信データSDと逆の論理で挿入
して伝送データDとする符号化多重ブロツク13
でなる送信部10、同軸ケーブルまたは光フアイ
バケーブルで構成される伝送部20、伝送部20
を介して送信部10と接続され、伝送データDを
入力し、伝送データDに位相同期した受信クロツ
クC′を抽出するビツト同期ブロツク33と、伝送
データDを入力してその変化点を検出して受信タ
イミングRTおよびRT′を再生した後、受信タイ
ミングRTによつて受信データRDを再生する復
号ブロツク34と、伝送データDと受信クロツク
C′と受信タイミングRT′を入力して伝送データD
に符号化多重された制御信号情報を識別して制御
信号R′を再生するコード識別ブロツク35より
なる受信部30によつて構成される。
次に、本発明の具体例を図面を用いて説明す
る。送信部10の符号化多重ブロツク13は第6
図に示す回路で構成することができる。その構成
および動作を第7図をさらに用いて説明する。送
信タイミングSTと送信データSDをそれぞれシフ
トレジスタ素子131,132に入力すると、送
信クロツクCの立ち上りのタイミングで非同期サ
ンプリングされ、送信クロツクCの周期で順次シ
フトされ、送信タイミングSTにおいてはST1
ST2,ST3,ST4がそれぞれ得られ、送信データ
SDにおいてはSD1,SD4が得られる。送信タイミ
ングST1とST2、送信タイミングST3とST4をそ
れぞれ排他的論理和素子133,134に入力す
ると、送信タイミングSTの変化点情報パルス
St1,St2として得られる。変化点情報パルスSt2
と制御信号Rを論理積素子135に入力すると、
制御信号Rが有信号(論理1)の時に制御信号情
報パルスSt3として得られる。変化点情報パルス
St1と制御信号情報パルスSt3を論理和素子136
に入力すると送信タイミングSTの変化点毎にパ
ルスコードSt4が得られる。一方、送信データ
SD1とSD4を排他的論理和素子137に入力しか
つその出力を反転させると、送信データSDの変
化点情報パルスSdが得られる。上記パルスコー
ドSt1と送信データSDの変化点情報パルスSdを論
理積素子138に入力すると、送信データSDの
変化点情報パルスSdが論理0以外の期間、即ち
送信データSDの変化点以外の期間にパルスコー
ドSt4が挿入されたデータdが得られる。送信デ
ータSD1とデータdをそれぞれ論理和素子139
と否定論理積素子140に入力し、それぞれの出
力d1,d2を論理積素子141に入力すると、デー
タd即ち送信データSDの変化点以外の期間に送
信タイミングSTの変化点情報パルスSt1と制御信
号情報パルスSt3が挿入された伝送データDが得
られる。
次に、受信部30について述べる。ビツト同期
ブロツク33は、第8図に示す様に伝送データD
を入力として、伝送データDに位相同期した送信
クロツクCにほぼ等しい周波数の受信クロツク
C′を抽出する。復号ブロツク34は第9図に示す
様な回路で構成される。その構成および動作をさ
らに第10図を用いて説明する。伝送データDを
入力して論理積素子341によつて一定時間遅延
させた伝送データd3と伝送データDを排他的論理
和素子342に入力すると、第10図に示す様に
伝送データDの変化点微分パルスd4を得ることが
できる。変化点微分パルスd4をモノステーブル・
マルチバイブレータ343に入力すると先頭のパ
ルスの立ち上がりから一定時間動作し、第1の受
信タイミングd5が得られる。変化点情報パルス
St1および制御信号情報パルスSt3のパルス幅をT
とすると、モノステーブル・マルチバイブレータ
343の動作時間T′は3T<T′<4Tに設定してお
く。第1の受信タイミングd5を立ち下がりで動作
する分周器344に入力すると第2の受信タイミ
ング(受信タイミング)RTが得られる。また、
伝送データDと受信タイミングRTをホールド素
子345に入力すると受信タイミングRTの立ち
上りのタイミングで伝送データが保持され受信デ
ータRDが得られる。また、第1の受信タイミン
グd6は立ち上りで動作する分周器346に入力さ
れ受信タイミングRT′が得られる。
またコード識別ブロツク35は第11図の回路
で構成することができる。その構成および動作を
さらに第12図を用いて説明する。第3の受信タ
イミングRT′と受信クロツクC′をシフトレジスタ
素子351に入力すると、受信クロツクC′の立ち
上りのタイミングで受信タイミンRT3とRT4が得
られる。受信タイミングRT3とRT4を排他的論理
和素子353に入力し、その出力と受信タイミン
グRT4を論理積素子354に入力すると、第3の
受信タイミングRT′の立ち下りのタイミングにお
ける制御信号識別パルスRtが得られる。一方、
伝送データDと受信クロツクC′をホールド素子3
55に入力すると、受信クロツクC′の立ち上りの
タイミングで伝送データDがホールドされ、伝送
データD′が得られる。制御信号識別パルスRtと
伝送データD′、制御信号識別パルスRtと伝送デ
ータD′の反転信号をそれぞれ論理積素子356,
357に入力すると、その各出力より制御信号情
報一致パルスr1およびr2が得られ、それぞれを論
理和素子358に入力すると制御信号情報一致パ
ルスr3が得られる。制御信号情報一致パルスr3
フリツプ・フロツプ素子359のセツト端子Sに
入力すると制御信号情報一致パルスr3が論理1の
時のフリツプ・フロツプ素子359の出力端子Q
が論理1に保持され、制御信号R′が再生される。
制御信号情報一致パルスr3は制御信号Rが論理1
の期間には送信タイミングSTの1周期間中に必
ず1個は得られる。すなわち、制御信号Rが論理
0の連続の場合には制御信号識別パルスRtが3
個連続する期間に制御信号情報一致パルスr3が得
られないことになる。したがつて、制御信号識別
パルスRtをカウンタ360に入力して、カウン
ト数を3以上に設定しておき、そそ出力によつて
フリツプ・フロツプ素子359をリセツトする。
また、カウンタ360は制御信号情報一致パルス
r3によつてリセツトするように構成する。
本構成においていま、送信データSDの伝送速
度をTとし、サンプリングによる歪み率tjを10%
と仮定した場合、送信クロツクCの周波数Cは
10・Tとなる。送信データSDの伝送速度Tを
100Kビツト/秒とすると、送信クロツクCの周
波数は10・T=1MHzとなり、伝送データDも1M
ビツト/秒となる。
以上説明したように本発明によれば、従来のフ
レーム多重化方式に比べて、伝送帯域を4分の1
以下に低減することが可能となり、コストダウン
を図ることができる。
【図面の簡単な説明】
第1図は従来の構成例を示すブロツク図、第2
図、第3図、第4図はそれぞれ従来の方式におけ
るタイムチヤート、第5図は本発明の一実施例に
おけるデータ伝送方式を実現する装置の構成を示
すブロツク図、第6図は第5図における送信部多
重化ブロツクの構成例を示す図、第7図は第6図
におけるタイムチヤート、第8図は受信部ビツト
同期ブロツクのタイムチヤート、第9図は多重化
分離ブロツクの構成例を示す図、第10図は第9
図におけるタイムチヤート、第11図はコード識
別ブロツクの構成例を示す図、第12図は第11
図におけるタイムチヤートを示すものである。 10……送信部、20……伝送部、30……受
信部、13……符号化多重ブロツク、33……ビ
ツト同期ブロツク、34……復号ブロツク、35
……コード識別ブロツク。

Claims (1)

    【特許請求の範囲】
  1. 1 内部に送信クロツクを有し、前記送信クロツ
    クによつて外部より入力される送信タイミングと
    前記送信タイミングに同期した送信データと制御
    信号を各々サンプリングしておき、前記送信タイ
    ミングの変化点において前記送信タイミングの変
    化点情報と前記制御信号の有信号情報を前記送信
    クロツクの変化点毎にパルスコードにし、前記パ
    ルスコードを前記送信データの変化点以外の期間
    に前記送信データとは逆の論理で挿入して伝送デ
    ータとする符号化多重ブロツクでなる送信部と、
    伝送路を介して前記送信部と接続され、前記伝送
    データを入力して前記伝送データに位相同期した
    受信クロツクを抽出するビツト同期ブロツクと、
    前記伝送データの変化点に微分パルスを作成して
    おき、前記送信タイミングの変化点周期で得られ
    る前記微分パルスの先頭パルスを基準に所定の時
    間T′(前記パルスコードの1パルス幅をTとする
    とき、3T<T′<4T)で繰り返し動作する第1の
    受信タイミングを作成し、前記第1の受信タイミ
    ングの立ち下がりのタイミング周期で2分周した
    第2の受信タイミングと前記第1の受信タイミン
    グの立ち上がりのタイミング周期で2分周した第
    3の受信タイミングを作成しておき、前記第2の
    受信タイミングを受信タイミングとし、前記受信
    タイミングの立ち上がり位相でもつて前記伝送デ
    ータをサンプリングして受信データを再生する復
    号ブロツクと、前記第3の受信タイミングを前記
    受信クロツクでサンプリングした後に前記受信ク
    ロツク周期で4ビツトシフトさせ、第3番目のシ
    フト信号の論理“0”レベルと第4番目のシフト
    信号の論理“1”レベルの期間に制御信号識別パ
    ルスを作成し、前記制御信号識別パルスを用いて
    前記伝送データに含まれている制御信号パルスを
    検出して制御信号を再生するコード識別ブロツク
    よりなる受信部とにより構成することを特徴とす
    るデータ伝送装置。
JP56161638A 1981-10-09 1981-10-09 データ伝送装置 Granted JPS5862950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56161638A JPS5862950A (ja) 1981-10-09 1981-10-09 データ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56161638A JPS5862950A (ja) 1981-10-09 1981-10-09 データ伝送装置

Publications (2)

Publication Number Publication Date
JPS5862950A JPS5862950A (ja) 1983-04-14
JPH0218620B2 true JPH0218620B2 (ja) 1990-04-26

Family

ID=15738987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56161638A Granted JPS5862950A (ja) 1981-10-09 1981-10-09 データ伝送装置

Country Status (1)

Country Link
JP (1) JPS5862950A (ja)

Also Published As

Publication number Publication date
JPS5862950A (ja) 1983-04-14

Similar Documents

Publication Publication Date Title
US6449315B2 (en) Serial line synchronization method and apparatus
JPS62269443A (ja) 並列伝送方式
EP0053623B1 (en) Data multiplexing apparatus and method, and receiver for use therewith
US4860286A (en) Encoding method in transmission of plurality of oversampled data channels, and apparatus for carrying out the method
EP0542087A2 (en) Method and apparatus for efficient serialized transmission of handshake signal on a digital bus
US4002834A (en) PCM synchronization and multiplexing system
US4584693A (en) QPSK system with one cycle per Baud period
JPH0218620B2 (ja)
US5212688A (en) TDM expansion bus
EP0219016A2 (en) Digital transmission system with signal rate conversion
CN111917504B (zh) 一种传输多路数据的双线同步高速传输系统
SU653757A1 (ru) Многоканальное устройство дл передачи и приема дискретной информации
KR890001847Y1 (ko) 데이터콜렉터 회로
JPS5849058B2 (ja) 装置間デ−タ伝送同期方式
JP2894705B2 (ja) 同期信号多重伝送方式
JPS61206339A (ja) インタフエ−ス速度変換方式
KR20000039227A (ko) 통신신호의 전송속도 변환장치
JPS59228445A (ja) デ−タ伝送方式
JPS60226249A (ja) デ−タ伝送方式
SU1348885A1 (ru) Устройство дл передачи и приема информации
JPS5917749A (ja) デイジタル信号伝送方式
WO1987001006A1 (en) Circuit arrangement to align the pcm groups entering a communication branch point with another
JPS5813055B2 (ja) デ−タとクロックの時分割多重伝送による光デ−タリンク方式
JPS63234454A (ja) 複号化用標本化クロツク再生方式
JPH01309447A (ja) 単線同期式通信方式