JPS60226249A - デ−タ伝送方式 - Google Patents

デ−タ伝送方式

Info

Publication number
JPS60226249A
JPS60226249A JP59082235A JP8223584A JPS60226249A JP S60226249 A JPS60226249 A JP S60226249A JP 59082235 A JP59082235 A JP 59082235A JP 8223584 A JP8223584 A JP 8223584A JP S60226249 A JPS60226249 A JP S60226249A
Authority
JP
Japan
Prior art keywords
station
clock
data
frame
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59082235A
Other languages
English (en)
Other versions
JPH0320181B2 (ja
Inventor
Kazuo Yasue
安江 一男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59082235A priority Critical patent/JPS60226249A/ja
Publication of JPS60226249A publication Critical patent/JPS60226249A/ja
Publication of JPH0320181B2 publication Critical patent/JPH0320181B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/422Synchronisation for ring networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明はループ状データ伝送システムに使用するデータ
伝送方式に関する。
(従来技術) 従来、この種のループ状データ伝送システムに用いられ
る従属同期方式では、各局は特定の局で発生させられる
クロックに同期させてフレームの送受性が行なわれる。
したがって、特定の局がダウンすると、各局がダウンす
る欠点がある。寸だ、独立同期方式においては、他局か
らくるクロックを自局のクロックで同期させてフレーム
の送受信が行なわれる。このため、各データ伝送装置内
を通や抜けるときに、他局と自局との同期ずれを起さな
いようにするため、上流からくる伝送信号を下流に流す
通シ抜は回路が複雑となり、ハードウェア量の増大をま
ねくという欠点がある。
(発明の目的) 本発明の目的は、上述の欠点を除去したデータ伝送方式
を提供することにある。
(発明の構成) 本発明の方式は、複数フレームを含む伝送信号が伝播す
るループ状伝送路を介して結合された複数の局間でデー
タの伝送を行うためのデータ伝送方式において、前方の
局から前記ループ状伝送路を介して前記フレームを含む
伝送信号が与えられたときには、前記フレームのアドレ
スが自局宛か自局発かを識別する手段と、前記フレーム
を再生した受信クロックに同期させて前記ループ状伝送
路を介して後方の局に送出する手段と、自局からフレー
ムを送出するときには上流から前記伝送信号を下流に流
さないで、送出するフレームを自局のクロックに同期さ
せて前記ループ状伝送路に送出する手段とを含むことを
特徴としている。
(発明の実施例) 次に本発明について図面を参照して詳細に説明する。
第1図を参照すると1本発明が適用されるシステムは、
データ伝送装置1〜4および光フアイバ伝送路11〜1
4から構成される。
第2図を参照すると、本発明の一実施例は、光信号と電
気信号との変換を行う光・電気変換回路301光・電気
変換後のクロック信号を伝達するクロック信号線51、
光・電気変換後のデータを伝達するデータ信号線52.
伝送路制御回路32、伝送路にクロックを送出するため
のクロック信号線54および伝送路にデータを送出する
ためのデータ信号線55、光・電気変換後のクロックと
データを伝送路に送出するが、伝送路制御回路32から
のクロックとデータを伝送路に送出するかを制御するバ
イパス信号線53から構成されている。
第3図を参照すると、第2図の伝送路制御回路32は、
伝送路から与えられる直列受信信号の各フレームを検出
するフレーム検出回路101と、検出回路101によル
検出された直列受信フレームを並列受信フレーム(並列
信号)に変換するシフトレジスタ102と、レジスタ1
03と、受信回路104と、送信回路105と、自局発
のフレームかどうかを比較する比較回路106と、自局
宛のフレームかどうかを比較する比較回路107と、受
信信号から得られるクロックを計数し1バイト毎にパル
ス(バイト送信クロック)を発生する分周回路107と
、送信用のクロックを発生する水晶発振器109と、フ
レームとフレームとの間に挿入される特殊パターンすな
わちタイムフィルを発生するパターン発生回路110と
、並列信号から直列信号に変換するためのシフトレジス
タ111と、送信信号を一時的に保持する7リツプフロ
ツプ112と、発振器109からのパルスを計数し1バ
イト毎にパルスを発生する分周回路113と、セレクタ
121および122と、レジ−回路211と、入力クロ
ック信号線301と、入力データ線302と、バイト受
信クロック信号線303と、フレーム受信中オン(以後
、論理値゛1′のことをいう)となるフレーム受信信号
が与えられる信号線305と、分周回路107をリセッ
トするための信号線306と、送信回路105からの直
列送信信号が与えられるデータ信号線310と、データ
信号線310からの送信信号を選択するだめのセレクト
信号が与えられる信号線309と、送信中発生する信号
線316と、分周回路113からバイト送信クロックが
与えられるクロック信号線313と、送信クロックを送
出するクロック信号線311と、フレームが自局発であ
るとオンとなる信号線314と、フレームが自局宛であ
るとオンとなる信号線315とから構成されている。
第4図を参照すると、第2図の光・電気変換回路30は
、光から電気へ変換する変換回路5011電気から光へ
変換する変換回路502.識別復号北回路503.符号
化回路504、クロック再生回路505.遅延回路50
6、セレクタ回路511と512、およびデータ信号線
611から構成されている。
第5図を参照すると、本発明に適用されるフレームは、
’01111110°の7ラグパターンF、送信先のア
ドレスDA、送信元のアルレス8A、制御情報C,デー
タ情報工およびフレームチニックシーケンスでフレーム
が正しく転送されたかどうかチェックするだめの巡回冗
長検査ピッ)Fe2から構成されている。データ情報工
は省略されることもある。
次に本実施例の動作について説明する。
まず、データ伝送装置4からデータ伝送装置3宛にフレ
ームを転送するときのデータ伝送装置1内の第1の動作
について説明する。光フアイバ伝送路14から与えられ
た光信号は光・電気変換回路30で光信号から電気信号
に変換され、受信クロックおよび受信フレームがそれぞ
れクロック線51およびデータ線52に出力されるとと
もに電気信号からさらに光信号に変換され、伝送路11
に出力される。受信フレームは受信クロックに基づいて
シフトレジスタ102に1ビツトづつシフトしながらセ
ットされていき、同時にフレーム検出回路101がフラ
グパターンを検出すると信号線305にフレーム受注信
号を出力するとともにフレーム受信信号の立上夛時に1
/8の分周回路107をリセットするのに十分なパルス
を信号線306に出力する。このあと、第5図の送信元
のアドレス8Aの値と自局のアドレスを比較回路106
で比較されるが、一致しないので、信号線314の信号
はオフ(以後、論理値′0′のことをいう)になったま
まである。従って、バイパス信号線53のバイパス信号
はオンになったままであるため。
データ伝送装置3宛のフレームが通り抜けることになる
。このようKしてデータ伝送装置3にフレームが送信さ
れることになる。データ伝送装置4では一周して来たフ
レームが戻りてくると、上記のデータ伝送装置1で説明
したようにシフトレジスタ102までは同じ動作を行う
。このあと、第5図の送信元のアドレス8Aの値と自局
のアドレスを比較回路106で比較し、信号線314の
信号がオンになり、バイパス信号線53のバイパスが否
定論理和回路212により、オフになるため、光・電気
変換回路30はバイパス状態でなくなり、データ線55
とクロック線54が有効とな〕、光・電気変換回路30
内で光信号に変換され伝送路に出力され、フレームが途
中までしか通過しないことになる。このときのデータは
パターン発生回路110からタイムフィルパターンが伝
送路14に水晶発振器109からのクロックに同期して
送出され、フレームが消去される。しかし、伝送路が短
かく、フレームが長いと、送出回路105はフレームの
送信中で信号線309の信号がオンとなり、セレクタ1
22がデータ信号線310を選ぶためフレームが伝送路
14に出ることになるが、途中で信号線309の信号が
オフとなりパターン発生回路110から発生するタイム
フィルパターンが選択され、伝送路14に水晶発振器1
09からのクロックに同期して送出されることになる。
このようにして自局の発生したフレームが一周してくる
と、消去されることになる。
次に、光・電気変換回路30について説明する。
第4図Kbいて、伝送路14から入って来た光信号は光
から電気への変換回路501により、RZの電気信号に
変化され、識別復号化回路503とクロック再生回路5
05に行く。クロック再生回路505ではクロック信号
線51にクロックを発生し、識別復号化回路503.遅
延回路506゜セレクタ回路512および伝送路制御回
路32に伝達される。識別復号化回路503はRZ倍信
号らNRZ信号を信号線52に発生し、遅延回路506
および伝送路制御回路32に伝達される。遅延回路50
6は伝送路制御回路32で受信されたフレームが自局発
で消去する(バイパス信号線53のバイパス信号がオフ
になる)場合、無効フレームとできるだけの遅延を持っ
ており、信号線611に発生し、セレクタ511に伝達
する。セレクタ511はバイパス信号線53のバイパス
信号がオンだと信号線611を、バイパス信号線32の
バイパス信号がオフだと信号線54を選択し、符号化回
路504に伝達される。セレクタ512はバイパス信号
線53のバイパス信号がオンだと信号線51を、バイパ
ス信号線53のバイパス信号がオフだと信号線55を選
択し、符号化回路504に伝達される。符号、化回路5
04は信号を符号化し、変換回路502は符号化信号を
光信号に変化され、伝送路11に発生する。すなわち、
バイパス信号線53のバイパス信号がオフだと伝送路制
御回路32からの信号が伝送路11へ、バイパス信号線
53のバイパス信号がオンだと伝送路14の信号が伝送
路11に発生することになる。
本実施例では、伝送路はlオクテツトを8ビット単位と
して考えたが、途中に符号変換回路を挿入し、10ビツ
トまたは16ビツト等にしてもよい。また、光ファイバ
および光・電気変換回路を用いているが、伝送路として
同軸ケーブル等を使用するときには電気信号そのままを
伝送路に乗せてもよい。
以上、本発明には、各データ伝送装置が他データ伝送装
置のクロックに影響することなく、また。
他局から来るデータを自局でクロックで同期化するため
の通う抜は回路を設ける必要がないという効果がある。
【図面の簡単な説明】
第1図は本発明が適用されるループ状伝送システムを示
す図、第2図は本発明に用いる基本構成を示す図、第3
図は第2図の伝送制御回路の構成を示す図、第4図は第
2図の光・電気変換回路の構成を示す図、第5図は本発
明に用いる一般的なフレームの形式を示す図である。 第1図から第4図において、1〜4・・・・・・データ
伝送装置、11〜14・・・・・・伝送路、30・・・
・・・光電気変換回路、32・・・・・・伝送路制御回
路、101・・・・・・フレーム検出回路、102,1
03,111−・・・・・レジスタ、104・・・・・
・受信回路、1o5・・・・・・送信回路、106. 
108−・−比較回路、107゜113・・・・・・分
局回路、112・・・・・・フリップ70ツブ、109
・・・・・・水晶発振器、11o・・・・・・パターン
発生回路、122,511,512・・・・・・セレク
タ、201・・・・・・レシーバ、202・・・・・・
トライ/<、 211、−、、、 N OR回路、30
1,303,311,313゜51 、 54 ・−・
−・りOツク信号線、302,310゜312.611
,52,55−・・・・・データ信号線、305.30
6,309,314〜316・・・・・・信号線、50
1・・・・・・電気への変換回路、5o2・・・・・・
光への変換回路、5o3・・−・・・識別復号化回路%
504・・・・・・符号化回路、5o5・・・・・・ク
ロック再生回1N5゜ 酒’=ym

Claims (2)

    【特許請求の範囲】
  1. (1)複数のフレームを有する伝送信号で伝播するルー
    プ状伝送路を介して結合された複数の局間で、データの
    伝送を行うデータ伝送方式において、 前方の局から前記ループ状伝送路を介して前記伝送信号
    が与えられたときには、前記フレームのアドレスが自局
    宛か自局発かを識別する手段と、 前記7レームを再生した受信クロックに同期させて前記
    ループ状伝送路を介して後方の局に送出する手段と、 自局からフレームを送出するときには上流から与えられ
    た前記伝送信号を下流に流さないで。 咲出すスフレームを自局のクロックrM拙式オて前記ル
    ープ状伝送路に送出する手段とを含むことを特徴とする
    データ伝送方式。
  2. (2) 前記フレームが自局の送出したフレームである
    ときには該フレームの後方の局への送出は行わずに予め
    定めたパターンを自局のクロックに同期させて前記後方
    の局に送出することを特徴とする特許請求の範囲第1項
    記載のデータ伝送方式。
JP59082235A 1984-04-24 1984-04-24 デ−タ伝送方式 Granted JPS60226249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59082235A JPS60226249A (ja) 1984-04-24 1984-04-24 デ−タ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59082235A JPS60226249A (ja) 1984-04-24 1984-04-24 デ−タ伝送方式

Publications (2)

Publication Number Publication Date
JPS60226249A true JPS60226249A (ja) 1985-11-11
JPH0320181B2 JPH0320181B2 (ja) 1991-03-18

Family

ID=13768741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59082235A Granted JPS60226249A (ja) 1984-04-24 1984-04-24 デ−タ伝送方式

Country Status (1)

Country Link
JP (1) JPS60226249A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157202A (ja) * 2004-11-26 2006-06-15 Yokogawa Electric Corp アドレス判定回路および光通信システム
JP2010212873A (ja) * 2009-03-09 2010-09-24 Mitsubishi Electric Corp パケット交換装置
JP2012253528A (ja) * 2011-06-02 2012-12-20 Hitachi Ltd パケットトランスポート用再生中継装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157202A (ja) * 2004-11-26 2006-06-15 Yokogawa Electric Corp アドレス判定回路および光通信システム
JP4492314B2 (ja) * 2004-11-26 2010-06-30 横河電機株式会社 アドレス判定回路および光通信システム
JP2010212873A (ja) * 2009-03-09 2010-09-24 Mitsubishi Electric Corp パケット交換装置
JP2012253528A (ja) * 2011-06-02 2012-12-20 Hitachi Ltd パケットトランスポート用再生中継装置

Also Published As

Publication number Publication date
JPH0320181B2 (ja) 1991-03-18

Similar Documents

Publication Publication Date Title
US6449315B2 (en) Serial line synchronization method and apparatus
JPH055710Y2 (ja)
US4078228A (en) Loop data highway communication system
JPS60136445A (ja) リング通信網における複数のステーシヨンを動作させる方法及び装置
US4663767A (en) Optical data bus having a statistical access method
USRE35137E (en) High speed serial data link
EP0090019B1 (en) Multiple source clock encoded communications error detection circuit
JPS61146041A (ja) データコード間でデータ流れを変換するための変換システム
CA1266128A (en) Data modulation interface
KR100648742B1 (ko) 직렬 통신 시스템 및 방법과, 송신 장치 및 수신 장치
US5790058A (en) Serializing-parallelizing circuit for high speed digital signals
JPS60226249A (ja) デ−タ伝送方式
EP0817419A2 (en) Deterministic exchange of data between synchronised systems separated by a distance
US4782484A (en) Encoding and decoding signals for transmission over a multi-access medium
EP0843434A2 (en) Line interface circuit for wideband transmission
GB2343092A (en) Framing codes for a high speed parallel data bus
EP0124576B1 (en) Apparatus for receiving high-speed data in packet form
JPS6014551A (ja) デ−タ伝送方式
EP0476968A2 (en) Clock recovery circuit
KR0164101B1 (ko) 광 케이블 텔레비젼 전송망에서의 가입자 접속/단말 장치간 통신을 위한 신호 프레임 통신장치
SU1300484A1 (ru) Система дл сбора данных
JPS596647A (ja) シリアルデ−タ伝送同期方式
JPH04215341A (ja) データの受信タイミング補正装置
JPH05130046A (ja) 光バス伝送方式及びそれを実施する送信側エンコーダと受信側デコーダ
JPH0779339B2 (ja) スタ−トビツト検出回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term