JPH0320181B2 - - Google Patents

Info

Publication number
JPH0320181B2
JPH0320181B2 JP59082235A JP8223584A JPH0320181B2 JP H0320181 B2 JPH0320181 B2 JP H0320181B2 JP 59082235 A JP59082235 A JP 59082235A JP 8223584 A JP8223584 A JP 8223584A JP H0320181 B2 JPH0320181 B2 JP H0320181B2
Authority
JP
Japan
Prior art keywords
frame
signal
circuit
station
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59082235A
Other languages
English (en)
Other versions
JPS60226249A (ja
Inventor
Kazuo Yasue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59082235A priority Critical patent/JPS60226249A/ja
Publication of JPS60226249A publication Critical patent/JPS60226249A/ja
Publication of JPH0320181B2 publication Critical patent/JPH0320181B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/422Synchronisation for ring networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明はループ状データ伝送システムに使用す
るデータ伝送方式に関する。
(従来技術) 従来、この種のループ状データ伝送システムに
用いられる従属同期方式では、各局は特定の局で
発生させられるクロツクに同期させてフレームの
送受注が行なわれる。したがつて、特定の局がダ
ウンすると、各局がダウンする欠点がある。ま
た、独立同期方式においては、他局からくるクロ
ツクを自局のクロツクで同期させてフレームの送
受信が行なわれる。このため、各データ伝送装置
内を通り抜けるときに、他局と自局との同期ずれ
を起さないようにするため、上流からくる伝送信
号を下流に流す通り抜け回路が複雑となる。ハー
ドウエア量の増大をまねくという欠点がある。
(発明の目的) 本発明の目的は上述の欠点を除去したデータ伝
送方式を提供することにある。
(発明の構成) 本発明の方式は、複数フレームを含む伝送信号
が伝播するループ状伝送路を介して結合された複
数の局間でデータの伝送を行うためのデータ伝送
方式において、前方の局から前記ループ状伝送路
を介して前記フレームを含む伝送信号が与えられ
たときには、前記フレームのアドレスが自局宛か
他局発かを識別する手段と、前記フレームを再生
した受信クロツクに同期させて前記ループ状伝送
路を介して後方の局に送出する手段と、自局から
フレームを送出するときには上流から前記伝送信
号を下流に流さないで、送出するフレームを自局
のクロツクに同期させて前記ループ状伝送路に送
出する手段とを含むことを特徴としている。
(発明の実施例) 次に本発明について図面を参照して詳細に説明
する。
第1図を参照すると、本発明が適用されるシス
テムは、データ伝送装置1〜4および光フアイバ
伝送路11〜14から構成される。
第2図を参照すると、本発明の一実施例は、光
信号と電気信号との変換を行なう光・電気変換回
路30、光・電気変換後のクロツク信号を伝達す
るクロツク信号線51、光・電気変換後のデータ
を伝達するデータ信号線52、伝送路制御回路3
2、伝送路にクロツクを送出するためのクロツク
信号線54および伝送路にデータを送出するため
のデータ信号線55、光・電気変換後のクロツク
とデータを伝送路に送出するが、伝送路制御回路
32からのクロツクとデータを伝送路に送出する
かを制御するバイパス信号線53から構成されて
いる。
第3図を参照すると、第2図の伝送路制御回路
32は、伝送路から与えられる直列受信信号の各
フレームを検出するフレーム検出回路101と、
検出回路101により検出された直列受信フレー
ムを並列受信フレーム(並列信号)に変換するシ
フトレジスタ102とレジスタ103と、受信回
路104と、送信回路105と、自局発のフレー
ムかどうかを比較する比較回路106と、自局宛
のフレームかどうかを比較する比較回路107
と、受信信号から得られるクロツクを計数し1バ
イト毎にパルス(バイト送信クロツク)を発生す
る分周回路107と、送信用のクロツクを発生す
る水晶発振器109と、フレームとフレームとの
間に挿入される特殊パターンすなわちタイムフイ
ルを発生するパターン発生回路110と、並列信
号から直列信号に変換するためのシフトレジスタ
111と、送信信号を一時的に保持するフリツプ
フロツプ112と、発振器109からのパルスを
計数し1バイトを毎にパルスを発生する分周回路
113とセレクタ121および122と、レシー
バ201とドライバ202と、否定論理和
(NOR)回路211と、入力クロツク信号線30
1と、入力データ線302と、バイト受信クロツ
ク信号線303と、フレーム受信中オン(以後、
論理値‘1'のことをいう)となるフレーム受信信
号が与えられる信号線305と、分周回路107
をリセツトするための信号線306と、送信回路
105からの直列送信信号が与えられるデータ信
号線310と、データ信号線310からの送信信
号を選択するためのセレクト信号が与えられる信
号線309と、送信中発生する信号線316と、
分周回路113からバイト送信クロツクが与えら
れるクロツク信号線313と、送信クロツクを送
出するクロツク信号線311と、フレームが自局
発であるとオンとなる信号線314と、フレーム
が自局宛であるとオンとなる信号線312とから
構成さされている。
第4図を参照すると、第2図の光・電気変換回
路30は、光から電気へ変換する変換回路50
1、電気から光へ変換する変換回路502、識別
復号化回路503、符号化回路504、クロツク
再生回路505、遅延回路506、セレクタ回路
511と512、およびデータ信号線611かな
構成されている。
第5図を参照すると、本発明に適用されるフレ
ームは、‘01111110'のフラグパターンF、送信
先のアドレスDA、送信先のア、レスSA、制御
情報C、データ情報Iおよびフレームチエツクシ
ーケンスでフレームが正しく転送されたかどうか
チエツクするための巡回冗長検査ビツトFCSから
構成されている。データ情報Iは省略されること
もある。
次に本実施例の動作について説明する。
まず、データ伝送装置4からデータ伝送装置3
宛にフレームを転送するときのデータ伝送装置1
内の第1の動作について説明する。光フアイバ伝
送路14から与えられた光信号は光・電気変換回
路30で光信号から電気信号に変換され、受信ク
ロツクおよび受信フレームがそれぞれクロツク線
51およびデータ線52に出力されるとともに電
気信号からさらに光信号に変換され、伝送路11
に出力される。受信フレームは受信クロツクに基
づいてシフトレジスタ102に1ビツトづつシフ
トしながらセツトされていき、同時にフレーム検
出回路101がフラグパターンを検出すると信号
線305にフレーム受注信号を出力するとともに
フレーム受信信号の立上り時に1/8の分周回路1
07をリセツトするのに十分なパルスを信号線3
06に出力する。このあと、第5図の送信元のア
ドレスSAの値と自局のアドレスを比較回路10
6で比較されるが、一致しないので、信号線31
4の信号はオフ(以後、論理値‘0'のことをい
う)になつたままである。従つて、バイパス信号
線53のバイパス信号はオンになつたままである
ため、データ伝送装置3宛のフレームが通り抜け
ることになる。このようにしてデータ伝送装置3
にフレームが送信されることになる。データ伝送
装置4では一周して来たフレームが戻つてくる
と、上記データ伝送装置1で説明したようにシフ
トレジスタ102までは同じ動作を行う。このあ
と、第5図の送信元のアドレスSAの値と自局の
アドレスを比較回路106で比較し、信号線31
4の信号がオンとなり、バイパス信号線53のバ
イパスが否定論理和回路212により、オフにな
るため、光・電気変換回路30はバイバス状態で
なくなり、データ線55とクロツク線54が有効
となり、光・電気変換回路30内で光信号に変換
され伝送路に出力され、フレームが途中までしか
通過しないことになる。このときのデータはパタ
ーン発生回路110からのタイムフイルパターン
が伝送路14に水晶発振器109からのクロツク
に同期して送出され、フレームが消去される。し
かし、伝送路が短かく、フレームが長いと、送信
回路105はフレーム送信中で信号線309の信
号がオンとなり、セレクタ122がデータ信号線
310を選ぶためフレームが伝送路14に出るこ
とになるが、途中で信号線309の信号がオフと
なりパターン発生回路110から発生するタイム
フイルパターンが選択され、伝送路14に水晶発
振器109からのクロツクに同期して送出される
とになる。
このようにして自局の発生したフレームが一周
してくると、消去されることになる。
次に、光・電気変換回路30について説明す
る。第4図において、伝送路14から入つて来た
光信号は光から電気への変換回路501により、
RZの電気信号に変化され、識別復号化回路50
3とクロツク再生回路505に行く。クロツク再
生回路505ではクロツク信号線51にクロツク
を発生し、識別復号化回路503、遅延回路50
6、セレクタ回路512および伝送路制御回路3
2に伝達される。識別復号化回路503はRZ信
号からNRZ信号を信号線52に発生し、遅延回
路506および伝送路制御回路32に伝達され
る。遅延回路506は伝送路制御回路32で受信
されたフレームが自局発で消去する(バイパス信
号線53のバイパス信号がオフになる)場合、無
効フレームとできるだけの遅延を持つており、信
号線611に発生し、セレクタ511に伝達す
る。セレクタ511はバイパス信号線53のバイ
パス信号がオンだと信号線611をバイパス信号
線32のバイパス信号がオフだと信号線54を選
択し、符号化回路504に伝達される。セレクタ
511はバイパス信号線53のバイパス信号がオ
ンだと信号線51を、バイパス信号線53のバイ
パス信号がオフだと信号線55を選択し、符号化
回路504に伝達される。符号化回路504は信
号を符号化し、変換回路502は符号化信号を光
信号に変化され、伝送路11に発生する。すなわ
ち、バイパス信号線53のバイパス信号がオフだ
と伝送路制御回路32からの信号が伝送路11
へ、バイパス信号線53のバイパス信号がオンだ
と伝送路14の信号が伝送路11に発生すること
になる。
本実施例では、伝送路は1オクテツトを8ビツ
ト単位として考えたが、途中に符号変換回路を挿
入し、10ビツまたは16ビツ等にしてもよい。ま
た、光フアイバおよび光・電気変換回路を用いて
いるが、伝送路として同軸ケーブル等を使用する
ときには電気信号そのままを伝送路に乗せてもよ
い。
以上、本発明には、各データ伝送装置が他デー
タ伝送装置のクロツクに影響することなく、ま
た、他局から来るデータを自局でクロツクで同期
化するための通り抜け回路を設ける必要がないと
いう効果がある。
【図面の簡単な説明】
第1図は本発明が適用されるループ状伝送シス
テムを示す図、第2図は本発明に用いる基本構成
を示す図、第3図は第2図の伝送制御回路の構成
を示す図、第4図は第2図の光・電気変換回路の
構成を示す図、第5図は本発明に用いる一般的な
フレームの形式を示す図である。 第1図から第4図において、1〜4……データ
伝送装置、11〜14……伝送路、30……光電
気変換回路、32……伝送路制御回路、101…
…フレーム検出回路、102,103,111…
…レジスタ、104……受信回路、105……送
信回路、106,108……比較回路、107,
113……分周回路、112……フリツプフロツ
プ、109……水晶発振器、110……パターン
発生回路、122,511,512……セレク
タ、201……レシーバ、202……ドライバ、
211……NOR回路、301,303,311,
313,51,54……クロツク信号線、30
2,310,312,611,52,55……デ
ータ信号線、305,306,309,314〜
316……信号線、501……電気への変換回
路、502……光への変換回路、503……識別
復号化回路、504……符号化回路、505……
クロツク再生回路、506……遅延回路。

Claims (1)

  1. 【特許請求の範囲】 1 複数のフレームを有する伝送信号が伝播する
    ループ状伝送路を介して結合された複数の局間
    で、データの伝送を行うデータ伝送方式におい
    て、 前方の局から前記ループ状伝送路を介して前記
    伝送信号が与えられたときには、前記フレームの
    アドレスが自局宛か自局発かを識別する手段と、 前記フレームを再生した受信クロツクに同期さ
    せて前記ループ状伝送路を介して後方の局に送出
    する手段と、 自局からフレームを送出するときには上流から
    与えられた前記伝送信号を下流に流さないで、送
    出するフレームを自局のクロツクに同期させて前
    記ループ状伝送路に送出する手段とを含むことを
    特徴とするデータ伝送方式。 2 前記フレームが自局の送出したフレームであ
    るときには該フレームの後方の局への送出は行わ
    ずに予め定めたパターンを自局のクロツクに同期
    させて前記後方の局に送出することを特徴とする
    特許請求の範囲第1項記載のデータ伝送方式。
JP59082235A 1984-04-24 1984-04-24 デ−タ伝送方式 Granted JPS60226249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59082235A JPS60226249A (ja) 1984-04-24 1984-04-24 デ−タ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59082235A JPS60226249A (ja) 1984-04-24 1984-04-24 デ−タ伝送方式

Publications (2)

Publication Number Publication Date
JPS60226249A JPS60226249A (ja) 1985-11-11
JPH0320181B2 true JPH0320181B2 (ja) 1991-03-18

Family

ID=13768741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59082235A Granted JPS60226249A (ja) 1984-04-24 1984-04-24 デ−タ伝送方式

Country Status (1)

Country Link
JP (1) JPS60226249A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4492314B2 (ja) * 2004-11-26 2010-06-30 横河電機株式会社 アドレス判定回路および光通信システム
JP2010212873A (ja) * 2009-03-09 2010-09-24 Mitsubishi Electric Corp パケット交換装置
JP2012253528A (ja) * 2011-06-02 2012-12-20 Hitachi Ltd パケットトランスポート用再生中継装置

Also Published As

Publication number Publication date
JPS60226249A (ja) 1985-11-11

Similar Documents

Publication Publication Date Title
US6449315B2 (en) Serial line synchronization method and apparatus
US5598442A (en) Self-timed parallel inter-system data communication channel
US4663767A (en) Optical data bus having a statistical access method
JPH0750683A (ja) 通信ネットワークと周波数同期確立方法
EP0090019A4 (en) CIRCUIT FOR DETECTING ERRORS IN MULTIPLE SOURCE CLOCK SIGNAL COMMUNICATIONS.
US4862480A (en) Digital data service system
US4524462A (en) System for jointly transmitting high-frequency and low-frequency digital signals over a fiber-optical carrier
US5181202A (en) Ring bus station having dual oscillators
JPH02226926A (ja) 多重チャネルpcmタイプのリング上にhdlcフレームを伝送するためのシステム
EP0464457B1 (en) Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor
JP2648752B2 (ja) データ情報の正確なデコードを保証する装置
JPH0320181B2 (ja)
US4782484A (en) Encoding and decoding signals for transmission over a multi-access medium
JPS6194426A (ja) 中継器監視情報転送方式
GB2343092A (en) Framing codes for a high speed parallel data bus
US5309475A (en) Data interchange network
EP0476968A2 (en) Clock recovery circuit
US5579320A (en) Channel unit transmission for removing false data bits in adjacent unterminated channel slots for D4 and SLC-96 channel banks
JP3838087B2 (ja) 光通信システム及び光通信装置
JPH0514455B2 (ja)
JP3690069B2 (ja) 光リピータ
JP2932359B2 (ja) 障害通知回路
SU1300484A1 (ru) Система дл сбора данных
JPH04215341A (ja) データの受信タイミング補正装置
JP3187303B2 (ja) データ通信システム

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term