KR930022763A - 채널 코드 디코더와 디코딩 방법 - Google Patents

채널 코드 디코더와 디코딩 방법 Download PDF

Info

Publication number
KR930022763A
KR930022763A KR1019930005679A KR930005679A KR930022763A KR 930022763 A KR930022763 A KR 930022763A KR 1019930005679 A KR1019930005679 A KR 1019930005679A KR 930005679 A KR930005679 A KR 930005679A KR 930022763 A KR930022763 A KR 930022763A
Authority
KR
South Korea
Prior art keywords
signal
data
data stream
channel code
decoded
Prior art date
Application number
KR1019930005679A
Other languages
English (en)
Other versions
KR100296072B1 (ko
Inventor
케이 브러시 리차아드
Original Assignee
존 지이 메사로스
암펙크스 시스템즈 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지이 메사로스, 암펙크스 시스템즈 코오포레이션 filed Critical 존 지이 메사로스
Publication of KR930022763A publication Critical patent/KR930022763A/ko
Application granted granted Critical
Publication of KR100296072B1 publication Critical patent/KR100296072B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 정보 채널로 부터의 비합법 채널 코드 패턴들에 응답하여 신호 플래그를 발생하는 방법과 장치에 관한 것으로 상기 신호 플래그는 전형적으로 다음 에러 정정 디코더에 의해 삭제 플래그로서 사용될 수 있다.
데이타 에러 위치를 나타내는 이 삭제 플래그는 실행 개선을 위해 에러 정정 논리회로 같은 이용 회로로 공급될 수 있다. 특히, 본 발명에 따르는 밀러-스퀘어 채널 코드 포맷 디코더는 에러 위치정보를 쉽고 저렴하게 공급하므로써 리드-솔로몬 에러 정정 코드의 에러 정정력같이 에러 정정력을 증가시킬 수 있다.

Description

채널 코드 디코더와 디코딩 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 이용하는 에러 정정 코딩을 사용하는 밀러-스퀘어 녹화/재생 데이타 채널의 블럭도.
제4도는 본 발명에 따르는 쇼트 런 위반 논리를 지니는 밀러-스퀘어 디코더의 회로도.
제6도는 본 발명에 따르는 비합법 동기 위반 논리를 지니는 밀러-스퀘어 디코더의 회로도.
제8도는 본 발명에 다르는 긴 런 위반 논리를 지니는 밀러-스퀘어 디코더의 회로도.

Claims (38)

  1. 규칙에 근거한 채널 코드 포맷에 따라 인코드된 직렬 데이타 스트림을 수신하는 수단; 상기 인코드된 데이타 스트림을 직렬로 디코드하는 수단; 상기 인코드된 데이타 스트림이 상기 채널 코드 포맷을 따르는가를 결정하는 수단; 상기 결정수단에 응답하여 데이타 에러에서 발생하는 상기 채널 코드 포맷의 위반을 나타내는 신호를 발생하는 수단; 및 상기 신호를 상기 디코드된 데이타 스트립과 동기로 전송하는 순단으로서, 상기 신호는 상기 데이타 워드 내에서 하나가 상기 데이타 에러를 함유하는 상기 디코드된 데이타 스트림안의 직렬의 데이타 비트 위치들을 반영하고 있는 상기 수단으로 이루어지는 전송 시스템에 있어서의 채널 코드 디코더.
  2. 제1항에 있어서, 상기 신호가 삭제 플래그 신호인 것을 특징으로 하는 채널 코드 디코더.
  3. 제1도에 있어서, 상기 신호는 개시와 지속기간이 상기 인코드 된 데이타 스트림안의 상기 데이타 에러를 나타내는 펄스인 것을 특징으로 하는 채널 코드 디코더.
  4. 제3항에 있어서, 상기 신호는 하나가 상기 데이타 에러를 함유하는 상기 디코드된 데이타 스트림내의 2개 가능 데이타 비트를 더 나타내는 것을 특징으로 하는 채널 코드 디코더.
  5. 제1항에 있어서, 상기 디코더된 데이타 스트림 내의 펄스 시컨스를 갖는 상기 채널 코드 포맷을 나타내는 상기 신호는 상기 펄스 시컨스를 표시하는 상기 디코드된 데이타 스트림의 일부분과 동기적으로 상기 채널 코드 디코더를 떠나는 것을 특징으로 하는 채널 코드 디코더.
  6. 제1도에 있어서, 상기 신호는 상기 디코된 데이타 스트림에서 독립적으로 출력되는 것을 특징으로 하는 채널 코드 디코더.
  7. 규칙에 근거한 채널 코드 포맷에 따라 인코드된 데이타 스트림의 에러들을 검출하고 정정하는 장치로서, 상기 데이타 스트림을 디코드하는 수단; 상기 인코드된 데이타 스트림이 상기 채널 코드 포맷을 따르는가를 결정하는 수단; 상기 결정수단에 응답하여 개시와 지속기간이 상기 인코드된 데이타 스트림의 제1위에서의 데이타 에러를 나타내는 신호를 발생하는 수단; 상기 신호를 상기 디코드된 데이타 스트림과 동기적으로 전송하는 수단으로서, 상기 신호는 데이타 워드 내에서 하나가 상기 데이타 에러를 함유하는 상기 디크드된 데이타 스트림 안의 일련의 데이타 비트 위치들을 반영하고 있는 상기 수단; 및 상기 신호와 상기 디크드된 데이타 스트림에 응답해 상기 인코드된 데이타 스트림안의 상기 제1위치에 대응하는 제2위치에서 상기 디코드된 데이타 스트림안의 데이타 에러를 정정하는 수단으로 이루어지는 에러검출/정정장치.
  8. 제7항에 있어서, 상기 신호는 삭제 플래그 신호인 것을 특징으로 하는 에러검출/정정장치.
  9. 제7항에 있어서, 상기 신호는 개시와 지속기간이 하나가 상기 데이타 에러를 함유하는 상기 디코드된 데이타 스트림안의 2개 가능 데이타 비트를 나타내는 펄스인 것을 특징으로 하는 에러검출/정정장치.
  10. 제7항에 있어서, 상기 인코드된 데이타 스트림안의 시컨스를 갖는 상기 데이타 에러를 나타내는 상기 신호는 상기 펄스 시컨스를 표시하는 상기 디코드된 데이타 흐름의 일부분과 동시적으로 상기 정정수단에 들어가는 것을 특징으로 하는 에러검출/정정장치.
  11. 밀러-스퀘어(M2) 채널 코드 포맷에 따라 인코드된, 제1직렬 클록된 바이너리 데이타 스트림을 제2데이타 스트림으로 변환하는 디코더로서, 상기 제1바이너리 데이타 스트림용 디코딩 수단; 상기 제1데이타 스트림 안의 데이트 시컨스들이 상기 M2채널 코드포맷을 다르지 않는 것을 확인하는 검출수단; 및 상기 데이타 시컨스들에 응답하여 상기 에러 위치들을 나타내는 신호 플래그들을 발생하는 지시 수단으로서, 상기 신호는 상기 제2이타스트림과 동기적으로, 그리고 상기 제1데이타 스트림안의 상기 데이타 시컨스들을 표시하는 상기 제2데이타스트림의 일부분과 동시적으로 플래그하고 있는 상기 지시 수단으로 이루어지는 디코더.
  12. 제11항에 있어서, 상기 제2데이타 스트림은 밀러-스퀘어(M2)클록 주파수의 반인 NRZ쿨록을 갖는 영비복귀(ZBZ) 포맷으로 바이너리 데이타를 표시하는 것을 특징으로 하는 디코더.
  13. 제11항에 있어서, 밀러-스퀘어(M2)주파수 파형에 의해 클록된 상기 제1데이타 스트림을 갖으며, 상기 데이타 시컨스들은 상기 M2클록 주파수에 의해 규정되는 2개 클록 주기 이하에 걸쳐 있는 상기 제1데이타 스트림 안의 2개 결과 신호 위상 전이를 포함하는 것을 특징으로 하는 디코더.
  14. 제11항에 있어서, 상기 밀러-스퀘어(M2)주파수 파형에 의해 클록된 상기 제1데이타 스트림을 갖으며, 상기 데이타 시컨스들은 상기 M2클록 주파수에 의해 규정되는 6개 클록주기 이하에 걸쳐 있는 상기 제1데이타 스트림 의 2개 결과 신호 위상 전이를 포함하는 것을 특징으로 하는 디코더.
  15. 제11항에 있어서, 밀러-스퀘어(M2) 주파수 파형에 의해 클록된 상기 제1데이타 스트림을 갖으며, 상기 데이타 시컨스들은 상기 M2클록 주파수에 의해 규정되는 데이타 셀들 사이에서 발생하는 상기 제1데이타 스트림의 제1신호 위상 전이와, 그 제1신호 위상 전이 뒤에 발생하는 상기 제1데이타 스트림의 연속적인 제2신호 위상전이를 포함하며, 그 양신호 위상 전이는 상기 M2클록 주파수에 의해 규정되는 적어도 4개 클록 주기에 걸쳐 있는 것을 특징으로 하는 디코더.
  16. 자기-클록킹 인코드된 바이너리 신호를, 채널 코드 포맷에 따르는 전송 채널로부터, 개별 비트 셀들안의 비교적 이른 신호 위상 전이들로서 정상적으로 전송되는 제1비트 논리 상태들과 개별 비트 셀들안의 비교적 뒤늦은 신호 위상 전이들로서 정상작으로 전송되는 제2비트 논리상태들을 갖고 다음의 선행 비트 셀안의 비교적 뒤늦은 전이가 뒤따르는 비트 셀안의 비교적 이른 임의의 전이가 억압되는 다른 정상 전송에 있어서의 임의의 순수 DC 성분을 제거하도록 변형된 연속적인 클록된 비트 셀들로 순서적으로 수시하는 디코더로서, 상기 바이너리 데이타 신호를 디코드하는 수단; 상기 바이너리 데이타 신호안의 데이타 시컨스들이 상기 채널 코드 포맷을 따라지 않음을 결정하는 검출수단; 및 상기 데이타 시컨스들에 응답하여 데이타 에러 위치들을 나타내는 신호 플래그들을 발생하는 지시 수단으로서, 상기 신호는 사기 디코드된 바이너리 데이타 신호와 동기적으로 그리고 상기 데이타 시컨스들을 표시하는 상기 디코드된 바이너리 데이타 신호의 일부분과 동시적으로 플래그하고 있는 사이 수단으로 이루어지는 디코더.
  17. 제16항에 있어서, 상기 디코드된 바이너리 데이타 신호는 영비복귀(NRZ) 포맷으로 바이너리 데이타를 표시하는 것을 특징으로 하는 디코더.
  18. 제16항에 있어서, 상기 채널 코드 포맷에 다르는 주파수에 클록된 상기 바이너리 데이타 신호를 갖으며, 상기 데이타 시컨스들은 상기 클록 주파수에 의해 규정되는 6개 클록 주기 이상에 걸쳐있는 상기 바이너리 데이타 신호안의 2개 결과 신호 위상 전이를 포함하는 것을 특징으로 하는 디코더.
  19. 제16항에 있어서, 상기 채널 코드 포맷에 다르는 주파수에 클록된 상기 바이너리 데이타 신호를 갖으며, 상기 데이타 시컨스들은 상기 클록 주파수에 의해 규정되는 비트 셀들 사이에 발생하는 상기 바이너리 데이타 신호안의 제1신호 위상 전이와, 그 제1신호 위상 전위 다음에 발생하는 상기 바이너리 데이타 신호안의 연속적인 제2신호 위상 전이를 포함하며, 두 신호 위상 전위는 상기 클록 주파수에 의해 규정되는 적어도 4개 클록 주기에 걸쳐 있는 것을 특징으로 하는 디코더.
  20. 규칙에 근거한 채널 코드 포맷에 따라 인코드된 직렬 데이타 스트림을 수신하는 단계; 상기 인코드된 데이타 스트림을 직렬로 디코드하는 단계; 상기 인코드된 데이타스트림이 상기 채널 코드 포맷을 따르는지를 결정하는 단계; 상기 결정 단계에 응답하여 데이타 에러에서 발생하는 상기 채널 코드 포맷의 위반을 나타내는 신호를 발생하는 단계; 및 상기 신호를 상기 디코드된 데이타 스트림에 동기적으로 전송하는 단계로서, 상기 신호는 데이타 워드 내에서 하나가 상기 데이타 에러를 함유하는 상기 디코드된 데이타 스트림안의 일련의 데이타 비트 위치를 반영하고 있는 상기 단계로 이루어지는 전송 시스템에 있어서, 채널 코드 디코딩 방법.
  21. 제20항에 있어서, 상기 신호는 삭제 플래그 신호인 것을 특징으로 하는 채널 코드 디코딩 방법.
  22. 제20항에 있어서, 상기 신호는 개시와 지속기간이 상기 인코드된 데이타 스트림안의 상기 데이타 에러를 나타내는 펄스인 것을 특징으로 하는 채널 코드 디코딩 방법.
  23. 제22항에 있어서, 상기 신호는 하나가 상기 데이타 에러를 함유하는 상기 디코드된 데이트 스트림안의 2개 가능 데이타 비트를 더 나타내는 것을 특징으로 하는 채널 코드 디코딩 방법.
  24. 제20항에 있어서, 상기 인코드된 데이타 스트림안의 펄스 시컨스를 갖는 상기 채널 코드 포맷 위반을 나타내는 상기 신호는 상기 펄스 시컨스를 표시하는 상기 디코된 데이타 스트림의 일부분과 동기적으로 상기 채널 코드 디코더를 떠나는 것을 특징으로 하는 채널 코드 디코딩 방법.
  25. 규칙에 근거한 채널 코드 포맷에 따라 인코드된 데이타 스트림안의 에러들을 검출하고 정정하는 방법으로서, 상기 데이타 스트림을 디코딩하는 단계; 상기 인코드된 데이타 스트림이 상기 채널 코드 포맷을 따르는지를 결정하는 단계; 상기 결정 단계에 응답하여 개시와 지속기간이 상기 인코드된 데이타 스트림안의 제1위치에서의 데이타 에러를 나타내는 신호를 발생하는 단계; 상기 디코드된 데이타 스트림에 동기적으로 상기 신호를 전송하는 단계로서 상기 신호는 데이타 워드 내에서 하나가 상기 데이타 에러를 함유하는 상기 디코드된 데이타 스트림 안의 일련의 데이타 비트위치들을 반영하고 있는 상기 단계; 및 상기신호와 상기 디코드된 데이타 스트림에 응답하여 상기 인코드된 데이타 스트림의 상기 제1위치에 대응하는 제2위치에서의 상기 디코드된 데이타 스트림안의 데이타 에러를 정정하는 단계로 이루어지는 에러검출/정정방법.
  26. 제25항에 있어서, 상기 신호는 삭제 플러그 신호인 것을 특징으로 하는 에러 검출/정정방법.
  27. 제25항에 있어서, 상기 신호는 개시와 지속기간이 하나가 상기 데이타 에러를 함유하는 상기 디코드된 데이타 스트림안의 2개 가능데이타 비트를 나타내는 펄스인 것을 특징으로 하는 에러검출/정정방법.
  28. 제25항에 있어서, 상기 인코드된 데이타 스트림안의 펄스 시컨스를 갖는 상기 데이타 에러를 나타내는 상기 신호는 상기 펄스 시컨스를 표시하는 상기 디코드된 데이타 스트림의 일부분과 동시적으로 상기 정정단계에 들어가는 것을 특징으로 하는 에러검출/정정방법.
  29. 밀러-스퀘어(M2)채널 코드 포맷에 따라 인코드된 제1직렬로 클록된 바이너리 데이타 스트림을 제2데이타 스트림으로 변환시키는 디코딩방법으로서, 상기 제1데이타 스트림을 디코드하는 단계; 상기 제1데이타 스트림안의 데이타 시컨스들이 상기 M2채널코드 포맷을 따르지 않음을 확인하는 단계; 및 상기 데이타 시컨스들에 응답하여 데이타 에러 위치들을 나타내는 신호 플래그들을 발생하는 단계로서, 상기 신호는 상기 제2데이타 스트림에 동기적으로 그리고 상기 제1데이타 스트림안의 상기 데이타 스컨스들을 표시하는 상기 제2데이타 스트림의 일부분과 동시적으로 플래그하고 있는 상기 단계로 이루어지는 디코딩 방법.
  30. 제29항에 있어서, 상기 제2데이타 스트림은 밀러-스퀘어(M2)클록 주파수의 반인 NRZ클록을 갖는 영비복귀(NRZ)포맷으로 바이너리 데이타를 표시하는 것을 특징으로 하는 디코딩 방식.
  31. 제29항에 있어서, 밀러-스퀘어(M2)주파수 파형에 의해 클록된 상기 제1데이타 스트림을 갖으며, 상기 데이타 스컨스들을 상기 M2클록 주파수에 의해 규정되는 2개 클록 주기이하에 걸쳐 있는 상기 제1데이타 스트림 안의 2개 결과 신호 위상 전이를 포함하는 것을 특징으로 하는 디코딩 방식.
  32. 제29항에 있어서, 밀러-스퀘어(M2)주파수 파형에 의해 클록된 상기 제1데이타 스트림을 갖으며, 상기 데이타 스컨스들을 상기 M2클록 주파수에 의해 규정되는 6개 클록 주파수 이상에 걸쳐 있는 상기 제1데이타 스트림안의 2개 결과 신호 위상 전이를 포함하는 것을 특징으로 하는 디코딩 방법.
  33. 제29항에 있어서, 밀러-스퀘어(M2)주파수 파형에 의해 콜록된 상기 제1데이타 규정되는 데이타 셀들 사이에서 발생하는 상기 제1데이타 스트림안의 제1신호 위상 전이와, 그 제1신호 위상 전위 뒤에 발생하는 상기 제1데이타 스트림안의 연속적인 제2신호 위상 전위를 포함하며, 그 두 신호 위상 전이는 상기 M2클록 주파수에 의해 규정되는 적어도 4개 클록 주기에 걸쳐 있는 것을 특징으로 하는 디코딩 방식.
  34. 개별 비트 셀들안의 비교적 이른 신호 위상 전이들로서 정상적으로 전송되는 제1비트 논리상태들과, 개별 비트 셀들안의 비교적 뒤늦은 신호 위상 전이들로서 정상적으로 전송되는 제2비트 논리상태들을 갖고 다음의 선행 비트 셀안의 비교적 뒤늦은 전이가 뒤따르는 비트 셀안의 비교적 이른 임의의 전이가 억압되는 다른 정상 전송에 있어서의 임의의 순수 DC성분을 제거하도록 변형된 연속적인 클록된 비트 셀들로 순서적으로 이동하는, 채널 코드 포맷에 따르는 전송 채널로 부터의 자기-클록킹 인코드된 바이너리 데이타 신호를 처리하는 디코딩 방법으로서, 상기 바이너리 데이타 신호를 디코드하는 단계; 상기 바이너리 데이타 신호안의 데이타 시컨스들이 상기 채널 코드포맷을 따르지 않음을 확인하는 단계; 및 상기 데이타 시컨스들에 응답하여 데이타 에러 위치를 나타내는 신호 플래그들을 지시하는 단계로서, 상기 신호는 상기 디코드된 바이너리 데이타 신호와 동기적으로, 그리고 상기 데이타 시컨스들을 표시하는 상기 디코드된 바이너리 데이타 신호의 일부분과 동시적으로 플래그하고 있는 상기 단계로 이루어지는 디코딩 방법.
  35. 제34항에 있어서, 상기 디코드된 바이너리 데이타 신호는 영비복귀(NRZ) 포맷으로 바이너리 데이타를 표시하는 것을 특징으로 하는 디코딩 방법.
  36. 제34항에 있어서, 상기 채널 코드 포맷에 따르는 주파수에 클록된 상기 바이너리 데이타 신호를 갖으며, 상기 데이타 시컨스들은 상기 클록 주파수에 의해 규정되는 2개 클록 주기 이하에 걸쳐있는 상기 바이너리 데이타 신호안의 2개 결과 신호 위상 전이를 포함하는 것을 특징으로 하는 디코딩 방법.
  37. 제34항에 있어서, 상기 채널 코드 포맷에 따르는 주파수에 클록된 상기 바이너리 데이타 신호를 갖으며, 상기 데이타 시컨스들은 상기 클록 주파수에 의해 규정되는 6개 클록 주기 이상에 걸쳐있는 상기 바이너리 데이타 신호안의 2개 결과 신호 위상 전이를 포함하는 것을 특징으로 하는 디코딩 방법.
  38. 제34항에 있어서, 상기 채널 코드 포맷에 따르는 주파수에 클록된 상기 바이너리 데이타 신호를 갖으며, 상기 데이타 시컨스들은 상기 클록 주파수에 의해 규정되는 비트 셀들 사이에서 발생하는 상기 바이너리 데이터안의 제1신호 위상 전이와, 그 제1신호 위상 전이 뒤에 발생하는 상기 바이너리 데이타 신호안의 연속적인 제2신호 위상 전이를 포함하며, 그 양 신호 위상 전이는 상기 클록 주파수에 의해 규정되는 적어도 4개 클록 주기에 걸쳐 있는 것을 특징으로 하는 디코딩 방법.
    ※ 참고 사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930005679A 1992-04-03 1993-04-02 채널코드디코더와디코딩방법 KR100296072B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7/863,602 1992-04-03
US07/863,602 1992-04-03
US07/863,602 US5390195A (en) 1992-04-03 1992-04-03 Miller-squared decoder with erasure flag output

Publications (2)

Publication Number Publication Date
KR930022763A true KR930022763A (ko) 1993-11-24
KR100296072B1 KR100296072B1 (ko) 2001-10-24

Family

ID=25341383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005679A KR100296072B1 (ko) 1992-04-03 1993-04-02 채널코드디코더와디코딩방법

Country Status (6)

Country Link
US (1) US5390195A (ko)
EP (1) EP0564283B1 (ko)
JP (1) JPH06318929A (ko)
KR (1) KR100296072B1 (ko)
AT (1) ATE198109T1 (ko)
DE (1) DE69329740T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2740280B1 (fr) * 1995-10-20 1997-11-21 Cga Hbs Systeme permettant un decodage correct, sous forme d'un message binaire, d'un code magnetique enregistre sur une piste magnetique
US5875202A (en) * 1996-03-29 1999-02-23 Adtran, Inc. Transmission of encoded data over reliable digital communication link using enhanced error recovery mechanism
US5812603A (en) * 1996-08-22 1998-09-22 Lsi Logic Corporation Digital receiver using a concatenated decoder with error and erasure correction
US5875199A (en) * 1996-08-22 1999-02-23 Lsi Logic Corporation Video device with reed-solomon erasure decoder and method thereof
US5953636A (en) * 1996-10-30 1999-09-14 Lsi Logic Corporation Single-chip DBS receiver
WO1998027681A2 (en) * 1996-12-18 1998-06-25 Koninklijke Philips Electronics N.V. Transmission system and recording system having a simplified symbol detector
US6219814B1 (en) 1996-12-23 2001-04-17 International Business Machines Corporation Method and apparatus for selectively varying error correcting code (ECC) power in a direct access storage device (DASD)
JP3502559B2 (ja) * 1999-02-05 2004-03-02 松下電器産業株式会社 消失訂正方法、及び消失訂正回路
US6799294B1 (en) * 2000-04-06 2004-09-28 Lucent Technologies Inc. Method and apparatus for generating channel error flags for error mitigation and/or concealment in source decoders
US20020199153A1 (en) * 2001-06-22 2002-12-26 Fall Thomas G. Sampling method for use with bursty communication channels
KR100519771B1 (ko) * 2003-07-10 2005-10-07 삼성전자주식회사 에러 정정 디코딩 방법 및 그 장치
US7689132B2 (en) * 2005-06-07 2010-03-30 Industrial Technology Research Institute Interference-rejection coding method for an optical wireless communication system and the optical wireless communication system thereof
US7743309B2 (en) * 2006-03-17 2010-06-22 Microsoft Corporation Distributed source coding with context
US9082457B2 (en) * 2013-05-23 2015-07-14 Kabushiki Kaisha Toshiba Data decoding control apparatus, data storage apparatus and data decoding method
CN104639179B (zh) * 2013-11-13 2018-08-14 上海华虹集成电路有限责任公司 通过二进制本原bch码的缩短码检测特殊错误模式的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3108261A (en) * 1960-04-11 1963-10-22 Ampex Recording and/or reproducing system
US3639900A (en) * 1970-05-27 1972-02-01 Ibm Enhanced error detection and correction for data systems
US3810111A (en) * 1972-12-26 1974-05-07 Ibm Data coding with stable base line for recording and transmitting binary data
US3786439A (en) * 1972-12-26 1974-01-15 Ibm Error detection systems
USRE31311E (en) * 1976-03-19 1983-07-12 Ampex Corporation DC Free encoding for data transmission system
US4234897A (en) * 1978-10-05 1980-11-18 Ampex Corporation DC Free encoding for data transmission
US4437086A (en) * 1978-10-05 1984-03-13 Ampex Corporation Limited look-ahead means
NL8003474A (nl) * 1980-06-16 1982-01-18 Philips Nv Werkwijze voor het coderen van databits op een regis- tratiedrager, inrichting voor het uitvoeren van de werkwijze en registratiedrager voorzien van een informatiestructuur.
US4357702A (en) * 1980-11-28 1982-11-02 C.N.R., Inc. Error correcting apparatus
US4454499A (en) * 1981-12-21 1984-06-12 Sri International Digital Miller decoder
US4502142A (en) * 1982-09-07 1985-02-26 Lockheed Electronics Company, Inc. Apparatus for detecting errors in a digital data stream encoded in a double density code
US5109385A (en) * 1989-04-27 1992-04-28 International Business Machines Corporation Enhanced data formats and machine operations for enabling error correction
GB8912471D0 (en) * 1989-05-31 1989-07-19 Int Computers Ltd Data transmission code

Also Published As

Publication number Publication date
DE69329740T2 (de) 2001-08-02
EP0564283B1 (en) 2000-12-13
EP0564283A2 (en) 1993-10-06
DE69329740D1 (de) 2001-01-18
US5390195A (en) 1995-02-14
KR100296072B1 (ko) 2001-10-24
ATE198109T1 (de) 2000-12-15
JPH06318929A (ja) 1994-11-15
EP0564283A3 (en) 1996-05-22

Similar Documents

Publication Publication Date Title
KR930022763A (ko) 채널 코드 디코더와 디코딩 방법
JPH0351335B2 (ko)
JPH06195893A (ja) データ記録方法及び装置
KR920008049B1 (ko) 동기회로
US4456905A (en) Method and apparatus for encoding binary data
US4766602A (en) Synchronizing signal decoding
US4860324A (en) Information data recovering apparatus
JP2713574B2 (ja) アドレスマーク発生方法および回路
WO1990013122A1 (en) Multi-purpose circuit for decoding binary information
JP2592054B2 (ja) データ記録方法
JPS5923647A (ja) 直列デ−タ信号の変換方法および変換回路
JPH07326139A (ja) 記録符号化ディジタル信号再生装置
US4553131A (en) Method and apparatus for encoding a binary data stream into a binary code stream
EP0206221A2 (en) Apparatus for recording and reproducing digital signal
GB2154399A (en) Method of encoding a stream of data bits arrangement for performing the method and arrangement for decoding the stream of channel bits obtained in accordance with this method
KR890009127A (ko) 프레임동기화 방법 및 시스템
JPS6243271B2 (ko)
JPH01118274A (ja) デジタルデータの記録方式
JPH0690853B2 (ja) デイジタル信号の時間軸補正装置
KR980700654A (ko) 채널 신호를 정보 신호로 디코딩하는 장치 및 그 장치가 제공된 재생 장치(Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus)
JP3318937B2 (ja) デジタル同期検出装置
GB2032228A (en) DC free encoding for data transmission
JP3239663B2 (ja) 変調方法、変調装置及び復調装置
CN1127730C (zh) 数字信息信号记录装置和编码装置
JP2606194B2 (ja) デジタル信号の伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee