JPS60149247A - ２進デ−タ伝送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報チャンネルを介しての直列的な２進形式の
データ伝送に関し、より詳細にげ自己クロックを行なう
信号伝送方法及び装置、更にけ零周波数において応答の
ない情報チャンネルによる伝送方法及び装置に関する。

また本発明ｔ−ｊ特定の２進コードの符号化及び復号化
に係り、情報争ヤンネルが磁気テープを含む特別の用途
を見出した本のである。

２進形式のデータ又は情報はデータビットから成り、各
ビットの情報ｔ−ｊ２つの状態のうちの１つ又は他のも
のの形態をなしている。かかる状態げしばしば論理゛１
“及び８０″　と称される。２進形式による動作におい
ては各ビットの夫々の論理状態を認定する必要がある。

これらのビットがテープに記録されるか、又は他の方法
で記録もしくげ伝送される場合、情報の各ビットは情報
の応答ビットを含む時間間隔又はスペースをあられすビ
ットセルに保持されるべきである。その論理状態は「イ
エス」又は「ノーＪ、ｒ’＋Ｊ又け「−」。

「アップ」又け「ダウン」、「真」又は「真でない」等
の種々な形で認識又は参照される。情報が子−プレコー
ダに記録されている場合、これらの状態は反対の磁気極
性をなしている０１つの状態に基準レベルを、他の状態
に異なるレベルを有せしめることは普通で、その場合第
２の状態の表示σ認識可能な信号によって与えられるが
、第１の状態はかかる信号の不存在により表示される。

正論理と負論理がある。更に２つの状態の何れが「１」
で「０」と呼ばれるかけ本発明の目的に何の差異も与え
ない。

本発明は零周波数では応答しない磁気記録チャンネルの
ような情報チャンネル、即ち直流では伝送しない情報チ
ャンネルへの特別の用途を見出したものである。一般に
データビットけできる限り密に、しかも誤り灯許容しう
るほど少な（ｆ！るように記録することが望オしいｃ２
進データを記録するために種々の記録形式、即ち２進デ
ータコードが開発された。あるコードに自己クロック（
セルフ−クロッキング）１ｒ−可能ならしめている０即
チヒットセル間隔は別のタイミングパルスヲ必要とせず
に、被記録ビット・データにおいて職別されつる。

直流を伝送しない情報チャンネルにおいて、２進波形け
、少くともビット率と同じ大きさの周波数でチャンネル
が実質的な応答を与えない限り。

線形応答補償回路によってけ除去できないピーク振幅値
を零交差位置の歪みをうける。これらの歪みに通常ベー
スライン変動と書かれ、実効的な信号対雑音比を減少さ
せ、従って被記録信号の検出の信頼性を劣化せしめる。

通常の伝送形式即ちデータコードはミラーの米国特許第
３，１０８．２６１号に開示された記録再生装置におい
て使用されたものである。ミラーコードにおいて論理１
け夫々のビットセル、特に中間セルにおける特定位置で
の信号層移によってあられされ、論理０げ夫々のセルに
おける特定のより早い位置、特に各ビットセルの初め、
即ち前縁での信号遷移によりあられされる。ミラー・フ
ォーマットにその中心での遷移を含む間隔に続く１ビッ
ト間隔の最初において生じる何れかの遷移の抑制を含む
。これらの規則Ｋｘって生じる波形あ非対称性は直流を
情報キャンネルに導入する、ミラーコードに基づいてけ
いるが除去された直流成分を有するコードけＡ　−Ｍ　
−ｐａｔｅｌによって［研気記録における零変調符号化
、　Ｉ　ＢＭＪ　−Ｒｅｓ・Ｄｅｖｅｌｏｐ−、＋　６
’ｌ　Ｉ　Ｌ　Ａ　４　＋　１９７５年７月」に記載さ
れている。通常ＺＭと呼ばれているこのフォーマットに
大部分の入力シーケンスに対してミラーフォーマットに
基づいているが、偶数の１を有するフオーム０１１１・
旧−・１１０のシーケンスは特別の規則によって符号化
される。このコードは符号化波形内の直流成分を除去す
るが、それはシーケンスの何れかの部分をコード化する
のに先立って特別に符号化すべき各シーケンスが認定さ
れるべｐことを犠牲にする。このシーケンス走査の要件
に被表示タイプの最長可能シーケンスとほぼ同じ長さの
符号化遅れ（及びコーダー・メモｌ　）を含む（無限大
のメモＩＪを必要とする点を避けるため２パテ／ｌ／−
シス午Ａ　（Ｐａ１ｅｌ　ｓｙｓｔｅｍ　）は附加的に
適当に選択されたバ１１子イ・ビットを挿入することに
よって周期的に入力シーケンスを分割する。

このことに実際に被挿入ビット″ｆ調整するため速度切
換を必要とする。更にそれらのビットは記録のためにｔ
用可能なあるスペースを必ず占有する。

本発明によれげ１／Ｔビット／秒の２進入カデータげ１
秒の遷移間の最少間隔、３Ｔ秒の遷移間の最大間隔、及
び１．５Ｔ秒で遷移の大キサの半分の波形の積分（ｒｕ
ｎｎｉｎｇ　ｉｎｔｅｇｒａｌ）に対する最大値？有す
るが直流成分のない２進波形に符号化する。符号化処理
は速度変化を必要とせず、ただ２秒の符号化遅れを生じ
るのみである。復号化Ｆｆ２つの連続ビット間隔以上の
検をを必要としない。

従って誤りはこの境界を越えて伝搬し得ない。本発明に
おいて使用されているフォーマットげ連関変化及び附加
された冗長性並に長ｈメモリーなしに、２Ｍフードの直
流のない特性を有するミラーコードの高周波応答の要件
ｆ達成している。

本発明のフォーマットに非直流、自己クロック。

非零復帰フォーマット即ちＤＣＦ−８Ｃ−ＮＲＺとして
特徴づけられている。

従って本発明の主たる目的は、勿論直流機能を有する情
報チャンネルと共に使用できるが、直流を伝送できない
情報チャンネルに対して直列に２進データを伝送する装
置及び方法を提供するにある。

本発明の他の目的は自己クロック形式でデータが伝送さ
れるような方法及び装置を提供するにある０ 本発明の更に他の目的は速度変化又は大型メモリの不要
な方法及び装置を提供するにある。

本発明及びその効果を理解するためＫは、以前に使用さ
れていた穏々の２進データフオーマツトを考えるのが有
効である？第１図け２進形式で直列に情報を伝送又は記
録するのに有用な多数の２進信号波形を示す。波形ＩＨ
は本発明の一７オームノフオーマツトを使用している。

第１図の波形げ複数のビットセルに一分割され、各セル
は２進データビツトを含んでいる。即ち各セルにおいて
２進情報は状態１又け０である。この例のように第１Ａ
図は多数の連続的なビットセルにおける情報の２進状態
を示す。この同じ情報は夫々の波形における種々のフオ
ームに含まれている。

波形ＩＢｔ−を零復帰ＲＺ　（ｒｅｔｕｒｎ　ｔｏ　ｚ
ｅｒｏ）　７　オーマットをあられしており、複数の１
に上方、回正レベルによってあられされ、複数の０け下
方。

即ち負レベルによって表示でれ、信号はセル間の中心、
即ちＯレベルに復帰する。

ご〈一般に使用されているフォーマツ）Ｖｆ波形ＩＣ及
びＩＤによって示された非零復帰ＮＲＺ（ｎｏｎ　ｒｅ
ｔｕｒｎ　ｔｏ　ｚｅｒｏ）　コードである。波形ＩＣ
。

Ｎ　ＲＺ　−Ｔ、σビットセル間の零に戻ることなく。

波形ＩＢ、Ｒ，Ｚに対応する。このコードにおいて。

信号ｉｊルベル、即ち１ピツ）？含む全セルに対する状
態に止まり、そして０レベル、即ちビットセル中に０状
態がある状態に至る、従って連続的ビットセルが異なる
状態にある時のみ遷移がある。

第１Ｄ図、ＮＲＺ−Ｍに示す波形において、コードは非
零復帰マーク・コードで、各論理１は２レベル間の遷移
によって表示されるが、論理０けかかる遷移の不存在に
よってあられされる。両ＮＲＺコードの難点は信号が比
較的長期間１つの状態又は他の状態に止まるので、非常
に大ｔ１ｆＸタイミング・エラーの可能性があることで
ある。従って自己クロックコードを使用することけ有効
であるＯｅ形ＩＥ及ｒＦＩＦげ所謂マンチェスターコー
ドで、また２位相レベル（ＢＩ−Ｌ）及び２位相マーク
（ＢＩ−Ｍ）として知られている。第１Ｅ図の２位相レ
ベルコードにおいて、ビット状態にビットセルの真中で
の遷移の方向によってあられされる。ＪＩＢ図に示す如
く、真中のセルにおける上方向遷移は論理１を、下方向
遷移げ論理０′ｆｒあられす。ＩＩＩＩＦ図の２位相マ
ークコードにおいて。

論理１け上方向又は下方向の遷移によって示されるが、
論理０け真中のセルにおける遷移の不存在によって示さ
れる。２位相レベル信号の自己クロックは各ビットセル
における真中のセルの遷移を使用することにより達成さ
れる。２位相マーク信号の自己クロックは各ビットセル
の最初に遷移を導入することによって達成される。マン
チェスタ−コードは直流伝送機能を必要としないが、多
くの附加的な遷移を加えるために所要帯域幅を増大れて
込るフォーマットに従う波形を第１Ｇ図に示す。２位相
マーク・コードにおけるように、論理ｌｔｊ中央＋ルに
おける遷移によって示され、論理Ｏけかかる遷移の不存
在によって示される。しかしミラー・フォーマットにお
いてけ複数の論理１を含むビットセルの最初にげタイミ
ングの遷移力なく、遷移に抑制されていて、一方遅移は
夫々の中央セル遷移に従う夫々のビットセルの最初に生
じる。基本的ミラー・コードにおいて、このことに各論
理１に対する中央セルにおいて及び論理０が論理１に従
う場合を除いて各論理０に対する各セルの最初において
遷移があることを意味す尿、抑制でれた遷移切波形ＩＧ
上の×によってあられづれる◇ミラー・コードけＮＲＺ
コードのより小ζい帯域幅を必要とするだけでかつマン
チェスター・コードの自己クロックの特徴を与えるが、
直流が全くない訳ではない。論理１及び０のあるシーケ
ンスにミラー・コードに従う波形を不平衡にする。例え
ば■示された波形においてセル１１と１２間の遷移の抑
制は反対方向の遷移の抑制によって連続的にオフ＋ヴト
されない直流成分を附加しない。もし同様なシーケンス
がくり返されると。

直流成分け、第２ｒｉＡＫ関して以下に詳述するように
成長する。

本発明による一つのフォーマツ）　ヲｍ　Ｉ　Ｈ図。

ＤＣＦ’−８Ｃ−ＮＲＺに示す。本発明σ他の、しかし
反対方向の遷移を抑制することによって直流成分を除去
する。本発明によれば、そのフォーマットに従う特別の
規則により抑制されているように続いて認識できるもの
け１つの遷移であるＣ特に本発明の特別のフオームによ
れば１次の遷移は波形Ｉ　Ｈ上の×によって示されてい
るように抑制されるが、これ灯ビットセル１１の中央セ
ル遷移である。

第２図を参照してミ”ラー・コードの使用により直流問
題が生ずること及びこの問題が本発明の使用により解決
されることを説明する。ミラー・コードにおいて複数の
ビットはレベルでの位相遷移によって峻別される。１つ
を除いてＯのピット灯ピットセルの比較的最初の部分で
の遷移によって識別され、１ビツトニビツトセルでの比
較的遅い遷移によって識別される。特に図示された波形
において、０ビツトにセルの最初での遷移によって識別
される、１のビットは中央セルでの遷移によって峻別さ
れる。１つを除くこと＃″ｒ１ｒ１ビツトセルか先の遷
移内で生じる遷移が抑制されることである。この効果げ
１のビットに続く００ビツトを識別する遷移を抑制する
ことである。

第２Ａ図はデータ流れにおける連続的なビットセルの２
進状態の例を示す０波形２Ｃけミラー・フォーマットに
よりかかるデータ流れのビットを識別する信号波形であ
る。第２Ｄ図に遷移の中央点のレベルに対する第２Ｃ−
の波形下の面積の積分を示す。その遷移にこの中央レベ
ルの上下で１ユニツトを成す。各ビットセルの長さ灯時
間Ｔである。その積分はビットセルフに至るミラー信号
の各サイクル後零に戻る。その後、積分は負のままで、
続すてますます負になる。このこと灯直流成分を導入す
ることＫなって、磁気記録におけるように、情報チャン
ネルにおいて直流伝送機能がない場合に誤りを生じる◇ データ流の特定例に対する波形２Ｃ上の反映に上述の理
由を示している。１のビットを含む各ビットセルに対し
て信号は中央レベルの上下で平衡しており、積分に全く
変化を与えない。連続的な０のビットに対するレベルが
再び反対方向にある時、仁の信号は平衡になり、積分を
全く変化させない。連続的な０のビットが奇数の１ピツ
トによって分離されると、夫々の０ビツトセルの信号レ
ベルは反対方向で、再び信号は平衡になる。問題け０の
ビットが偶数の１ビツトによって分離される場合にのみ
生じる。その場合、０のビットセルでの信号レベルは同
じ方向で、その曲線下の正味の累積領域及び零からの積
分の正味の変位を生じる、２つの０ビツトの間に偶数の
１のビットがあるデータシーケンスが存在する毎に、ｅ
ｔ分の正味の変位がある０勿論、その変位は何れの方向
にもあり得、ある時は積分を零に向って戻す。しかしま
たその面積は第２Ｄ図の例に示す如く累積する可能性が
ある〇 問題灯明らかに一連の偶数の１の状態に続くＯの状態の
最初で遷移を抑制することによって生じ。

信号を非対称ならしめる０本発明によるその問題の解決
に、更に他の遷移を抑制することである。

本発明による１つのフォーマットにおいて抑制されるの
け次の前の遷移で、その結果に波形２Ｐ３で示されてお
り、附加的な被抑制遷移に×で示されて辺るｔ、第２Ｆ
図に示すように、この波形の積分から明らかなように、
正味の直流成分けない。勿論、これ社抑制された遷移が
デコーダによって認定できる場合にのみ可能である。他
方、情報灯失われる。本発明けこれらの抑制された遷移
全認定する方法及び装置を含む。

かかる認定が達成される仕方を理解するために。

入力情報流は次の３つのタイプの連続ｆｘ可変長シーケ
ンスと見なしうるｃ、　ｌａ）　ｏ　ｎなく１のフオー
ム１１１１・・・・・・１１１のクーケンス、（ｂ）最
初及び最後の位置に０？有する奇数の連続的な１又げ１
でないフオーム０１１１・・・・・・１１１０のシーケ
ンス（ｃ）０によって先行されている偶数の連続的な１
のフオーム０１１１・・・・・・１１１のシーケンスで
ある。

次に続くシーケンスの駆１ビットが零である場合にタイ
プｋｎ）のシーケンスである。

上述したように、もしミラー・コードがこれら３つのタ
イプのシーケンスに適用されると、タイプ（ａｌ及びｌ
ｂｌのシーケンスに対する波形の積分は常にシーケンス
の終りに零に達する。零に違しないの汀タイプｌｅ）の
シーケンスに対する波形の積分のみである◎むしろそれ
ｔｊ＋Ｔの値に達し、その符号けそのシーケンスに先立
つ最後の遷移の極性に依存する。更に、もしタイプ（Ｃ
）のシーケンスが続くなら、直接又は他のタイプのシー
ケンスの組合せ後、タイプＩＣ）の他のシーケンスによ
って、連続なシーケンスの積分が成長する。ある選択さ
れた連続シーケンスに対し、その積分は際限なく成長し
、これは波形２Ｄによって示す如く、波形に直いので、
積分における各増加分はタイプ（Ｃ）のシーケンスにお
いて開始される。本発明によればタイプ（ａｌ及び（ｂ
ｌのシーケンスはミラー・コードにより符号化される。

タイプ（ｅ）のシーケンスｉｊｉ＆後の１を除いて全て
のビットに対しミラー・コードの規則により符号化され
る。この意味によって分離されているタイプ（Ｃ）のシ
ーケンス灯タイプＴｂｌのシーケンスと同じに見られる
。即ち最後の１けＯのように見、ｔシーケンスの積分は
零ならしめられる。

第２図の例で夫々のタイプのシーケンスは第２Ｂ図に認
められる。

定義により、タイプ（Ｃ）のシーケンスに汀直ちに次の
シーケンスの最初の論理Ｏが続く、遷移はとの０からタ
イプ＋Ｃ）のシーケンスを分離せしめ得ない。従って復
号化のため特別のコード化が優れている。デコーダｉｊ
通常の如く符号化された論理１にけ遷移のない２ビット
間隔が続く時、論理１及び０けそれらの間隔において連
続的Ｋｌｆ（方略れるぺｇである。他の遷移シーケンス
灯ミラー・コードに関して符号化寧れる◎ このコードに対する符号化処理ｉｊ、モジュ四−２がタ
イプ（ｂｌのシーケンスの最終ビットでｔｔｅかった最
後より前のＯからエンコーダによって論理１の出力の数
について保持されることを必要とする。もしカウントが
１（奇数の１）で、符号化すべき次の２つのビットがそ
の順で１及び０であれば１次の２ビット間隔において出
力に遷移ｔｊ７Ｔｈい。

もし次に続くビットが他の０であるなら、それ汀通常の
ミラー・コードのように遷移によってその前のものから
分離される。

従って本発明の方法及び装置は直流を伝送できない情報
キャンネルに対し２進形式のデータ伝送を提供し、その
情報は自己クロック方式で伝送される〇 前述したように、何れの２進状態が論理１及び０と考え
られるかは問題で汀ない。上記において中央セル遷移に
よって通常マークされた状態け１状態で、セルの縁の遷
移によって通常表示された状態ｔ−ｊｏ状態と考えられ
る。

第３ＵｇＩは、上述したフォーマットにより直列２進形
式のデータ流を符号化し、この情報を情報チャンネルに
対し伝送し、かつ続いての使用のため受信信号を復号化
する装置のブロック図である。

データ源１０ｔｊクロツク源１６から通路１４ｆ介して
与えられる汐ロックパルスによってクロックされる時１
通路１２に直列的に２進形式のデータを与える。データ
源１０のデータはある数の原点から生じつる。しかしそ
れらが生じると、データは周知の手段によって２進形式
に変換され１通路１４上のクロック・パルスによって直
列的にクロック・アウトされるように形成される。

クロック源１６に周波数ＩＦで周期的にクロック・パル
スを発生する。そのクロック源Ｕ多数の周知の発振器の
いくつかを含んでいる。発生されたクロック・パルスに
早い立上り時間を肩する。

論理１及びＯｆ識別する遷移が中央セル及び縁セル又げ
よね一般的にけ遅い位相及び早い位相において生じる限
りにおいて、クロックｍｌ　６ｔ−ｊ２位相のクロック
・パルスを生じる。位相１（φ１沖クロック・パルスは
通路１８に与えられ１次いでデータ源１０をクロックす
るため通路１４に与えられる０位相２（φ２）のクロッ
クパルスは通路２０に現われる。

エンコーダ２２は通路１２を介してデータ源１０から直
列形式のデータを受信し、ｔ−九通路２４ｆ介して通路
１８から４１クロツクパルスを及び通路２０’ｉ介して
φ２クロックパルスを受信する。エンコーダ２２げ上述
したように本発明のフォーマットＤＣＦ−８Ｃ−ＮＲ，
Ｚにより受信された如くデータによって動作する〇 符号化データは通路２６を介して情報争ヤンネル２８に
与えられる。このチャンネルけ、情報力記録され、後に
読出される場合に磁気テープレコーダを備えつる。情報
チャンネルの出力は通路３０に現５われる。その信号に
おける遷移は遷移をあられす通路３４上の信号を発生す
る遷移検出器３２によって認識される。

デコーダ３６にこれらの遷移信号を受信し、その情報を
元の信号又は関連した形式の信号に復号して、復号され
た情報を通路３８を介してデータ使用回路４０に与える
、前述したように１本発明の信号フォーマットは自己ク
ロッキングである。

即チデコーダ３６汀各ビットセルにおいて遷移が発生し
た時点を認定できる元のφ１及びφ２信号に対応して時
間を合せなければならない。この同期化はクロック源１
６の２倍の周波数、即ち周波数２Ｆでクロックパルスを
与えるクロック源４２０使用により達成されるｅクロッ
クを同期化するため、デコーダからの信号は通路４４を
介して与えられるか、或いは遷移検出器３２から通路４
６を介して与えられる。倒れの場合でも、適当なタイミ
ング信号が通路４８を介してデコーダに与えられる。オ
たタイミング信号げデータ使用回路４０に与えられる。

これらの信号は通路５０を介してクロック源４２から直
接、又はデコーダを経由し通路５１ｆ介して間接的に与
えつる。通路が複数の導体を含むことに注目されたい。

他の多数の回路が使用づれうるが、Ｆ４１￥ｌけエンコ
ーダ２２を示し、第５図ｉｊ該回路のタイミング図を示
す。その回路への入力は夫々通路２４及び２０ｆ介して
与えられた位相１（φ１）及び位相２（φ２）のクロッ
クパルス並に通路１２を介して与えられたデータ人力Ｄ
「である。これらクロックパルスを波形５Ａ及び５Ｂで
示す。（夫々の波形がその回路に現われる点は図面で円
でかこんだ文字によって識別される。）波形５Ａで示す
ように、φ１クロックパルスけ１ビツトセルの長さに等
しい期間で周期的に発生し、早い立上り。

立下り時を有し、０．５ビツトセルよりも実質的に短い
パルス長を有する均一パルスである。波形５Ｂで示され
たφ２クロックパルスは遅延された０、５ビツトセルを
除いてφ１クロックパルスと同一である。従ってφ１ク
ロックパルスは各ビットセルの最初で立上り、φ２クロ
ックパルスは各ビットセルの中点で立上る。入力データ
は次のピッ）ＤＩ（ｔｌＬ形ＩＣ）のようにＮＲＺ−Ｌ
のフオームで与えられる。特定のビットセルに対するデ
ータ入力（Ｄｌ）ｌｄＪＫフリップフロップ５２のＪ端
子に与えらｈ、る。同時にデータ人力はインノクータ５
４によって反転され、７１１ツフフロツフ５２のに端子
に与えられる。φ１クロックパルスげＪ　Ｋ　−ｙ　Ｉ
Ｉツブフロップ５２のクロック端子に与えられ、それに
よって波形５Ａに示すよりなφ１クロックパルスの各員
に至る遷移がＪ及びＫＩ４ｉ子上の信号をＱ及びＱ端子
に転送せしめる、従って現在Ｑ及びＱ端子に現われてい
る信号は信号ＤＯ及びＤｏ、即ち先のビットセルからの
信号及び反転信号と考えられる。信号ＤＯけ波形５Ｄで
の電流ビットとして示されている。波形げ１（上）及び
その反転０（下）で示されて因る。Ｄ　ｏ信号はＪＫフ
リップフロップ５６の端子Ｊ及びＫに与えられ、φ２ク
ロックパルスＦ−ＴＪＫフ１）・ツブ７０・ツブ５６の
クロック端子に与えられるＯ従って各クロックパルスト
共にＪＫフ１１ツブフロップ５６はＤＯがＯのとき状態
を変え、Ｄｏが１の時各り゛ロックパルスと共に（ロ）
じ状態に止まる０換言すればフリップフロップ５６げ零
ビツト状態、即ちモジュロ２ｆカウントし、出力ＰＺ０
４１％数の零ビットがカウントされる時０で、奇数の零
ビットがカウントされる時１であって、その出力げフ１
１ツブフロップ５６の端子Ｑに現われる。フリップフロ
ップ５６げ抑制されていた１の発生によりり１１ア端子
に与えられた１１セツトパルスによって１１セツトされ
る。そのリセットパルスの発生は更に後述する０ プだＤｏ信号及びφ２クロックパルスはナントゲート５
Ｂに与えられ、その出力はクロックパルスの時Ｋ　Ｄ　
ｏが零である時は何時で４ＪＫフリツプフロツプ６０ｅ
クリアする。ＪＫフリップフロップ６０のＪ及びに端子
は正の基準源に接続され。

最後の０がフリップフロップをり１１アするので。

フリップフロップ６０のクロック端子に与えラレタ各ク
ロックパルス時により端子Ｑの出力ＰＯけそのクロック
入力端子に与えられたパルスの数。

即ちモジュロ−２をカウントせしめる。クロック傅子に
与えられた信号ｉｊ波形５Ｇのように図示されたＣＬ（
１）で、更に後述されるようにして発生される。従って
ＪＫフ１）ツブフロップ６０け最後の零からの１の数が
奇数か又は偶数であるかをカウントし、Ｐｏｔｊそのカ
ウントが偶数の時０゜奇数の時１である。

上述したように所望の符号化け、０の俊に偶数個の１２
５に続いてｂるタイプｆｃ）のシーケンスヲ除いて、各
１のビットに対する中央セルの遷移を与えることである
。フリップフロップ５６及び６０ｔｊそれがタイプ（Ｃ
）のシーケンスであるか否かを決める０タイプ（ａ）及
びｆｂ）の如何なる数のシーケンスも偶数個の零を含ん
でいるので、信号Ｐｚけタイプ（Ｃ１の如何なるシーケ
ンスに対しても１である。同時に）１）ツブフロップ６
０のカウントは奇数、か又ｉｊＰ　ｏ　ｉｊ−丁度蚕移
が抑制これるべき時点前のタイプ（Ｃ）のシーケンスに
対してＩＫ等しい。

遷移が抑制されるべきか否かの決定はナンドゲ−）６２
によってｆ！すれるＣ即ちＰＯ及びＰｚが共に１で同時
にＤｌが１（信号Ｄ１けＯ）の時。

ナントゲート６２けその時終了するシーケンスがタイプ
ｔＣ）でその出力Ｓが低になることを感知する。

信号ｓｕインバータ６．４によって反転され、それに対
する波形σ波形５Ｊで示されている。ナンド’ｙ”　−
トロ　６　ハ信号Ｓ、　Ｄ　ｏ及び≠１クロックパルス
に応答するｅ従ってナントゲート６２が、１つのビット
が抑制されるべきで、Ｄｏが１であることをあられす時
、さ本なければ遷移があることを示している時、ナント
ゲート６６は次のφ１クロックパルスの発生によりＪＫ
フ１１ツブフロップ５６に１）セットパルスを与える。

ナントゲート６６へのＤｏ大入力さ４１斤いと２つの０
のジーケンステ生シる如（Ｄｏが０の時１１セツトパル
スｆ阻止する。

１のビットに対する中央セルの遷移は３つの信号、即ち
ＤＯ信号、φ２クロック信号及びＳ反転抑制信号が与え
られるナントゲート６Ｂによって発生される。従ってナ
ントゲート６８の出力は波形５　Ｇ、　ＣＬ（ＩＨＣよ
って示される信号の反転したものである。ナントゲート
６８の出力杜、ナントゲート６２がそこでの遷移が抑制
されるべきことを決めた時を除いて、Ｄｏが１である時
は何時でも中央セルで生じるφ２クロックパルスのＭｒ
ｄＪＫおいて負になる０ナントゲート６８の出力社上述
１．たＪＫフ１１ツブフロップ６０に対しクロックパル
スを与えるためインバータ７０によって反転される。

。複数の論理Ｏｆ含むとットセルの最初の遷移は３つの
信号、即ちφ１りｐツクパルス、Ｄｏ信号及びＤ１信号
が与えられるナンドゲー）７２によって発生される。ナ
ントゲート７２の出力の反転は波形５Ｈによって示され
る。ナントゲート７２の出力はＤｏ及びＤｌがＯである
時のみ各ビットセルの最初においてφ１クロックパルス
の期間で０である、従って波形５Ｈ，ＣＬ（０−０）［
示すような信号は複数の論理Ｏｆ含むビットセルによっ
て先立つ複数の論理Ｏｆ含むビットセルの最初において
正パルスを有する。ナントゲート７２は複数の論゛理１
によって先立つ複数の論理０を含むビットセルの最初に
おける遷移を抑制するように動作する。通常のミラーコ
ードによると、ナントゲート６８及び７２からの信号は
ナントゲート７４に与えられ、該ナントゲート７４は、
本発明により抑制された適当な遷移を以って、複数の論
理１’ｌ含むビットセルに対する中央セルの遷移を示す
信号と複数の論理０を含むビットセルに対する縁セルの
遷移を示す信号とを組み合せる。

ナントゲート７４の出方は０人力に接続されたＱ出力を
有するＤ）１フツプフロツプ７６のクロック端子Ｃに与
えられ、端子Ｃの各遷移信号は状態の変化、即ち通路２
６上の波形５工による遷移を発生する。

エンコーダの特別の仕事は下記の如く要約しうる０ （１）　まずタイプ＋Ｃ）の各シーケンスの最初ｆ認定
しなければならない。このことは、１つの０が符号化さ
れる毎に反転しかつタイプＩｃＩのシーケンスの終りに
遷移が禁止される毎にクリアされるフ１１ツブフロップ
５６により、第４図のエンコーダにかいてなされる。明
らかに、この７１Ｊツブプロツプはタイプ（ｂ）のシー
ケンスにおいて２問反転し。

タスプ＋Ｃ＞のシーケンスにおいては全く状態を変えず
、従ってもし符号化が開始する前にクリアされるならば
何れのシーケンスの開始前にもそのクリアされた状態に
ある。

１２）　次にタイプＩｃ）のシーケンスの終峠を認定し
なければならない。このことは、１つの１が符号化され
る毎に反転しかつ１つの０が符号化される毎にクリアさ
れるフリップフロップ６０によりｉ４図のエンコーダに
おいてなされる。次いでもしフリップフロップ６０がそ
のセット状態にあるなら、符号化すべき現在のビットは
１で９次のビットは０でθカウントフリッププロップ５
６はそのセット状態にあり、その時は丁度遷移を抑制す
べき時である。従ってそのエンコーダのこの部分は１０
ビツトの見通しくルック・アヘッド）全必要とするが、
それ以上は必要ない。換言すればエンコーダのこの部分
では１のビットの遅延をこうむる。他の全ての符号化は
米国特許第３．１０８．２６１号の規定に従う。

第３図に示すように１通路２６上の符号化情報は情報チ
ャンネル２８を通り１通路３０？介して遷移検出器３２
に至る。その遷移検出器は種々の形態をとりうる。遷移
検出器の一例？第８図ヲ参照して後述する。遷移検出器
の出方は通路３４ｆ介してデコーダ３６に与えられる。

デコーダ３６及び２Ｆクロツク源４２の一例を第６図に
示す。第６図の回路に対するタイミング図を第７図の波
形で示す。第８図に示す検出器３２のような遷移検出器
は第７Ａ図に示すようにして入力路３４にパルスを発生
する。第７Ａ因で鋭いパルスは各遷移を示す。遷移パル
スはワンショット・マルチパイブレータラ構成するＤフ
リップフロップのクロック入力に与えられ、これにより
Ｄフリップフロップ７８のＱ出方に波形７Ｂのパルスを
発生する。各出力パルスの持続期間はＤフリッププロッ
プ７８のＱ及びＱ端子間に接続された積分抵抗及びコン
デンサの時定数によって決まる０そのパルスの持続期間
は０，５ビツトセルに対して短かくなってｂる〇 波形７Ｂｃ”＋信号は図示の如く接続されたＤフリップ
フロップ８０のクロック入力に与えられて各クロックパ
ルスによりその状態を変えることによリ、波形７Ｄで示
す波形をＨ１カ端子互に発生し。

遷移検出器３２によって検出される各遷移により状態を
変える〇 クロックパルスはクロック源４２によって発生されるが
、該クロック源は図示した回路において波形７Ｃで示す
如く２倍のビット周波数でパルスを発生する電圧制御発
振器８２を含んでいる。図示の回路で、Ａ９で示す集積
回路は第６図に示す如く接続された３ライン受信器のモ
トローラタイプＭＣ１０１１６の集積回路から成る。被
伝送信号によるこれらクロックパルスのタイミングハ後
述する。−２倍周波数２Ｆのクロックパルスはクロック
端子における各クロックパルスに遷移を与えるように接
続されたＤフリップフロップのクロツタ端子に与えられ
るｅ従ってＤフリップフロップ８４の端子Ｑの出力は波
形７Ｇで示すように、ビット周波数の矩形波である。Ｑ
出力は同じ矩形波であるが逆位相である。

Ｄフリップフロップ８４のＱ出力はノアゲート８６に与
えられ、そのノアゲートへの他の入力は波形７Ｃの信号
の反転となる。ノアゲート８６の出力はセル境界でビッ
トセル速度のφ１クロックパルスを形成する波形７Ｂで
示す形態をなしている。同様に、Ｄフリップフロップ８
４のＱ出力ミノアゲート８８に印加されるが、オた該ノ
アゲートには波形７Ｃとは反対位相の信号が与えられて
おり、従って波形７Ｆで示す如く中央セルにおけるビッ
ト周波数のφ２クロックパルスを発生するＣ検出された
伝送信号、即ち波形７Ｄ１はＤフリップフロップ９ｏ及
び９２のＤ入力端子に与えられる◎Ｄフリップフロップ
９２は２形７Ｆｆｌφ２クロツクパルスでクロックされ
、従って波形７Ｄノテ一タ信号における遷移に続く各ク
ロックパルスの発生により端子Ｑでの出力に変化を与え
る。

これにより波形７Ｈで示すような形式の信号を発生し、
その夫々のセルの最初又は中央でのデータ信号遷移の場
合、中央セルにおいて遷移が存在するＯ 同様ＫＤフリップフロップ９０は波形７Ｂのφ１り四ツ
クパルスによってクロックされ、その出力は波形７■で
示すように、信号遷移の後で発生する第１φ１クロツク
パルスで状態を変える。

従って波形７■は、前のビットセルの中央セルでの遷移
の場合にはビットセルの最初又は現在のセルの最初にお
ける遷移を示す。

ｉ形７ＨのＤフリップフロップ９２のＱ出力ｉｔ遷移検
出器として接続これた排他的オアゲート９４に与えられ
る。即ち抵抗９６及びコンデンサ９８は排他的オアゲー
ト９４の他の入力へのＤフリップフロップ９２のＱ出力
の印加を遅らせるように接続されているにれによりＤフ
リップフロップ９２のＱ出力における如何なる遷移も遅
延信号が他の入力に現われる迄、排他的オアゲート９４
の２つの入力を瞬時に異ならしめ１両入力を同じにする
。合成パルスは波形７Ｊで示す。

波形７ＪのパルスｉＤフリップフロップ１００のＣ入力
に与えられたφ１パルスをカウントする４状態カウンタ
から成るＤフリップフロップ１００及び１０２ｆリセツ
トするために使用でれている。

４状態カウンタは従って被伝送信号ＫＩＶ移がある何れ
かのビットセル後に生じるφ１クロックパルスをカウン
トする。Ｄフリップフロップ１０２のＱ出力は遷移が存
在したセルに続く第２ビツトセルの最初に０になる。最
初に情報が符号化される態様から、遷移が存在したビッ
トセルに続（ｌ！２ビットの中央附近で波形７Ｊの信号
によってリセットされない場合、遷移が伝送信号から抑
制されることは明らかである。従って波形７にで示すよ
うな４状態カウンタの状態は抑制された遷移をあられす
。波形７にで示す信号拡オアゲート１０４の１つの入力
に与えられ、φ２クロックパルスはインバータ１０６に
よって反転され、ゲート１０４の他の入力端子に与えら
れる。これにより遷移が存在した前の最後のセルに続く
第２セルにおける中央セルにパルスが発生する。この信
号は伝送信号から抑制された遷移を示す。

上述したように、Ｄフリップフロップ９０及び９２は以
前の最後の夫々のクロックパルスに続いて生じる遷移を
識別する。夫々のＱ出力は排他的オアゲ−）１０ｇに与
えられ、Ｄフリツプフロツプ９０及び９２の出力が異な
る時は何時でも１つの１出力を発生する。何れのフリッ
プフロップが最初に遷移を認定するかによって決まる時
における伝送データ流中の各遷移により差が発生する。

従って中央セルでの遷移は最初フリップフロップ９２に
よって認識され、セルの縁での遷移は最初フリップフロ
ップ９０によって認識これる。波形７Ｍで示す如く排他
的オアゲート１０８の出力は波形７Ａの遷移パルスに対
応するパルスから成る、波形７Ｍの信号は反転されたφ
２クロックパルスによってクロックされるＤフリップフ
ロップ１１０のＤ入力に与えられる。これにより中央セ
ルに遷移があって他の倒れのセルもＯである何れのビッ
トセルに対してもＤフリップフロップ１１０のＱ端子に
１を発生する。

抑制されたパルスの再挿入はＤフリップフロップ１１２
及びノアゲート１１４の動作によって逼、成され、波形
７ＰのＮＲ，Ｚ−Ｌフオームの再構成信号を発生する。

再構成（Ｒ号は次いで通路３８を横切ってデータ使用回
路４０に至る。Ｄフリップフロップ１１２０反転出力は
ノアゲート１１４の１つの入力端子に与えられ、波形７
Ｌの被抑制パルスを示す信号がノアゲート１１４の他の
端子に与えられる。従ってこれにより１つの１のビット
を含むビットセルに続くビットセルにおいて被抑制パル
スが発生する時は何時でも１つの１が発生する□この信
号は波形７０によって示す如く、接合１１６においてＤ
フリップフロップ１１０がらの信号と組合される。Ｄフ
リップフロップ１１２は通路３８にＮＲＺ−Ｌフオーム
の再構成データを発生する反転φ２クロックパルスによ
っチク０ツクされる。反転φ２２クロツクパルスデータ
使用回路４０による使用のため通路５１上に発生される
。

クロック回路４２の電圧制御発振器８２のタイミングを
とる問題に戻って、電圧制御発振器８２の出力は導体１
１８’ｅ介して位相比較器１２０に与えられ、発振器８
２の位相をＤフリップフロップ７Ｂの出力の位相と比較
し、信号の位相が相異する大ｔｙ及び方向に応じてフィ
ルタ２２ｆ介して出力を発生する。不平衡信号は差動増
幅器１２４（例えば図示のように接続されたフェアチャ
イルド・リニア・演算増幅″ａ７０２　）　Ｋ与えられ
る。

差動増幅器１２４はＤフリップフロップ７８の出力によ
って表わでれる遷移に関［７て発振器出力を適当な位相
とするように１期間を制御するため電圧制御発振器８２
に与えられる制御電圧を発生する。表示器１２８はクロ
ック源４２が受信上れた遷移と適正に同期化されていな
い時ｆ　Ｉｉ　Ｅ　Ｄ　１３０によって表示する。次い
でクロック源４２けクロックパルスを抑制することによ
って種々の方法で同期に戻りうる。

他のデコーダ３６及びクロック源４２’ｌａ８図に示す
。１８図の回路のタイミング図を第９し１に示す。更に
第８図の回路は遷移検出器３２′ｆ有する。受信信号は
波形９Ａによって図示されたフオームである。この信号
は遷移検出器３２の端子Ａにおいて通路３０上に与えら
れる。遷移検出器３２はＩＪ　ミッタ回路１３２及び微
分回路１３４を備λ−でいる。ＩＪ　ミッタ回路１３２
は入力信号を大き（増幅し、そのピークをカットして波
形９Ｂで示す如く、入力信号の零父差において鋭い遷移
を有するライン３４上の対応データ出力信号を発生する
。リミッタ１３２からの反転出力信号は微分回路１３４
に与えられ、増幅器１３６において反対位相の信号？発
生する。増幅５１３６の２つのＷ力はノアゲート１３８
及び１４０に与えられ。

反転信号はノアゲート１３８への印加に当って遅延線１
４２によって若干遅延オしめられ、非反転　′イｈ号は
ノアゲート１４０への印加に当って遅延線１４４によっ
て若干遅延せしめられる。従って微分回路１３４は入力
信号波形９八における各遷移に対するパルスと共に波形
９Ｃによって示す波形の信号全ライン４６に発生する。

この実施例におけるクロック源４２は点りに′おいて波
形９Ｄの形の信号を発生するリンギング発振器から成り
、この信号は増幅及びリミッティングの後に、波形９　
ＥＫよって示す如き点Ｅでの矩形波となる１４本実施例
においてクロック源４２ｆ有する隼積回路Ａ３け図示の
如く接続されたモトローラ・トリプル・ライン受信器Ｍ
Ｃ１０２１６から成わ、ビン１及び６は接地され、ビン
８は−５゜２ｖである。発振器の共振回路における発振
に対しライン４６上のパルスの位相は発振’ｅａめるか
遅らせて点Ｅでの出力を入力情報における遷移と同期さ
せる。点Ｅのクロック出力の位相は可変インダクタンス
１４６によって調節され、波形９１つで示スようにクロ
ックパルスを波形９Ｂで示すようなデータ遷移に対し適
当な関係におく。

波形９Ｂのデータ信号はＤフリップフロップ１４８のＤ
入力に至る通路３４を介し、てデコーダ３６に与えられ
る。波形９Ｅのクロックパルスはクロック出力回路１５
０’）介してＤフリップフロップ１４８のＣ入力端子に
与えられ、クロック信号はクロック出力回路１５０にお
けるインバータ１５２によって反転される。これはデー
タを１）☆ｊ１，１子からＤフリップフロップ１４８の
Ｑ出力ｉ子にクロック送信して波形９Ａの入力データに
対応する波形９ＰＫよって示すような信号を発生する。

Ｄ７１Ｊツブフロップ１４８のＱ出力端子上の信号はＤ
フリップフロップ１５４のＤ入力端子に与えられる。波
形９Ｅのクロックパルスはインバータ１５６によって反
転され、Ｄフリップフロップ１５４のＣ端子に与えられ
る。従ってＤフリップフロップ１５４はＤフリップフロ
ップ１４８の出力ｅ受（Ｎし−ｔの出力ｆ１つの２Ｆク
ロツクパル、Ｘの遅延、即ち１．５ビットセル変位を以
って再生するｃｔた波形９Ｅのパルスはオアゲー）１５
８’！ｒ介して動作しＤフリップフロップ１６０ｆ反転
して波形９Ｈで示すような出方をＣ端子に発生する。

これらは周波数ＩＦ、即ちビットセル速度のクロックパ
ルスである。これらのパルスｉｊ：２形９Ｂの２Ｆクロ
ツクパルスによりゲートされるノアゲート１６２に与え
られて、波形９工で示す如く各ビットセルの最初におい
て発生するφクロックパルスと呼ばれるものを発生する
。これらの≠１クロックパルスはインバータ１６４によ
って反転され。

通路５１上の出力クロックパルストナル。

波形９Ｆの被クロックデータは波形９■のφ１クロック
パルスによってクロックされるＤフリップフロップ１６
６のＤ入力端子に与えられ、波形９ＪＫよって示すよう
な信号を、Ｑ出力端子に発生し、前のφ１クロックパル
ス以来波形９Ｆの被クロックデータに遷移が存在すると
、各φ１クロックパルスにより遷移を発生する。

波形９Ｇの信号は排他的才子ゲート１６８における波形
９Ｊの信号と比較される。複数の１ｆあラワす被伝送デ
ータにおいて中央セル遷移が存在する時に生ずる如く、
２つの信号が異なる時は何時でも排他的オアゲート１６
８の出力は波形９にで示す如く高くなる。排他的オアゲ
ート１６８の出力ｌｄＤフリップフロップ１７０のＤ入
力に与えられる。このフリップフロップはまた波形９工
のφ１クロックパルスによってクロックされ１本質的に
はＮＲＺ−Ｌフォーマットの複数の伝送された１である
波形９Ｎで示すよう７！？波形をＱ出力端子に生じる。

Ｄ７＋Ｊツブフロップのデータ入力及び出カバ排他的ノ
アゲート１７２に与えられる。該ゲートはＤフリップフ
ロップ１５４のクロック端子上の前０２Ｆクロツクパル
スより生じる入力データｒ＞ける如何なる遷移も検出す
る。従って排他的ノアゲート１７２のＱ　１４（力は波
形９Ｌで示す如くデータ遷移を示す、 抑制されたデータ遷移は４ビツトシフトレジスタ１７４
によって検出される。図示の実施例においてシフトレジ
スタ１７２は第８図に示すように接続寧れたモトローラ
Ｍ０１０１４１４ビット左右シフトレジスタから成る。

そのシフトレジスタ１７２は排他的ノアゲート１７２か
らの信号により各データ遊移毎にリセットされる。シフ
トレジスタ１７４はインバータ１５６により反転される
２Ｆクロツクバルヌによってクロックされる。そのシフ
ト１／ジスタは各クロックパルスによｔ）１つの１にお
いてクロックし１次々と４つの出力端子に沿ってその１
を進める。従って出力状態は順次００００．０００１．
００１１，０１１１及び１１１１である。１０進法では
これらの状態は０゜１．３．７及び１５である。次いで
クロックパルスは１１１１において出力を停止する。第
９図の例で、シフトレジスタの状態は波形９Ｌと９Ｍ間
に表示これる０シフトレジスタが２Ｆクロツクパルスで
クロックされるので、シフトレジスタは各０．５ビット
＋ル進む。通常のミラーコードにおいて、遷移なしの最
長間隔は、多移なしの２つの完全なビットセルの間隔を
停止するシーケンス１０１から生じる。即ち中央セルの
１の遷移からＯビットセルを介して次の中央セルの１の
遷移迄である。

１つの１のビットが抑制される本発明の上述した実施例
において、遭移間の時間は１つの１のビット遷移が抑制
きれる時にはより長くなる。従って１つの１のビ・ソ）
Ｊ移の抑制は前の遷移の２．５ビツトセル以下で生じる
遷移の失敗によって昭識されうる。この状態は、サイク
ル０．１．３，７゜１５’ｉ−通して１つの遷移後に各
２Ｆクロツクパルスで進み、リセット迄状態１５に止ま
るシフトレジスタ１７４の状態によって毀示される０従
ってシフトレジスタ１７４がその１５＠目の状態、即ち
状態１５に達すると、＃の遷移に続いて５つの０．５ビ
ツトセル、即ち２．５ビ・ソトセルが存在した。

このことは１つの１のビットの抑制をあられす。

状ＩＦＩ１１５けモトローラＭＣ１０１４１シフトレジ
スタのビン３である０１４出力端子における１の存在に
よってあられされる。第９図の特別の例では。

その端子の信号は抑制された遷移をあられす＠波形９Ｍ
で示すようなものである。この信号はオアゲー）１７６
における波形９Ｎで表示される被伝送１信号と組み合さ
れ、その組み合された信号社波形９Ｉのφ１クロックパ
ルスによってクロックされるＤフリップフロップ１７Ｂ
のＤ端子に与えられる、これは被抑制遷移をフオウルド
（ｆｏｌｄ　）に戻し、波形９０で示す如くＤフリ・ツ
ブフロップ１７８のＱ出力輻子上のＮＲＺ−Ｌ形式の再
構成データを発生する。再構成信号はバッファ増幅器１
８０を介して出力路３８に与えられる、第８図の回路に
ついての上述の記載はクロック源４２が入力遷移と適正
に同期していると仮定しである。しかしクロック源４２
はビットセル周波数の２倍の基本周波数を有するので、
そのクロック源が緑セル遷移よりは中央セル遷移と同相
であることか可能である０その場合、Ｄプリップフロッ
プ１７Ｂの端子Ｑのデータ出力は波形９Ｐで示すように
現われる。同期の欠如はある非許容性の出力状態を認定
する同期検出器１８２によって検出される。第９図及び
第８０に関連して記載したフォーマットにおいて、０の
縁セル遷移に続く如何なる遷移も２２つの０．５ビツト
セル遅れて（続くθビット遷移の間）又は３つの０．５
ビツトセル遅れて（中央セルの１のビット遷移の間）生
じなければならない。従って装置が適正に同期化されて
いる時、ビット状態カウンタ１７４は１つの０のビット
遷移に続く第３の０．５ビツトセルによってリセットさ
れる。他方、１つの１のビット遷移に続いて、ピット状
態カウンタ性例えばシーケンｘ１０１０１（Ｏのビット
遷移が中央セルの１のビット遷移に続いて省略されてい
る）Ｋおける如く、更にカウントし、遷移間には４つの
０．５ビツトセルがある０従ってシフトレジスタがリセ
ットに続いて３回クロックされると、シフトレジスタ１
７４をリセットする最後の遷移はもし装置が同期り、て
いれば、１つの１のビットでなければならなかった。シ
フトレジスタ１７４は第３出力端子が１でＩＫ４出力端
子が０の時、この状態にあり。

１Ｉ３ａ３力端子はシフトレジスタＭＣ１０１４１のビ
ン２である。リセットに続く３つの０．５ビツトセルの
状態社波形９Ｑで示すような波形を発生する排他的ノア
ゲート１８４によって検知される、波形９Ｑの信号はノ
アゲート１８６及び１８８に与えられる。Ｄフリップフ
ロップ１７８のＱ端子上のデータ出力が１又は０かに応
じて波形９Ｑの信号はゲート１８６’ｅ介してＤフリッ
プフロップ１９０及び１９２！クリアするか又はゲート
１８Ｂを介してＤフリップフロップ１９０ｆクロックす
る。Ｄフリップフロップ１９０の２つのクロッΦングＩ
ｄフリップフロップ１９２？クロックする。

Ｄフリップフロップ１９０及び１９２のＱ出力はノアゲ
ート１９４に与えられ、該７ノゲートはＤフリップ７０
ツブ１９０及び１９２のカウントが３に達する時、同期
鉱ずれをあられす信号を通路４４上に発生する。通路４
４上の信号はクロツク出力回路１５０におけるパルス抑
制回路１９６に与えられる。その回路１９６は１対のＤ
フリップフロップ１９８，２００及びノアゲート２０２
かう成ル０フリッププロップ１９８及び２００は波形９
Ｅの２Ｆタロツクパルスによってクロ゛ンクされて、オ
アゲート１５８への信号をノアゲート２０２の出力に発
生し、Ｄフリッププロップ１６０へのクロックパルスを
抑制し、従ってＤフリップフロップ１６０の出力よりの
１サイクルヲ落シて回路を適正な同期化に診〈。

適正な同期化を確保するため、もし装置が同期をはずれ
たならば、容易に認識可能な信号を与える特徴的遷移の
パルスシリーズのリードによって伝送？開始することが
望ましい。かかるシリーズは１０１０１である０これに
より同期化における誤りを示す一連の遷移をデータ自体
が発生する前にデータを失うことが避けられる。同様な
同期化回路は準６図のデコーダと典に使用できる。

１つの特別な符号化回路が示され、同じコードについて
動作する２つの異なる覆胴回路が開示されたが、同じ目
的のために他の特別な回路を使用しうろことは明らかで
あるＣ更に本発明の範囲に入ル他のコードフォーマット
本使用しうる。広くいえば本発明紘、２通直列形式のデ
ータ流が、複数の１から成る複数のタイプのシーケンス
の連続であってそのあるものが本しミラーの米国特許第
３．１０１’ｌ、２６１号のコードフォーマットが使用
されるならば直流不平衡成分を生ずるものと考えられる
場合の方法及び＠智を含む◎本発明によれば。

直流不平衡を導入する種類のシーケンスであるか否かを
、複数の１から成る何れかのシーケンスの最初に表示す
る手段が提供される。１ビヅト状態以上先を見ない手段
は複数の１から成る特定シーケンスの終りに注目し、そ
のシーケンスが通常の伝送により直流成分を伝送信号に
導入する種類の４のであったか否かを費示する。この最
後の表示に応答する手段社如何なる直流成分も除去する
のに適当なジ−タンスの終りに補正動作を与える〇信号
の如何なる変調も、対応する復調装置によって昭識可能
なように行なわれる。

【図面の簡単な説明】

駆１図は本発明によるフォーマット及び従来技術の種々
のフォーマットに従う本のを含む多数の２進化号波形ｔ
ｆｉ、Ｉ！２図は被伝送信号の積分の比較と共に、ミラ
ー・フォーマット及び本発明によるフォーマット？使用
中ゐ比較波形図、皐３１関拡木発明の装置のブロック図
、ｆＩｌ、４図は第３ｔＩＡに示す装ｒｌｔＫ使用これ
るエンコーダの一例の概略図。 第５−は１１４図のエンコーダの動作を示すタイミング
関、早ｇｉｇａ第３図に示す装置に使用されるデコーダ
及び２Ｆクロツクの−９ｄ＋示す図、枦７図は季６凶の
回路の動作を示すタイミング図、ｐＪ８１社駆３−の装
置に使用される遷移検出器と共に、デコーダ及びクロッ
クの他の例を示す概略図。 ―９−はｗｌＢ−の回路の動作を水中タイミング図であ
る０ １０・・・データ源、１６・・・クロック源、２２・・
・エンコーダ、２Ｂ・・・情報牛ヤンネル、３２・・・
遷移検出器、３６・・・デコーダ、４０・・・データ使
用＝ＦＥ　ｔ’＋２゜４２・・・クロヴク源０ 図面の浄書（内容にグ２更なし） ＩＣ）　ｌＪＲ２−Ｍ ＩＥ　ｓｌ−φ−し １Ｆ８１−φ−Ｈ ２Ｂ　シーケンス　タイブトα＋ｂ　＋−ｂ　−＋−ｃ
　−＋　ｂ−１−ｃ−→−Ｃ−十−Ｃ−Ｈ詰　譜　８　
Ｂ　浩　あ　話　訴　肩　２＜　ｌｆ）　（ｊ　Ｑ　Ｉ
ｌｌ　’ＬΦＺ　ｗ　〕Ｗ　Ｊ　ｆ　Ｚ　ＯＣＬベト雫
−トトトトトトトトト　トドトド　１１ 仔デ ２１ζ ＜ＣＯθ　ＱＩＬＩＪ　１−Ｌｌ、１　ｋ’ｑ　’ｙ’
ｌ−、ｌ　ｌ　＞　ＯＯ−Ｃ３ｃｒ−争　予　争　）　
ケ〉　か艶　す　酬　か　艶　争　艶　伊　艶手続補正
書 昭和　５９年　７月２０日 持許庁長官　志　賀　学　殿 ２、発明の名称 ２進データ伝送方法及び装置 ３、補正をする者 事件との関係　特許出願人 ５　補正命令の日付　昭和　５９年　６月２６日（発送
日）６、補正の対象 図　面（内容に変更なし） ７補正の内容 （別紙の通り）

Claims (1)

【特許請求の範囲】
1. （１）論理的第１ビツト状態が通常夫々のビットセルに
   おいて比較的早い信号遷移として伝送さ扛、論理的第２
   ビツト状態が通常夫々のビットセルにおいて比較的遅い
   信号遷移として伝送さｎ、第２ビツト状態に続く第１ビ
   ツト状態に対応する（＋’１ｆｉかの遷移が抑制さする
   伝送チャンネルの連続的クロックビットセルにおける２
   進データを順次伝送する自己クロック伝送装置において
   、被伝送信号遷移に応答し比較的遅い遷移より比較的早
   い遷移を識別するタイミング信号を発生する同期化手段
   と、被伝送信号遷移及びタイミング信号に応答し、比較
   的早い遷移の受信により第１ビツト状態をかつ比較的遅
   い遷移の受信により第２ビツト状態を表示する検出手段
   と、被伝送信号遷移及びタイミング信号に応答し、被抑
   制遷移検出信号を発生することによって比較的遅い遷移
   に続＜２，５ビツトセル内の遷移の不存在を検出する被
   抑制遷移検出手段と、被抑制遷移検出信号に応答し第２
   ビツト状態における如く２．５ビツトセルに先立つ遷移
   に対応するものに続くビットを表示する手段と、タイミ
   ング信号に応答し第１ビツト状態における如く何れか他
   のピントを表示する手段とを備えた、被伝送信号遷移に
   応答し伝送された２進データ