DE19609774C2 - JK-double-space - Google Patents

JK-double-space

Info

Publication number
DE19609774C2
DE19609774C2 DE1996109774 DE19609774A DE19609774C2 DE 19609774 C2 DE19609774 C2 DE 19609774C2 DE 1996109774 DE1996109774 DE 1996109774 DE 19609774 A DE19609774 A DE 19609774A DE 19609774 C2 DE19609774 C2 DE 19609774C2
Authority
DE
Germany
Prior art keywords
bits
signal level
data
bit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1996109774
Other languages
English (en)
Other versions
DE19609774A1 (de
Inventor
Juergen Kindler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE1996109774 priority Critical patent/DE19609774C2/de
Publication of DE19609774A1 publication Critical patent/DE19609774A1/de
Application granted granted Critical
Publication of DE19609774C2 publication Critical patent/DE19609774C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

Im folgenden Text wird zur Vereinfachung meist nur von der Datenübertragung gesprochen, obwohl natürlich sinngemäß auch die Datenaufzeichnung auf Datenträger und die Rückgewinnung der Daten von diesen Datenträgern dabei miteingeschlossen sind.
Stand der Technik
Bei allen bisher bekannten seriellen digitalen Verfahren zur Datenübertragung, oder zur Aufzeichnung auf Datenträgern, benötigt die empfangende oder auswertende Stelle eine Einrichtung, um die zeitlich nacheinander einzeln einlaufenden Datenbits, eindeutig entsprechend zeitlich rechtzeitig zu erfassen und entsprechend ihrer Wertigkeit auswerten und zuordnen zu können.
Es sind verschiedene Codierungs- bzw. Modulationsverfahren bekannt, bei denen ein die Datenbits begleitender Datentakt mit diesen Datenbits zusammen verschlüsselt übertragen wird. Dieser mitübertragene Takt ermöglicht eine Synchronisation der auswertenden Stelle, die den Datenstrom wieder rekonstruieren muß. Bei all diesen Verfahren kann nicht die volle Bandbreite des Übertragungskanals nur für die Daten alleine ausgenutzt werden. Das heißt, die Datendichte ist nicht optimal und meist nur die Hälfte von dem, was der Datenkanal zulassen würde.
Weiter sind Codierungsverfahren bekannt, bei denen aus dem binären Datenfluß eine Umwandlung in ein bipolares bzw. pseudoternäres Datensignal stattfindet. Dabei kann die höchstmögliche Datendichte auf dem Übertragungskanal erreicht werden, wobei die Taktrückgewinnung aus den Pegelzustandsänderungen erfolgen muß. Jedoch kann bei längerer Folge gleicher Bitzustände z. B. der binären Nullen, kein eindeutiges Taktsignal rückgewonnen werden. Zudem werden drei Pegelzustände benutzt, die eine entsprechende Konditionierung des auszuwertenden Signals erfordern.
Gleichzeitig ist bei allen verwendeten Verfahren zwingend nötig, bei gleichartigen längeren Daten­ zuständen, seien es Einsen- oder Nullenbits, den Übertragungskanal oder Auswerteteil gleich­ spannungsfrei zu halten, um eindeutig zuordenbare Pegel in den notwendigen Verstärkerstufen zu behalten. Dies ist je nach verwendetem Verfahren möglich, unmöglich, aufwendig oder nicht optimal möglich.
Bitmuster die zuwenig Taktinformationen enthalten würden, da sie zuwenig Zustandswechsel des Datensignales enthalten, müssen je nach Verfahren, zusätzlich gescrambelt werden, um genügend Informationen für die Taktrückgewinnung zu erhalten.
Die obigen Verfahren sind in "Digitale Modulationsverfahren" von Rudolf Mäusl, erschienen im Hüthig Verlag, dritte bearbeitete Auflage, 1991, Kapitel 2.4 bis 2.4.2 ausführlich beschrieben.
Problem
Es sind hier keine bisherigen Kodierungs- oder Modulationsverfahren bekannt, bei denen gleichzeitig eine höchstmögliche Datendichte (weil ohne Taktübertragung), verbunden mit nur zwei Pegelzu­ ständen des zur Übertragung herangezogenen Datenkanales, miteinander ein Optimum darstellen würden.
Erklärung der beigefügten Zeichnung
  • a, c und e sind Beispiele für mögliche originale Datenströme.
  • b, d und f sind die zu a, c und e passenden umkodierten bzw. modulierten Übertragungssignale.
  • 0 und 1 stellen entsprechend Datenbits dar, wobei eine 1 positiv, eine 0 negativ dargestellt ist.
  • 2 ist der Beginn einer Bitfolge von mehr als zwei gleichwertiger Bits.
  • 3 ist das Ende einer Bitfolge von mehr als zwei gleichwertiger Bits.
  • 4 ist der Wechsel zwischen mehr als zwei gleichwertiger Bits zu einer weiteren Folge von mehr als zwei gleichwertiger Bits, die den gegengesetzten Wert zu der vorangegangenen Folge besitzen.
  • 5 ist der Signalpegelwechsel zu Beginn der gleichwertigen Bitfolge, von mehr als zwei gleichwertiger Bits, am Ende der ersten "1,5"-Bits.
  • 6 ist der Signalpegelwechsel als Anfang der zweiten "1,5"-Bits, die zum Ende der gleichwertigen Bitfolge, das Ende dieser Bitfolge repräsentieren.
  • 7 zusätzlich eingefügte Signalpegelwechsel zwischen den jeweils paarig auftretenden "1,5"-Bit-Folgen, innerhalb einer gleichwertigen Bitfolge von mehr als zwei gleichen Bits, zur Unterdrückung unerwünschter Gleichspannungsanteile im Signalstrom.
  • 8 nach 9 zeitlich schnellste Folge abwechselnder Signalflanken durch wechselnde 0 1 0 1 Bits.
  • 9 nach 10 zeitlich langsamste Folge abwechselnder Signalflanken durch jeweils zwei gleiche Bits.
  • x Bereiche gleichwertiger Bitfolgen.
Funktionserklärung des Verfahrens
Der originale seriell zu übertragende Datenstrom, bestehend aus beliebig aufeinanderfolgenden Bits gleicher zeitlicher Länge, wird für jeweils drei Bits in einer dafür geeigneten Einrichtung zwischengespeichert und analysiert. Dabei wird überprüft, ob mehr als zwei aufeinanderfolgende Bits den gleichen logischen Zustand besitzen. Solange dies nicht der Fall ist, d. h. solange sich "1"-Bits, oder "0"-Bits mit einer maximalen Zahl von zwei gleichen Bits abwechseln, wird der Datenstrom unverändert dem Übertragungskanal zugeführt.
Läuft eine Folge von mehr als zwei gleichen Bits, egal ob "1"-en oder "0"-en ein (x), wird zu Beginn dieser gleichwertigen Bitfolge, die sich ja zwangsläufig durch einen Wechsel des Pegels (2) von dem zuletzt davor gelaufenen Bit abtrennt, nach einer Zeitdauer von 1,5 Bits, ein zusätzlicher Signalpegel­ wechsel eingefügt (5). Diese "1,5"-Bitfolge ist die Erste von zwei jeweils paarig auftretenden "1,5"-Bitfolgen, die den Beginn und das Ende einer gleichwertigen Bitfolge des Datenstromes kennzeichnet.
Jedes nachfolgende Datenbit wird in die Analyseeinrichtung, die aus einem Schieberegisterteil und einem Analyseteil besteht, eingeschoben, und die bereits darin enthaltenen Bits um eine Stelle weiter­ geschoben. Dabei wird der Inhalt des Schieberegisters Bit für Bit untersucht, ob der gleichwertige Zustand aufeinanderfolgender Bits weiterhin besteht.
Wenn die Analyse weiterhin gleichwertige drei Bits im Schieberegister feststellt, befindet sich der Datenstrom weiter im Bereich einer gleichen Bitfolge (x) An dieser Stelle wird dann nach (5) ein weiterer Wechsel des Pegels (7) im Abstand von zeitlich einem Bit zum vorherigen Pegelwechsel eingefügt. Sollte ein neu eingeschobenes Bit eine andere Wertigkeit besitzen, als die beiden "alten" darin enthaltenen Bits, so ist das Ende des gleichwertigen Datenstromes nach den nächsten zwei Bits erreicht, d. h. es muß jetzt nach dem nächsten zusätzlichen Signalpegelwechsel die zweite "1,5"-Bitfolge eingefügt werden. Sie beginnt mit (6). Nach dieser zweiten "1,5"-Bitfolge ist das Ende der Folge gleichwertiger Bits (3) erreicht.
Es können jetzt wieder "normale" Bitfolgen von ein oder zwei gleicher Bits kommen, oder es kann auch eine Folge von mehr als zwei gleicher Bits, mit entsprechender Codierung bzw. Modulierung, folgen.
Ist die gleichwertige Bitfolge nur 3-Bits lang, wie die Erste in (a), so ist das Ende der ersten "1,5"-Bitfolgen gleichzeitig der Beginn der Zweiten (5). Beide zusammen bilden ein Paar, das die gesamte Länge einer zusammenhängenden Bitfolge gleichwertiger Bits kennzeichnet.
Bei aufeinanderfolgenden drei Bit langer Folgen, je dreier gleichwertiger Bits (drei Null-Bits nach drei Eins-Bits etc.), können auch vier (oder mehr) aufeinanderfolgende "1,5"-Bitfolgen auftreten (a).
In (c) und (e) sind längere Bitfolgen gleicher Wertigkeit eingezeichnet. Die entsprechenden Kodie­ rungen sind aufgrund der vorgenannten Erläuterungen einfach nachzuvollziehen.
Die Einfügung von "1,5"-Bitfolgen und der dazugehörigen zusätzlichen Pegelwechsel des Signals, entsprechen an dieser Stelle einem Phasensprung von 90° (5) und (6), der auch die bei Bedarf zusätzlich eingefügten Pegeländerungen (7) zwischen den paarig auftretenden "1,5"-Bitfolgen kennzeichnet, bis die Bitfolge gleicher Wertigkeit durch die zweite "1,5"-Bitfolge beendet wird.
Wie am Ende des Datenstromes in (a) und dem dazugehörenden kodierten Signal (b) sowie am Ende von (c) und (d) erkannt werden kann, ist das auf die Übertragungsleitung gelangende Signal an dieser Stelle gegenphasig, obwohl wieder "normale" Daten in Form von Bitfolgen ausgegeben werden, deren Länge nicht länger als maximal zwei Bits sind. Dies ist kein Widerspruch, da bei dem erfindungsgemäßen Verfahren nicht der absolute Pegel für "1" gleich positiv und für "0" gleich negativ vorgeschrieben ist. Vielmehr werden immer nur die Abstände der Signalflanken der Pegelwechsel, für die Datenrückgewinnung ausgewertet. Das Verfahren ist dadurch gleichzeitig auch unabhängig von im Übertragungsweg an Verstärkern oder digitalen Schaltelementen stattfindenden Invertierungen. Sinnvoll ist in diesem Zusammenhang eine Synchronisierung der Datenübertragung und der Kodierung zu Beginn des auf die Übertragungsstrecke auslaufenden Signalstromes, damit eine Eindeutigkeit besteht, welchem Beginnsignalpegel, welche Bitwertigkeit zugeordnet wird. Die weiteren Wertigkeiten der nachfolgenden Bits, nach der Dekodierung im empfangenden Teil der Übertragungsstrecke, ergeben sich dann zwangsläufig richtig.
Durch die Auswertung der Signalpegeländerungen d. h. nur der Flanken dieser Änderungen, ergibt sich eine hohe Sicherheit von 50% einer Bitbreite, für die richtige Erkennung einer Flanke, bei Jitter auf den Flanken. Es werden zeitlich nur Flanken nahe der Grenze zweier benachbarter "normaler" Bits, oder nahe der Mitte eines Bits (im Falle der längeren gleichen Bitfolge durch die Phasendrehung um 90° an dieser Stelle) benötigt. Das heißt innerhalb ±25%, oder mit anderen Worten von 3/4 des vorherigen Bits bis ¼ des neuen Bits. Alles was dazwischen einläuft, wird als Flankenwechsel auf der Grenze benachbarter Bits registriert. Und andererseits innerhalb von +25% bis +75%, oder mit anderen Worten von ¼ des neuen Bits, bis 3/4 werden als Flanke in der Mitte dieses Bits, also als ein um 90° phasenverschobenes Signal interpretiert.
Durch nur zwei benötigte Signalpegelzustände, ergibt sich ein höchstmöglicher Störspannungsabstand gegen rauschen oder übersprechen auf der Übertragungsstrecke.
Es werden nur drei unterschiedliche Frequenzen im Datenkanal übertragen, nämlich f z. B. in (b) im Bereich von (8) nach (9) oder in z. B. (d) bei (7), weiter die Frequenz f/2 z. B. in (b) im Bereich von (9) nach (10), und dazwischenliegend f3/4 z. B. in (b), durch die 90° Phasenverschiebung in (2) nach (5) nach (3), oder (2) nach (5) nach (4) nach (5) nach (3) im rechten Teil von (b).
Das erfindungsgemäße Kodierungs- oder Modulationsverfahren läßt sich für alle Arten von Datenübertragung, sei es per Funk, drahtgebunden, mit optischen, oder anderen artverwandten Über­ tragungstechniken verwenden.
Es ist ebenso vorteilhaft einsetzbar für die Aufzeichnung auf magnetischen, optischen oder anderen digitalen Datenträgern.
Es kann auch bei schon bestehenden Komprimierungsverfahren, eine weitere 2 : 1 Komprimierung zulassen, wenn das Komprimierungsergebnis aus Bits gleicher zeitlicher Länge besteht.
Vorteile des Verfahrens
Die Vorteile des erfindungsgemäßen Kodierungs- oder Modulationsverfahrens gegenüber bisheriger bekannter Verfahren, ergeben sich aus der Kombination der folgenden Eigenschaften.
  • 1) höchstmögliche Datendichte, da kein begleitender Klock zur Synchronisation übertragen wird.
  • 2) nur zwei Signalpegelzustände bei der Übertragung oder Aufzeichnung nötig, dadurch hoher Störspannungsabstand.
  • 3) bei der auswertenden Stelle können die einlaufenden auszuwertenden Signaldatenflanken fast annähernd um 50% einer Datenbitbreite "jittern".
  • 4) während Bitfolgen von mehr als zwei Bits mit gleicher Wertigkeit, werden Zusatzsignalflanken mit 90° Phasenverschiebung eingefügt, um diese Bitfolgen zu kennzeichnen.
    Durch die Einfügung dieser Zusatzsignalflanken werden Gleichspannungsanteile auf der Über­ tragungsstrecke, und den Verstärkern während langer Bitfolgen gleicher Wertigkeit vermieden. "Scrambeln" ist unnötig.
  • 5) Es werden in der empfangenden bzw. auswertenden Stelle nur die einlaufenden Signalpegel­ änderungen, d. h. die Signalflanken und deren Abstände zueinander ausgewertet. Dadurch ist das erfindungsgemäße Verfahren unabhängig von der jeweiligen absoluten Höhe und Lage des Signalpegels. Invertierungen im Übertragungsweg spielen keine Rolle.
  • 6) Durch die Verwendung des erfindungsgemäßen Verfahrens, gegenüber vieler der herkömm­ lichen, lassen sich bei gleicher Bandbreite des Übertragungsweges, doppelt so viele Daten zur gleichen Zeit übertragen, oder doppelt so viele Daten auf Datenträgermedien speichern.
  • 7) Es treten bei jedweder Datenübertragung nur maximal drei unterschiedliche Frequenzen auf. Nämlich die Frequenz f, f/2 und dazwischen f3/4. Das vereinfacht die Konzeption der Verstär­ ker, der Übertragungsstrecken, oder der Datenaufzeichnungseinrichtungen wesentlich. Die volle Bandbreite der Übertragungsstrecken wird nur teilweise benötigt.

Claims (5)

1. Digitales Kodierungs- oder Modulationsverfahren für serielle Anwendung, dadurch gekennzeichnet,
daß alle im Datenstrom vorhandenen Signalpegelwechsel erhalten bleiben und daß bei Bitfolgen im Datenstrom von mehr als zwei Bits gleichen logischen Zustandes oder Wertes, zeitlich 1,5 Bits nach Beginn dieser Bitfolgen und zeitlich 1,5 Bits vor Beendigung dieser gleichwertigen Bitfolgen, jeweils eine zusätzliche Änderung des auszusendenden oder aufzuzeichnenden Datensignalpegels eingefügt wird,
wobei bei einer Folge von nur 3 gleichen Bits die Signalpegeländerung nach den ersten 1,5 Bits mit der Signalpegeländerung zu Beginn der zweiten 1,5 Bits zu einer Signalpegel­ änderung zusammenfällt, und
wobei bei einer Folge von mehr als 3 gleichen Bits zwischen diese zusätzlichen Signal­ pegeländerungen, je nach Länge der jeweiligen gerade anstehenden gleichwertigen Bitfolge, weitere Signalpegeländerungen im zeitlichen Abstand von je einem Bit eingefügt werden.
2. Digitales Kodierungs- oder Modulationsverfahren für serielle Anwendung nach Anspruch 1, dadurch gekennzeichnet, daß zur Datenrückgewinnung nach vorangegangener Synchronisation nicht der momentane Signalpegel, sondern die Signalpegeländerungen, d. h. die Signalflanken und deren zeitliche Abstände zueinander, benutzt werden und daß nur zwei Signalpegel Verwendung finden.
3. Digitales Kodierungs- oder Modulationsverfahren für serielle Anwendung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß es für alle Arten serieller digitaler Datenübertragung und ihrer Medien benutzt werden kann.
4. Digitales Kodierungs- oder Modulationsverfahren für serielle Anwendung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß es für alle Arten der seriellen digitalen Aufzeichnung auf Datenträger bzw. Medien be­ nutzt werden kann.
5. Digitales Kodierungs- oder Modulationsverfahren für serielle Anwendung nach Anspruch 1 oder 2 oder 3 oder 4, dadurch gekennzeichnet, daß die empfangende bzw. auswertende Stelle aus dem kodierten übertragenen Signal, oder einer entsprechenden Aufzeichnung die originalen Daten wieder rückgewinnt und dabei die Regeln des Verfahrens rückwirkend anwendet.
DE1996109774 1996-03-13 1996-03-13 JK-double-space Expired - Fee Related DE19609774C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996109774 DE19609774C2 (de) 1996-03-13 1996-03-13 JK-double-space

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996109774 DE19609774C2 (de) 1996-03-13 1996-03-13 JK-double-space

Publications (2)

Publication Number Publication Date
DE19609774A1 DE19609774A1 (de) 1996-09-05
DE19609774C2 true DE19609774C2 (de) 1997-08-21

Family

ID=7788105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996109774 Expired - Fee Related DE19609774C2 (de) 1996-03-13 1996-03-13 JK-double-space

Country Status (1)

Country Link
DE (1) DE19609774C2 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3108261A (en) * 1960-04-11 1963-10-22 Ampex Recording and/or reproducing system
US4027335A (en) * 1976-03-19 1977-05-31 Ampex Corporation DC free encoding for data transmission system
DE3712124C1 (en) * 1987-04-10 1988-11-03 Texas Instruments Deutschland Circuit arrangement for recovering the clock signal contained in a CMI signal
DE4015041A1 (de) * 1990-05-10 1991-11-14 Siemens Ag Verfahren zur seriellen uebertragung von daten

Also Published As

Publication number Publication date
DE19609774A1 (de) 1996-09-05

Similar Documents

Publication Publication Date Title
DE2756740C2 (de) Ausgleichschaltung für einen Detektor von Datensignalen
DE2711526C2 (de) Verfahren und Anordnung zur Codierung von sequentiell in aufeinanderfolgenden Bitzellen eines Übertragungskanals übertragenen Binärdaten in einem Signalzug
DE2847800A1 (de) Digitale blocksynchronisierschaltung
DE1213882B (de) Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge
DE2844216A1 (de) Synchronisierfolgecodierung bei code mit begrenzter lauflaenge
DE2940506A1 (de) Anordnung und verfahren zur modifizierung eines uebertragungskanals zwecks eliminierung von effektiven gleichspannungskomponenten in einem selbsttaktenden uebertragungssystem zur sequentiellen uebertragung von binaeren datenbits in aufeinanderfolgenden getakteten bit-zellen einer uebertragungskanals
DE3051112C2 (de)
DE2637963B2 (de) Schaltungsanordnung in einer Vorrichtung zur Aufnahme digitaler Daten auf ein Magnetband
EP0344402B1 (de) Verfahren zum Übertragen von Daten über Lichtwellenleiter
DE2430685A1 (de) Verfahren und vorrichtung zur schnellen digitalen modulation
DE19609774C2 (de) JK-double-space
DE2933403A1 (de) Bit-synchronisiersystem fuer impulssignaluebertragung
DE3331205C2 (de)
EP0332642B1 (de) Verfahren und schaltungsanordnung zur adaptiven entzerrung von impulssignalen
DE3015217C2 (de) Übertragungsverfahren und entsprechende Sender und Empfänger zur Übertragung zweiwertiger Datensymbole
DE1242688B (de) Verfahren zum quaternaeren Kodifizieren von binaeren Signalfolgen
DE3529435C2 (de)
DE2940488C2 (de) Anordnung und Verfahren zur Modifizierung eines Übertragungskanals zwecks Eliminierung von effektiven Gleichspannungskomponenten in einem selbsttaktenden Übertragungssystem zur sequentiellen Übertragung von binären Datenbits in aufeinanderfolgenden getakteten Bit-Zellen eines Übertragungskanals
DE2903329C2 (de) Anordnung zum Kodieren binärer Daten
DE4127984A1 (de) Synchronisationsverfahren fuer einen lauflaengen-begrenzten (1,7) -code und schaltungsanordnung hierfuer
CH617051A5 (de)
DE3400665C2 (de)
DE2047254C3 (de)
DE3533848C2 (de)
DE10040471C2 (de) Codierer für ein Duobinärsignal

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8122 Nonbinding interest in granting licenses declared
8105 Search report available
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee