DE2940488C2 - Anordnung und Verfahren zur Modifizierung eines Übertragungskanals zwecks Eliminierung von effektiven Gleichspannungskomponenten in einem selbsttaktenden Übertragungssystem zur sequentiellen Übertragung von binären Datenbits in aufeinanderfolgenden getakteten Bit-Zellen eines Übertragungskanals - Google Patents

Description

(a) ein relativ später Signalsprung für die entsprechende Zelle,

(b) ein relativ früher Signalsprung für die entsprechende Zelle, wobei kein Signalsprung für die nächstfolgende Zelle vorhanden ist,

(c) kein Signalsprung für die entsprechende Zelle, wobei kein relativ später Signalsprung für die nächstvorhergehende Zelle vorhanden war,

als im zweiten Bit-Wert befindlich und alle anderen Zellen als im ersten Bit· Wert befindlich bestimmt werden.

Die vorliegende Erfindung betrifft eine Anordnung bzw. ein Verfahren nach dem Oberbegriff des Anspruchs 1 bzw. dem Oberbegriff des Anspruchs 5 nach Patent 29 40 506.

Die erfindungsgemäße Anordnung und das erfindungsgemäße Verfahren sind insbesondere auf eine selbsttaktende serielle Übertragung von Binärdaten über einen Übertragungskanal gerichtet, welcher bei der Frequenz »0« nicht mehr anspricht. Der Übertragungskanal kann dabei insbesondere durch ein Magnetbandgerät gebildet werden.

Daten bzw. Informationen in binärer Form werden durch Datenbits gebildet, wobei die Information in jedem Bit in Form von zwei möglichen Werten vorliegt. Derartige Werte werden oft als logische »1« und logische »0« bezeichnet. Beim Arbeiten mit Information in binärer Form ist es erforderlich, die entsprechenden logischen Werte für jedes Bit z»; erkennen. Unabhängig davon, ob diese Bits auf einem Band oder anderweitig aufgezeichnet oder übertragen werden, kann jedes Informationsbit als in einer Bit-Zelle enthalten betrachtet werden, welche ein das entsprechende Informationsbit enthaltendes Zeitintervall repräsentiert. Die logischen Werte können als »ja« oder »nein«, »plus« oder »minus«, als »hoch« oder »tief« oder als »wahr« oder »nicht wahr« bezeichnet werden. Wird die Information in einem Bandgerät ausgezeichnet, so können die Werte als gegensinnige magnetische Polarisation vorliegen. Es ist weiterhin auch gebräuchlich, einen Wert als Referenzwert und den anderen Wert als einen davon verschiedenen Wert zu definieren, wobei dann der zweite Wert durch ein erkennbares Signal und der erste Wert als Fehlen eines derartigen Signals gegeben sein kann. Es ist weiterhin eine positive und eine negative Logik möglich.

Darüber hinaus macht es für die Zwecke der vorliegenden Erfindung keinen Unterschied, welcher Wert als »1« und welcher Wert als »0« bezeichnet wird. Wie bereits ausgeführt, sind die Anordnung und das Verfahren gemäß vorliegender Erfindung insbesondere für Informationskanäle, wie beispielsweise magnetische Aufzeichnungskanäle anwendbar, welche bei der Frequenz »0« nicht mehr ansprechen, d. h. solche Kanäle übertragen keine Gleichspannung. Generell ist es wünschenswert, Datenbits so nahe wie möglich benachbart zueinander aufzuzeichnen, wobei Fehler so wenig oft auftreten sollen, daß sie noch zulässig sind. Zur Aufzeichnung von Binärdaten sind verschiedene Aufzeichnungs-Formate bzw. Binärdaten-Codc-s entwickelt worden. Einige dieser Codes ermöglichen in wünschenswerter Weise eine Selbsttaktung, d. h., die Bit-Zellen-Intervalle können in den aufgezeichneten Bit -Daten ohne gesonderte Zeittaktimpulse identifiziert werden.

In Aufzeichnungskanälen, welche keine Gleichspannung übertragen, erleiden die binären Signalformen Ver-

Zerrungen des Amplitudenspitzenwertes und der Lage des Nulldurchgangs, welche durch Kompensationswerke mit linearer Charakteristik nicht eliminiert werden können, wenn der Kanal nicht bis zu Frequenzen anspricht, die wenigstens so groß wie die Bit-Folgefrequenz sind. Diese Verzerrungen werden gewöhnlich als Grundlinienwandern bezeichnet und reduzieren das effektive Signal-Rauschverhältnis, wodurch die Zuverlässigkeit der Feststellung der aufgezeichneten Signale nachteilig beeinflußt wird.

Ein gebräuchliches Übertragungsformat bzw. ein Daten-Code, der in einem Aufzeichnungs- und Wiedergabesystem verwendbar ist, ist in der US-PS 31 08 261 beschrieben. Bei diesem sogenannten Miller-Code werden logische Einsen durch Signalsprünge an einer bestimmten Stelle in den entsprechenden Bit-Zellen, speziell in Zcllenmitte, und logische Nullen durch Signalsprünge an einer anderen bestimmten Stelle in den entsprechenden Stellen speziell am Beginn oder am vorderen Rand jeder Bit-Zelle repräsentiert. Bei diesem Miller-Format erfolgt eine Unterdrückung jedes am Beginn eines Bit-Intervalls auftretenden Signalsprungs, das auf ein einen Signalsprung in seiner Mitte enthaltenden Intervall folgt. Eine Schwierigkeit ergibt sich dabei aus der durch diese Regeln hervorgerufenen Unsymmetrie der Signalform, welche zu einer Einführung von Gleichspannungskomponenten in den Informationskanal führt.

Ein auf dem Miller-Code basierender Code, bei dem jedoch Gleichspannungskomponenten eliminiert sind, ist in dem Aufsatz von A. M. Patel mit dem Titel »Zero-Modulation Encoding in Magnetic Recording«« in IBM J. Res. Developp., Vol. 19, Nr. 4, Juli 1975. beschrieben. Ein derartiges gewöhnlich mit ZM bezeichnetes Format basiert für die meisten Eingangssequenzen auf dem Miller-Format, wobei jedoch Sequenzen der Formeln Oi 5 ϊ·—i SO mit einer geraden Anzahl vor Einsen nach speziellen Regeln codiert werden. Bei diesem Code wird der Gleichspannungsgehalt in der codierten Signalform auf Kosten des Erfordernisses eliminiert, daß jede speziell zu codierende Sequenz vor der Codierung jedes Teils der Sequenz erkannt werden muß. Dieses Erfordernis einer vorausschauenden Sequenzabtastung bewirkt eine Codierungsverzögerung (und einen Codierer-Speicher), welche nahezu so lang wie die längstmögliche Sequenz des angegebenen Typs ist. Um die Notwendigkeit eines »unbegrenzten« Speichers zu vermeiden, ist in dem Patel-System eine periodische Teilung der Eingangssequenzen durch Einfügung von zusätzlich geeignet gewählten Paritäts-Bits vorgesehen. Praktisch wird damit eine Folgefrequenzänderung zur Anpassung an die eingefügten Bits erforderlich. Darüber hinaus belegen die notwendigen Bits einen Teil des für die Aufzeichnung zur Verfugung stehenden Raumes.

Ein weiterer auf dem Miller-Code basierender Code mit elimiivsrier Gleichspannungskomponente ist in der US-PS 40 27 335 beschrieben. Dieses auch mit Miller-Miller-, Miller²- oder quadratischer Miller-Code bezeichnetes Format basiert für die meisten Eingangssequenzen ebenfalls auf dem ursprünglichen Miller-Format, wobei Sequenzen, welche zur Einführung einer Gleichspannungskomponente führen können, nach speziellen Regeln codiert werden. Im Miller²-Format ist es jedoch nicht notwendig, mehr als ein Bitintervall vorzuschauen, so daß damit lange Speicher und gesonderte Paritäts-Bits nicht erforderlich sind. Im Miller²-Format wird am Beginn einer Sequenz von Einsen bestimmt, ob die Sequenz von der Sorte ist, welche eine Gleichspannungskomponente erzeugen kann. Wird beim Erreichen des Endes einer solchen Sequenz festgestellt, daß sie regulären Miller-Format tatsächlich eine Gleichspannungskomponente erzeugt, so wird die Codierung geändert, um den Signalsprung zu unterdrücken, welcher die durch Gleichspannung bedingte Unausgeglichenheit hervorrufen würde.

Aus der US-PS 39 95 264 ist eine Anordnung zur Codierung und Decodierung von Binärdaten in einem modifizierten Null-Modulations-Datencode bekannt geworden, wobei bei der Codierung die laufende, die nächstfolgende und die nächstvorhergehende Ziffer sowie die Codierung der vorher codierten Ziffer betrachtet werden, um die Art der Codierung der laufenden Ziffer festzulegen. Es erfolgt dabei jedoch nicht die Parität von Nullen und Einsen ausgewertet, so daß für die Beurteilung, ob vom normalen Miller-Code abgewichen werden soll oder nicht, nicht nur eine Anzeige der laufenden Codierung sondern auch einer bereits erfolgten Codierung erfolgen muß. was zu einem relativ großen Aufwand führt.

*5 Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung und ein Verfahren zur seriellen Übertragung von Binärdaten über einen Informationskanal anzugeben, der keine Gleichspannung übertragen kann; wobei die erfindungsgemäße Anordnung und das erfindungsgemäße Verfahren jedoch auch für Übertragungskanäle mit der Fähigkeit zur Übertragung von Gleichspannung anwendbar sein sollen. Die Anordnung und das Verfahren sollen dabei insbesondere die Übertragung von Daten selbstiaktender Form ermöglichen und

so ohne eine Folgefrequenzänderung oder einen großen Speicher auskommen. Eine Maximalzeit zwischen Signalsprüngen soK dabei nicht so lang sein, wie dies durch das Miller²-Format erlaubt wird. Schließlich soll >ede akkumulierte Ladung in vielen Fällen früher und in keinem Fall später als beim Miller²-Format ausgeglichen werden.

Zur Lösung dieser Aufgabe ist eine Anordnung der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 definiert.

Ein Verfahren mit den Merkmalen des Oberbegriffs des Anspruchs 5 ist durch die Merkmale des kennzeichnenden Teils dieses Anspruchs definiert.

Das erfindungsgemäße Format basiert ebenfalls auf dem grundsätzlichen Miller-Code und stellt eine Alternative zum Miller²-Format dar, da es ebenfalls jede Gleichspannungskomponente ohne die Notwendigkeit eines langen Speicher oder gesonderter Paritäts-Bits eliminiert. Erfindungsgemäß wird ebenfalls am Beginn einer Sequenz von Einsen festgestellt, ob die Sequenz von der Sorte ist, welche zur Erzeugung einer Gleichspannungskomponente führt Statt abzuwarten, wie die Sequenz ausläuft, wird stattdessen die Codierung beim Einsatz der Sequenz von Einsen zur Korrektur jeder möglichen Unausgeglichenheit modifiziert. Die Codierung wird sodann am Ende der Sequenz von Einsen modifiziert, wie es nötig ist, um ohne Einführung von Gleichspannungskomponenten zum regulären Miller-Format zurückzukehren.

Erfindungsgemäß wird eine binäre Eingangsdatenfolge mit einer Folgefrequenz von MT Bits pro s in eine binäre Signalform codiert, welche ein minimales Intervall zwischen Signalsprüngen von 7"s ein Maximum zwischen Signalsprüngen von 15 Ts, keinen Gleichspannungsgehalt, und einen maximalen Wert für das laufen-

de Integral der Signalform von 1,5 Ts mal der Hälfte der Größe eines Signalsprungs besitzt. Der Codierungsvorgang erfordert keine Folgefrequenzänderung und bringt eine Codierungsverzögerung von lediglich 2 Ts mit sich. Die Decodierung erfordert eine Betrachtung von nicht mehr als 2,5 aufeinanderfolgenden Bit-Intervallen. Damit wird die Verbreitung von Fehlern begrenzt. Das erfindungsgemäß verwendete Format ist eine Alternative zum Miller²-Format und erfüllt ebenso wie dieses die Erfordernisse der Hochfrequenzcharakteristik des Miller-Codes mit der Eigenschaft der Gleichspannungsfreiheit des ZM-Codes ohne Folgefrequenzänderung und die zusätzliche Redundanz des letzteren sowie ohne das Erfordernis eines langen Speichers. Das erfindungsgemäße Format ist eine Verbesserung gegenüber dem Miller²-Format, da nicht mehr als 2,5 Tzwischen Signalspiuogen erzeugt werden, während das Miller²-Format bis zu 3 T zwischen Signalsprüngen erzeugt. Eine weitere Verbesserung durch das erfindungsgemäße Format wird dadurch erreicht, daß jede akkumulierte Gleichladung in vielen Fällen früher als im Miller²-Format und in keinem Fall später gelöscht wird. Daher ist der Niederfrequenzgehalt dieses Formats kleiner als der im Miller²- Format.

Obwohl die einfache erfindungsgemäße Ausführungsform keinen langen Speicher erfordert, umfaßt die Erfindung ein Format mit begrenzten vorausschauenden Erfordernissen, die benutzt werden können, um die Bandbreiteanforderungen des zugehörigen Übertragungssystems zu reduzieren. Speziell erzeugt das grundlegende Format gemäß der Erfindung Zeiten zwischen Signalsprüngen von 2,5 T bei Beendigung bestimmter Sequenzen, während im Miller-Format die Maximalzeit zwischen Signalsprüngen lediglich 2 Tist. Da die Zeiten von 2,5 Tzwischen Signalsprüngen lediglich bei Sequenzen auftreten, bei denen im Standard-Miller-Format eine effektive Gleichspannungskomponente nicht aufgetreten sein würde, ergibt sich bei der Erfindung ein Problem, das im Miller-Code nicht existiert. Die Notwendigkeit für eine zusätzliche Bandbreite würde verringert, wenn das erfindungsgemäße Format lediglich dann verwendet würde, wenn anderenfalls eine Gleichspannungskomponente vorhanden wäre, da dann die Maximalzeit zwischen Signalsprüngen 2 Tist. (Miller² erzeugt bei der Codierung von Bit-Sequenzen, welche sonst zu einer Gleichspannungskomponente führen würde, 3 Tzwischen Signalsprüngen.) Dies würde jedoch eine unbegrenzte Fähigkeit zur Vorausschau erfordern, um zu sehen, ob vor dem Beginn der Codierung einer Sequenz ein Problem auftritt oder nicht. Offensichtlich ist eine unbegrenzte Fähigkeit der Vorausschau nicht möglich, da dies eine unbegrenzte Verzögerung in der Codierung erfordern würde. Als Kompromiß ist bei einer Ausführungsform der Erfindung eine begrenzte Möglichkeit der Vorausschau, beispielsweise eine Vorausschau über 5 Bit vorgesehen. Das einfache erfindungsgemäße Format wird dann lediglich zur Codierung der relativ wenigen Sequenzen, welche die Vorausschaulänge übersteigen, benutzt.

Ebenso wie das Miller²-Format kann das erfindungsgemäße Format als gleichspannungsfreies, selbsttaktende<r und nicht auf Null zurückkehrendes (NRZ) Format bezeichnet werden. Es wird von der Anmelderin auch als Xerxes-Format bezeichnet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

F i g. 1 eine Anzahl von binären Signalformen, welche dem erfindungsgemäßen Format und verschiedenen bekannten Formaten folgen;

Fig.2 ein Vergleich von Signalformen bei Verwendung des Miller-Formates und eines erfindungsgemäßen Formats sowie Vergleiche der Integrale der übertragenen Signale;
F i g. 3 ein Blockschaltbild der erfindungsgemäßen Anordnung;

F i g. 4 ein Schaltbild einer Ausführungsform eines in der Anordnung nach F i g. 3 verwendbaren Codierers; 4η F i g. 5 ein Zeittaktdiagramm zur Erläuterung der Wirkungsweise des Codierers nach F i g. 4; F i g. 6 ein Schaltbild einer Ausführungsform eines Decoders, eines Signalsprungdetektors sowie einer 2F-Taktstufe, welche in der Anordnung nach F i g. 3 verwendbar sind;

F i g. 7 ein Zeittaktdiagramm zur Erläuterung der Wirkungsweise der Schaltung nach F i g. 6; F i g. 8 ein Schaltbild einer Vorschau-Schaltung für eine weitere Ausführungsform eines in der Anordnung nach F i g. 3 verwendbaren Codierers;

F i g. 9 ein Schaltbild einer Codierer-Schaltung, welche in der Schaltung nach F i g. 8 verwendbar ist; und F i g. 10 ein Zeittaktdiagramm zur Erläuterung der Wirkungsweise der Schaltung nach den F i g. 8 und 9. Zur Erläuterung der vorliegenden Erfindung und der durch sie erzieibaren Vorteile ist es zunächst zweckmäßig, verschiedene bisher verwendete binäre Daten-Formate zu betrachten. F i g. 1 zeigt eine Anzahl von binären Signalformen, welche zur seriellen Übertragung oder Aufzeichnung von Information in binärer Form geeignet sind. Bei einem Signal 1 / wird ein Format gemäß einer Ausführungsform der Erfindung verwendet Die Signalformen gemäß F i g. 1 sind in Bit-Zellen unterteilt, wobei jede Zelle ein Daten-Bit in binärer Form enthält, d. h, in jeder Zelle besitzt die Information entweder den Wert »1« oder den Wert »0«. F i g. 1A zeigt beispielsweise den Binärwert der Information in einer Anzahl von aufeinanderfolgenden Bit-Zellen. Die gleiche Information ist in verschiedenen Formen in den entsprechenden Signalformen enthalten.

Fig. IB zeigt eine einem AZ-Format folgende Signaiform, in der Einsen durch aufwärtsgerichtete bzw. positive Pegel und Nullen durch abwärtsgerichtete bzw. negative Pegel gegeben sind, wobei das Signal zwischen den Zellen auf einen Zentral- bzw. Null-Pegel zurückkehrt

Ein gewöhnlich öfter verwendetes Format ist der /VÄZ-Datencode gemäß den in den Fig. IC und ID ω dargestellten Signalformen. Die mit NRZ-L bezeichnete Signalform gemäß F i g. IC entspricht der Signalform RZ nach F i g. 1B mit der Ausnahme, daß das Signal zwischen den Bit-Zellen nicht auf »0« fällt In diesem Code bleibt das Signal für eine gesamte, ein 1 -Bit enthaltende Zelle auf einem 1 -Pegel und fällt auf einen O-Pegel, wenn ein O-Bit in der Bit-Zelle vorhanden ist Es sind daher lediglich nur dann Signalsprünge vorhanden, wenn aufeinanderfolgende Bit-Zellen unterschiedliche Werte besitzen. Bei der mit NRZ-M bezeichneten Signaiform nach Fig. ID handelt es sich um einen Code, in dem jede logische »1« durch einen Signalsprung zwischen den beiden Pegeln gegeben ist, während eine logische »0« durch das Fehlen eines solchen Signalsprungs gegeben ist Die Schwierigkeit bei diesen beiden NRZ-Codes liegt in der sehr großen Wahrscheinlichkeit von Zeittaktfeh-

lern, da das Signal für relativ lange Perioden den einen oder den anderen Wert behalten kann. Es ist daher zweckmäßig, selbsttaktende Codes zu verwenden.

Die in den Fig. IB und IF dargestellten Signalformen folgen den sogenannten Manchester-Codes, welche auch als Bi-Phase-Pegel-fß/iP-i./ und Bi-Phase-Markierungs-fo/'^-M/Codes bekannt sind. Im Bi-Phase-Pegel-Code gemäß Fig. IE wird der Wert des Bits durch die Richtung des Signalsprungs in der Mitte einer Bit-Zelle festgelegt. Gemäß F i g. 1E legt ein aufwärtsgerichteter Sprung in der Zellenmitte eine logische »1« und ein abwärtsgerichteter Sprung in der Zellenmitte eine logische »0« fest. Im Bi-Phase-Markierungs-Code gemäß Fig. IF wirf! eine logische »1« durch einen entweder aufwärts- oder abwärtsgerichteten Signalsprung in Zellenmitte und eine logische »0« durch das Fehlen eines Signalsprungs in Zellenmitte festgelegt. Die Selbsttaktung des Bi-Phase-Pegel-Signals wird durch Ausnutzung der Signalsprünge in Zellenmitte in jeder Bit-Zelle erreicht. Eine Selbsttaktung des Bi-Phase-Markierungs-Signals wird durch Einführung eines Signalsprungs am Beginn jeder Bit-Zelle erreicht. Obwohl für die Manchester-Codes eine Gleichspannungs-Übertragungsfähigkeit nicht erforderlich ist, erhöht jedoch die Einfügung sovieler zusätzlicher Signalsprünge die erforderliche Bandbreite wesentlich.

Eine Signalform, welche dem in der US-PS 31 08 261 beschriebenen Format folgt, ist in Fi g. IG dargestellt. Ebenso wie im Bi-Phase-Markierungs-Code werden logische Einsen durch Signalsprünge in Zellenmitte und logische Nullen durch das Fehlen solcher Signalsprünge festgelegt. Im Miller-Format sind jedoch keine Zeittakt-Signalsprünge am Beginn von logische Einsen enthaltenden Bit-Zellen vorhanden und es werden Signalsprünge unterdrückt, wo si>e sonst am Beginn von entsprechenden, dem entsprechenden Signalsprung in Zellenmitte folgenden Bit-Zellen auftreten würden. Im grundlegenden Miiier-Code bedeuiei dies, daß für jede logische »!<< ein Signalsprung in Zellenmitte und für jede logische »0« ein Signalsprung am Beginn jeder Zelle mit Ausnahme des Falles vorhanden ist, in dem eine logische »0« auf eine logische »1« folgt. Die unterdrückten Signalsprünge sind in der Signalform nach Fig. IG durch Bezugszeichen χ gekennzeichnet. Obwohl der Miller-Code gegenüber dem /VÄZ-Code eine kleinere Bandbreite benötigt und die selbsttaktenden Eigenschaften der Manchester-Codes besitzt, ist er nicht vollständig gleichspannungsfrei. Bestimmte Folgen von logischen Einsen und logischen Nullen können die dem Miller-Code folgende Signalform unausgeglichen machen. Beispielsweise kann die Unterdrückung des Signalsprungs zwischen Zellen ti und 12 in der Signalform nach Fig. IG zur Einführung einer Gleichspannungskomponente führen, welche durch Unterdrückung eines gegensinnig gerichteten Signalsprungs nachfolgend nicht unterdrückt wird. Bei Wiederholung gleichartiger Sequenzen wächst die Gleichspannungskomponente an, wie dies im folgenden anhand von F i g. 2 noch näher erläutert wird.

In einer dem Miller²-Format folgenden Signalform wird die Gleichspannungskomponente durch Unterdrükkung eines weiteren, jedoch gegensinnig gerichteten Signalsprungs eliminiert. Gemäß dem Miller²-Format handelt es sich dabei um einen Signalsprung, der aufgrund der speziellen, dieses Format definierenden Regeln nachfolgend als unterdrückt identifiziert werden kann. Gemäß einer speziellen Form des Miller²-Formates wird speziell der nächstvorhergehende Signalsprung unterdrückt, wie dies durch ein Bezugszeichen X in der Signalform gemäß F i g. 1H angezeigt ist. Dabei handelt es sich um einen Signalsprung in Zellenmitte der Bit-Zelle 11.

Eine dem Xerxes-Format folgende Signalform ist in Fig. 11 dargestellt. Im Xerxes-Format wird die Gleichspannungskomponente dadurch eliminiert, daß der im Miller-Format in solchen Sequenzen unterdrückte Signalsprung, in denen er sonst zur Erzeugung einer Gleichspannungskomponente führen würde, wieder eingeführt wird, wie dies durch einen in F i g. 11 mit R bezeichneten Signalsprung angegeben ist Der Signalausgeglichenheit wird dabei durch Codierung bestimmter Paare von Einsen Rechnung getragen, wobei ein einziger Signalsprung am Zellenrand am Beginn der Zelle der ersten Eins des Paares entspricht, wie dies durch die mit A bezeichneten Signalsprünge in F i g. 11 angegeben ist und wobei der Signalsprung in Zellenmitte entsprechend der zweiten Eins des Paars unterdrückt wird, wie dies in F i g. 11 mit X bezeichnet ist.

Die Art der Entstehung des Gleichspannungsproblems bei Verwendung des Miller-Codes und die erfindungsgemäße Lösung dieses Problemes wird anhand von F i g. 2 erläutert. Im Miller-Code werden die Bits durch die Phase des Pegelsprungs identifiziert Mit einer Ausnahme werden die Null-Bits durch Signalsprünge in einem relativ frühen Teil einer Bit-Zelle identifiziert, während die 1-Bits durch relativ spät in der Bit-Zelle liegende Signalsprünge identifiziert werden. Speziell werden in den dargestellten Signalformen 0-3its durch Signalsprünge am Beginn der Bit-Zelle und 1-Bits durch Sprünge in Zellenmitte identifiziert. Die einzige Ausnahme besteht darin, daß Signalsprünge unterdrückt werden, welche in einer Bit-Zelle jedes früheren Signalsprungs auftreten würden. Daraus ergibt sich, daß ein O-Bit identifizierende Signalsprünge, welche auf ein 1-Bit folgen, unterdrückt werden.

In F i g. 2A ist beispielsweise der Binärwert aufeinanderfolgender Bit-Zellen in einer Datenfolge dargestellt.

F i g. 2B zeigt den Typ verschiedener, im folgenden angegebener Sequenzen. Bei der Signalform nach F i g. 2C handelt es sich um eine solche, in welcher die Bits dieser Datenfolge nach dem Miller-Format identifiziert werden. F i g. 2D zeigt das Integral der Signalform nach F i g. 2C bezogen auf den Pegel des Mittelpunkts eines Signalsprungs. Die Signalsprünge laufen um eine Einheit über und um eine Einheit unter diesen Mittelpegel. Die Länge jeder Bit-Zelle ist gleich einer Zeit T. Es ist festzustellen, daß das Integral nach jeder Periode des Miller-Signals bis zur Bit-Zelle 7 auf 0 zurückgeht Danach bleibt das Integral negativ und wird nachfolgend mehr und mehr negativ. Dies führt zur Erzeugung der oben erwähnten Gleichspannungskomponente, was zu Fehlern führt, wenn im Informationskanal, wie beispielsweise bei einer magnetischen Aufzeichnung keine

Gleichspannungs-Obertragungsfähigkeit vorhanden ist

Eine Betrachtung der Signalform nach F i g. 2C für das spezielle Beispiel einer Datenfolge zeigt warum dies so ist Für jede ein 1-Bit enthaltende Bit^Zelle ist das Signal oberhalb und unterhalb des Mittelpegels ausgeglichen,

wodurch im Integral keine effektive Änderung auftritt Wenn die Pegei für nachfolgende O-Bits in gegensinnigen

Richtungen liegen, ist das Signal wiederum ausgeglichen, wodurch keine effektive Änderung im Signal auftritt Sind aufeinanderfolgende O-Bits durch eine ungerade Anzahl von 1-Bits getrennt so liegen die Signalpegel in

4U 488

den entsprechenden O-Bit-Zellen in gegensinnigen Richtungen, so daß das Signal wiederum ausgeglichen ist. Ein Problem tritt lediglich auf, wenn 0 Bits durch eine gerade Anzahl von 1 -Bits getrennt sind. In diesem Falle liegen die Signalpegel in den O-Bit-Zellen in der gleichen Richtung, was zu einer effektiven aufsummierten Fläche unter der Kurve und damit zu einer effektiven Verschiebung des Integrals von 0 führt. Jedesmal, wenn eine Datensequenz vorhanden ist, in der zwei O-Bits durch eine gerade Anzahl von 1 -Bits getrennt sind, so ist eine effektive Verschiebung des Integrals vorhanden. Natürlich kann diese Verschiebung in beiden Richtungen ve.harden sein, so daß sie das Integral in bestimmten Fällen auf »0« zurückführen kann. Es ist jedoch ebenso möglich, daß sich die Flächen aufsummieren, wie dies im Beispiel nach F i g. 2D gezeigt ist.

Das Problem wird offensichtlich durch Unterdrückung des Signalsprungs am Beginn eines O-Pegels folgend auf eine Folge von 1-Pegeln mit gerader Anzahl hervorgerufen, wodurch das Signal unsymmetrisch wird. Die Lösung des Problems besteht erfindungsgemäß darin, daß dieser Signalsprung nicht unterdrückt wird, wie dies im Miller²-Format der Fall ist. Es werden vielmehr bestimmte Paare von Einsen durch einen einzigen Signalsprung am Beginn jedes Paares codiert, woraus sich das in F i g. 2E gezeigte Ergebnis ergibt. Darin ist jeder wiedereingeführte Signalsprung mit R, jeder zum Rand der ersten Zelle eines solchen Paares vorverschobene Zellenrand-Signalsprung mil A und jeder zusätzlich unterdrückte Signalsprung mit X bezeichnet. Wie das in F i g. 2F gezeigte Integral dieser Signalform zeigt, ist dann keine effektive Gleichspannungskomponente mehr vorhanden. Natürlich ist dies nur möglich, wenn die unterdrückten und die vorverschobenen Signalsprünge durch einen Decoder erkannt werden können. Anderenfalls geht die Information verloren. Die vorliegende Frfinrfung gibt ein Verfahren und eine Anordnung zur Identifizierung dieser unterdrückten und vorverschobenen Signalsprünge an.

Zur Erlä Uerung dieser Art der Identifizierung kann die Eingangsdatenfolge als Verknüpfung von Sequenzen folgender vier Typen betrachtet werden:

(a) eine Folge von Einsen; (b) eine Folge von Einsen mit einer Null an jedem Ende, wobei die Anzahl von Einsen gerade ist; (c) eine Folge von Einsen, mit einer Null an jedem Ende, wobei die Anzahl von Einsen ungerade ist: und (d) ein Paar von Nullen. Bei dieser Ausführungsform wird die Anzahl von Nullen vom Beginn der Übertragung gezählt. Ist die Anzahl von Nullen beim Einsatz einer Folge von Einsen gerade, so ist die Sequenz vom Typ (a) und kann kein Gleichspannungsproblem mit sich bringen. Sie kann gemäß dem Miller-Format nach der US-PS 31 08 261 codiert und decodiert werden. Es ist weiterhin festzustellen, daß zwei aufeinanderfolgende Nullen, welche nicht Teil einer Sequenz des Typs (a), (b) oder (c) sind, eine Sequenz des Typs (d) darstellen und das Signal ebentalls abgeglichen lassen. Wenn die Zählung von Nullen vor einer Folge von Einsen ungerade ist, so wird die Null Teil einer Sequenz (b) oder (c), was zu einem Problem führen kann, wenn die Anzahl von Einsen in der Sequenz gerade ist, d. h., es liegt eine Sequenz (b) vor. Daher zeigt ein Indikator am Beginn einer Sequenz an, ob eine Sequenz von Einsen zu einem Problem führen kann oder nicht. Der Codierer enthält eine Schaltung, mit der eine Bit-Zelle im voraus betrachtet werden kann. Wird angezeigt, daß die Sequenz mit einer Null beginnt und damit ein Problem auftreten kann und wird bei Codierung der ersten »1« durch Vorausschau festgestellt, daß das nächste Bit eine »1« ist, so wirkt der Codierer unmittelbar im Sinne einer Korrektur einer möglichen Unausgeglichenheit durch Vorschub des Signalsprungs in Zellenmitte, welcher für die erste »1« in der Folge auftreten kann, und erzeugt einen Signalsprung A an der Vorderkante der Bit-Zelle für die erste »1«. Der Signalsprung X wird für das zweite der beiden 1-Bits unterdrückt. Wenn der Codierer das dritte Bit zu codieren sucht, so betrachtet er das nachfolgende vierte Bit und legt erneut fest, ob ein Paar von 1-Bits vorhanden ist oder nicht. Ist dies der Fall, so arbeitet der Codierer wie vorher weiter, um einen Signalsprung am Beginn des ersten der beiden 1-Bits zu erzeugen und jeden Signalsprung für das zweite der beiden 1-Bits zu unterdrücken. Jedesmal, wenn die Sequenz eine Null erreicht, falls die Anzahl von 1-Bits gerade ist, wodurch angezeigt wird, daß die Sequenz vom Typ (b) ist, so wird das folgende O-Bit durch einen Rand-S^Tialsprung am Beginn des Bits codiert Das heißt, der Signalsprung R wird nicht unterdrückt, da er nicht einem Signalsprung in Zellenmitte folgt. Beispiele für eine solche Codierung für Sequenzen des Typs (b) liegen in Fig. II für die Bit-Zellen 9 bis 12 und in F i g. 2E für die Bit-Zellen 8— 11 und 18—21 vor.

Bei dieser Codierung wird durch jede gerade Anzahl von 1-Bits, welche durch O-Bits als Teil der Sequenz begrenzt werden, keine Gleichspannungskomponente erzeugt Wird andererseits eine Folge von 1-Bits in einer Sequenz des mit einer »0« beginnenden Typs gemäß diesem Format codiert und erreicht der Codierer die Stelle der Codierung einer abschließenden »1«, welche nicht Teil eines Paars von Einsen ist, sondern von einer die Sequenz abschließenden und die Sequenz des Typs (c) anzeigenden »0« gefolgt ist, so wird diese »1« durch einen Signalsprang in Zellenmitte codiert und der Signalsprung für das folgende Ö-Bit wie beim regulären Miller-Format unterdrückt wodurch wiederum ein Signal ohne effektive Gleichspannungskomponente verbleibt. Beispiele einer solchen Codierung für Sequenzen des Typs (c) sind in F i g. 11 für die Bit-Zellen 2 bis 6 und in F i g. 2F für die Bit-Zellen 5 bis 7 angegeben.

Wird wie oben erläutert das Miller-Format für diese vier Sequenz-Typen (a), (b), (c) oder (d) angewandt so erreicht das Integral der resultierenden Signalform für die Sequenztypen (a), (c) oder (d) am Ende der Sequenz immer den Wert »0«. Lediglich für das Integral der Signalform für den Sequenz-Typ (b) ist dies nicht der Fall. Stattdessen nimmt das Integral einen Wert von ±2 Tan, wobei das Vorzeichen von der Richtung des letzten der Sequenz vorausgehenden Signalsprungs abhängt Wenn darüber hinaus auf eine Sequenz des Typs (b) nach bestimmten Kombinationen anderer Sequenz-Typen eine weitere Sequenz des Typs (b) folgt, so kann das Integral der Verknüpfung von Sequenzen anwachsen. Für bestimmte Formen von verknüpften Sequenzen wächst das laufende Integral ohne Grenzen, so daß ein Gleichspannungsgehalt in der Signalform vorhanden ist wie dies bei der Signalform nach F i g. 2D der Fall ist

Gemäß vorliegender Erfindung wird eine Sequenz des Typs (b) erkannt und in einer Weise codiert bei der jede Gleichspannungskomponente eliminiert wird. Gemäß der Erfindung werden Sequenzen des Typs (a) und (d) nach dem Miller-Format und Sequenzen des Typs (b) und (c) nach den speziellen Xerxes-Regeln codiert

Sequenzen des Typs (a) und (d) werden von Sequenzen des Typs (b) und (c) durch Aufrechterhaltung einer Modulo-2-Zählung von logischen Nullen vom Beginn der Codierung an unterschieden. Die Unterscheidung basiert auf der Tatsache, daß alle Sequenzen eine gerade Anzahl von Nullen besitzen. Sequenzen des Typs (a) besitzen keine Nullen. Sequenzen des Typs (d) bestehen aus zwei Nullen. Sequenzen des Typs (b) und (c) bestehen aus Ee sen, welche an jedem Ende durch eine »0« begrenzt sind und zwei Nullen besitzen. Ist daher die O-Zählung gerade, wenn eine 1 für die Codierung erscheint, so ist die Sequenz vom Typ (a). Ist andererseits die O-Zählung ungerade, wenn eine »1« für die Codierung erscheint, so ist die Frequenz vom Typ (b) oder (c).

Natürlich kann eine Sequenz des Typs (b) von einer Sequenz des Typs (c) am Beginn einer Sequenz nicht unterschieden werden, da der Unterschied zwischen den Sequenzen darin besteht, ob die Zählung ungerade oder ίο gerade ist, wenn die Sequenz endet Daher wird die spezielle Xerxes-Codierung vom Beginn der Einsen in solchen Sequenzen angewendet, wobei die Codierung an den Enden der entsprechenden Sequenzen in Abhängigkeit vom Ausgang der Zählung unterschiedlich ist Zu diesem Zweck wird eine Modulo-2-Zählung von _Si logischen Einsen seit der letzten ungeraden Null aufrechterhalten. Die Einsen werden in Paaren durch einen |] einzigen Signalsprung A am Beginn eines jeden Paares codiert, bis eine Null erreicht wird, wodurch das Ende der t% Sequenz angezeigt wird. Wenn die 1 -Zählung in diesem Zeitpunkt ungerade istsowerdendie letzte »1« und die % abschfi^Bende »0« im gebräuchlichen Miller-Format codiert Wenn die 1-Zählung gerade ist so wird die »0« Jj> durch einen Signalsprung R am Zellenrand codiert wodurch ein Signalsprung eingeführt wird, der im Miller-Co- Vg de unterdrückt worden wäre. Dies kann jedoch als in Übereinstimmung mit dem Miller-Code betrachtet werden, . '■'■) da ein die vorhergehende »1« markierender Signalsprung in Zellenmitte vorhanden war. Die Sequenz des Typs Ji (c) in den Bh-Zellen 5.6 und 7 (F i g. 2) enthält lediglich ein einziges 1 -Bit und wird nach den Xerxes-Codierungs- 'Λ regeln codiert da durch die Vorausschau um eine Bit-Zelle das O-Bit in der Zelle 7 festgestellt wird. Das J; Xerxes-Format besitzt daher eine vorausschairunde Eigenschaft um 1 Bit yj Der Xerxcs-Code liefert ein Übertragungssignal, aus dem die ursprünglichen Daten decodiert werden können. ■■■; Jeder Signalsprung in Zellenmitte wird als »1« decodiert Ein Signalsprung am Zellenrand in einer Bit-Zelle, auf '.' die eine Zelle ohne Signalsprung folgt wird in jeder Zelle als »1« decodiert jeder andere Signalsprung am ■ Zellenrand wird als »0« decodiert Jede andere Zelle, in der kein Signalsprung vorhanden ist wird als »0« decodiert Wenn kein Signalverlust auftreten soll, so dürfen zwei aufeinanderfolgende Zellen ohne Signalsprün- ' ge nicht vorhanden sein. Damit ist nicht gesagt daß keine längeren Intervalle zwischen Signalsprüngen vorhan- ι den sein dürfen, da die Beendigung einer Sequenz des Typs (c) zu einer Periode von 2J5 Tzwischen Signalsprün- ti gen führen kann, wie dies in Fig. II für die Bit-Zellen 3 bis 5 dargestellt ist wobei ein Signalsprung am ·,'■ Zellenrand in der Zelle 3, in der Zelle 4 kein Signalsprung und ein Signalsprung in Zellenmitte in der Zelle 5 vorhanden ist Dies ist abgesehen von der Möglichkeit «>n Signalverlusten das längste beim Xerxes-Format φ zulässige Intervall. |jj Das Verfahren und die Anordnung gemäß der Erfindung ermöglichen somit eine Übertragung von Daten in ;:^:| binärer Form über einen Informationskanal ohne Gleichspannungs-Übertragungseigenschaften, wobei die In- |; formation in selbsttaktender Weise übertragen wird. Wie bereits oben ausgeführt, macht es keinen Unterschied, f\ welcher Binärwert als logische »1« und welcher Binärwert als logische »0« betrachtet wird. In den obigen und ''; folgenden Ausführungen wird der normalerweise durch Signalsprünge in Zellenmitte markierte Wert als 1 -Pegel betrachtet, während der normalerweise durch Signalsprünge am Zellenrand markierte Wert als O-Pegel betrach- ; -.· tet wird. Darüber hinaus bezeichnet der Begriff »Signalsprung in Zellenmitte« einen relativ spät in einer Bit-Zelle auftretenden Signalsprung, der notwendigerweise nicht in Zellenmitte liegen muß. Der Begriff »Signal- ; ^: sprung am Zellenrand« bezeichnet einen relativ früh in einer Bit-Zelle auftretenden Signalsprung, welcher nicht ·■: notwendigerweise unmittelbar am Zellenbeginn liegen muß.

Fig.3 zeigt ein Blockschaltbild einer Anordnung zur Codierung einer Datenfolge in serieller Binärbitform gemäß dem oben beschriebenen Format zur Übertragung dieser Information über einen Informationskanal und zur Decodierung der empfangenen Signale zwecks nachfolgender Weiterbenutzung. Eine Datenquelle 10 liefert Daten in Binärform seriell in e>nen Datenweg 12, wenn sie durch über eine Verbindung 14 von einer Takistufe 16 gelieferte Taktimpulse getaktet wird. Die Daten in der Datenquelle 10 können unterschiedlichen Ursprungs sein. Sie werden in an sich bekannter Weise in eine Binärform überführt, und durch die Taktimpulsc auf der , : so Verbindung 14 seriell ausgetaktet

Die Takistufe 16 erzeugt periodisch Taktimpulse mit einer Frequenz 1 F. Die Taktstufe 16 kann ein J-K-Flip- Flop enthalten, das durch Taktimpulse von einer Taktstufe 18 über eine Verbindung 17 angestoßen wird. Die Taktstufe 18 erzeugt Taktimpulse mit einer doppelten Frequenz 2F. Sie kann einen an sich bekannten Oszillator

enthalten. Die Taktimpulse mit einfacher und doppelter Frequenz sollten eine kleine Anstiegszeit besitzen. Da die Signalsprünge zur Festlegung logischer Einsen und logischer Nullen in Zellenmitte und am Zellenrand oder genereller in einer späteren Phase und in einer früheren Phase auftreten, liefert die Taktstufe 16 Taktimpulse mit zwei Phasen, nämlich mit einer Phase I (Φ\) und einer Phase 2 (Φ2). Die Taktimpufee können in Form eines

Rechtecksignals vorliegen, wobei die Impulse der Phase 2 invertierte Impulse der Phase 1 sind. Die Taktimpulse

der Phase 1 (#1) werden über die Verbindung 14 zur Taktung in die Datenquelle 10 eingegeben. Die Taktimpulse

der Phase 2 (#2) werden über eine Verbindung 20 ausgegeben.

Ein Codierer 22 nimmt die Daten in serieller Form aus der Datenquelle 10 über die Verbindung 12 auf und erhält weiterhin Taktimpulse der Phase 01 von der Verbindung 14 über eine Verbindung 24 und Taktimpulse der Phase 02 über eine Verbindung 20. Die Taktimpulse mit doppelter Frequenz werden von der Verbindung 17 über eine Verbindung 25 abgenommen. Der Codierer arbeitet auf die empfangenen Daten gemäß dem oben bcschriebenen erfindungsgemäßen Xerxes-Format. Die codierten Daten werden über eine Verbindung 26 in einen Informationskanal 28 eingegeben, der beispielsweise durch ein Magnetbandgerät gebildet werden kann, in dem die Information aufgezeichnet und später wiedergegeben wird. Das Ausgangssignal des Informationskanals erscheint auf einer Verbindung 30.

Signalsprünge im Signal werden durch einen Signalsprungdetektor 32 erfaßt, welcher auf einer Verbindung 34 Signale erzeugt, die ein Maß für die Signalsprünge sind.

Pin Decoder 36 empfängt diese Signalsprünge und decodiert die Information in ihre ursprüngliche oder eine darauf bezogene Form zurück und liefert die decodierte Information über eine Verbindung 38 zu einer die Daten verwertenden Schaltung 40. Wie bereits erwähnt, ist das erfindungsgemäS» Signal-Format selbsttaktend. Das a bedeutet daß der Decoder 36 zeillich so orientiert sein muß, daß er mit den ursprünglichen Signalen Φ\ und Φ1 übereinstimmt, um erkennen zu können, wann in jeder Bit-Zelle ein Signalsprung aufgetreten ist- Diese Synchronisation wird durch Verwendung einer Taktstufe 42 realisiert, welche Taktunpulse mit der doppelten Frequenz 2Fliefert Um den Takt zu synchronisieren, können Signale vom Decoder über eine Verbindung 44 oder Signale über eine Verbindung 46 vom Signalsprungdetektor 32 in die Taktstufe 42 eingegeben werden. In jedem Fall werden geeignete Zeittaktsignale in die Datenverwertungsschaltung 40 eingegeben. Sie können direkt aus der Taktstufe 42 über eine Verbindung 50 oder indirekt vom Decoder 36 über eine Verbindung 51 eingegeben werden. Es sei daraufhingewiesen, daß eine Verbindung eine Vielzahl von Leitern enthalten kann.

Eine bevorzugte Ausführengsform eines Codierers 22 ist in F i g. 4 dargestellt Ein Zeittaktdiagramm für diese Schaltung zeigt F i g. 5 (die Punkte in der Schaltung nach F i g. 4, in denen die entsprechenden Signale nach F i g. 5 auftreten, sind in F i g. 4 durch eingekreiste Buchstaben gekennzeichnet). Die Eingangssignale für den Codierer 22 sind die Taktimpulse der Phase 1 (Φ\) und der Phase 2 {Φ2), welche von der Taktstufe 16 über die Verbindungen 24 und 20 geliefert werden, die Taktimpulse der doppelten Frequenz IF von der Taktstufe 18, welche über die Verbindung 25 geliefert werden, sowie die über die Verbindung 12 gelieferten Eingangsdaten. Ober eine Verbindung 52 wird weiterhin ein Rücksetzimpuls / aus einer Initialisierungs-lmpulsquelle 54 eingespeist Eine Eingangsklemme 56 ist an den Emitter eines Bipolar-Transistor Q10 angekoppelt, dessen Basis an Masse liegt Der Kollektor des Transisstors Q10 ist an die Eingänge eines UND-Gatters 55 an einem Schaltungsknoten 57 angekoppelt Das UND-Gatter 55 überführt die Spannungspegel an seinen Eingängen auf TTL-Pegel an seinem Ausgang. Die Kathode einer Klemmdiode DlO ist an den Knoten 57 angekoppelt, während ihre Anode an Masse liegt Ein Widerstand R10 liegt zwischen dem Knoten 57 und einer positiven Spannung und bildet zusammen mit der Diode DlO einen Vorspannungskreis zwischen den Transistor Q10 und dem UND-Gatter 55. Die Initialisierungs-lmpulsquelle 54 erzeugt einen Rücksetzimpuls /bei Einspeisung eines Initialisierungssignals INITm den Eingang 56. Dieser Rücksetzimpuls /wird in den Codierer 22 eingespeist, um die verschiedenen Komponenten in den Anfangszustand zu schalten.

Gemäß F i g. 5A sind die Taktimpulse 01 gleichförmige impulse, welche mit einer Periode auftreten, die gleich einer Bit-ZelJenlänge ist Die Impulse besitzen steile Vorder- und Hinterflanken und eine Impulslänge von einer halben Bit-Zelle. Die Taktimpulse 01 sind abgesehen von einer Verzögerung um eine halbe Bit-Zelle identisch mit-den Taktimpulsen Ot. Daher liegt die Vorderflanke der Taktimpulse 01 am Beginn jeder Bit-Zelle, während die Vorderflanke der Taktimpulse 02 in der Mitte jeder Bit-Zelle liegt. Die Taktimpulse 01 und 02 können durch die dargestellte Taktstufe 16 erzeugt werden, in der Taktimpulse mit der doppelten Frequenz 2F von der Taktstufe 18 (dargestellt in F i g. 5G) über eine Verbindung 17 in einen Takteingang CLK eines JK-Flip-Flops 58 eingespeist werden. Die Taktimpulse 01 treten daher mit der Frequenz 1 Fan einer AusgangskJemme Q und die Taktimpulse 02 an einer Ausgangsklemme Q des Flip-Flops auf. Gemäß einer Ausführungsform der Erfindung ist die Taktfrequenz 2Fgleich 2 Megahertz und die Taktfrequenz 1 F gleich 1 Megahertz. Somit ist die Datenbit-Folgefrequenz gleich 1 Megabit pro s.

Die Eingangsdaten (F i g. 5B) werden in der Form NRZ-L in einen Eingang D eines D-Flip-Flops 60 eingegeben. Die Taktimpulse Φ\ werden in einen Takteingang des D-Flip-Flops 60 eingegeben, wobei jede positive Flanke der Taktimpulse Φ1 (siehe F i g. 5A) bewirkt, daß das Signal am Eingang D auf den Ausgang Q übertragen wird. Das am Ausgang Q des D-Flip-Flops 60 auftretende Signal ist in Fi g. 5C mit Xjt+i bezeichnet Dies ist das Signal für das nächste zu codierende Bit nach dem laufend codierten Bit (k). Gleichzeitig erscheint ein invertiertes Signal x* + i am Ausgang ~Q des D-Flip-Flops 60. Das Signal Xk+i wird in einen Eingang D eines D-Flip-Flops 62 eingespeist, das dieses Signal beim Auftreten des nächsten in seinen Takteingang eingespeisten Taktimpulses Φ\ auf seinen Ausgang <? überträgt Das Signal am Ausgang Q des D-Flip-Flop? 62 gemäß F i g. 5D ist damit das Signal Xt für das codierte Signal, wobei ein inverses Signal x» an einem Ausgang ~Q erscheint. Aus diesen Signalen **+1, x*+1, Xk und Xk werden die Si?nalsprünge für die codierten Signale gebildet. so

Durch ein JK-Flip-Flop 64 wird eine O-Parität gebildet Zu diesem Zweck wird das x*-Signal in dessen Eingänge 7 und ~R eingespeist Durch Taktung mit den Impulsen Φ1 liefert ein Ausgang Q eine Modulo-2-Zählung der Anzahl von O-Bits vom Beginn (Rücksetzung) bis zum codierten Bit, d. h., die Zählung von O-Bits, welche codiert worden sind. Wenn x>—0, so ändert das JK-Flip-Flop seinen Zustand, wenn es durch den nächsten Taktimpuls Φ\ zur Zählung eines O-Bits getaktet wird. Ist x*=1, so verbleibt das TK-Flip-Flop im gleichen 5s Zustand. Ein Ausgangssignal P(O) am Ausgang Q gemäß F i g. 5E stellt damit eine Paritäts-Zählung dar, welche gleich 1 ist, wenn eine ungerade Anzahl von O-Bits vorhanden war, und welche gleich 0 ist, wenn eine gerade Anzahl von O-Bits vorhanden war. Ein inverses Signal P(O) erscheint an einem Ausgang Tj.

Durch ein JK"-Flip-Flop 66 wird eine 1 -Parität festgelegt. Zu diesem Zweck wird das Signal Xk in einen Eingang 7 eingespeist, während ein Eingang Έ kein Signal enthält. Wird eine 0 in den Eingang J eingespeist, so wirkt das bo JK-Flip-Flop 66 ähnlich wie das JK-Flip-Flop 64 und zählt dabei bei Taktung durch Taktimpulse Φ1 Einsen in Form einer Modulo-2-Zählung. Wird eine 1 in den Eingang 7 eingespeist, so wird die Zählung auf Null zurückgesetzt. Ein Ausgangssignal P(I) an einem Ausgang Q gemäß Fig.5F stellt daher eine Paritäts-Zählung dar, welche gleich 1 ist, wenn seit dem letzten vorhergehenden O-Bit eine ungerade Zahl von Einsen vorhanden war, und welche gleiche 0 ist, wenn eine gerade Anzahl von Einsen vorhanden war. An einem Ausgang ~Qerscheint ein es inverses Signal P(I).

Die Codierung der Eingangsdaten erfolgt durch Einspeisung der durch die D-Flip-Flops 60 und 62 und die JK-Flip-Flop 64 und 66 erzeugten Signale in NOR-Gatter 72, 74, 76 und 78, welche durch die Taktimpulse Φ 1

und Φϊ wirksamgeschaltet werden. Die Erläuterung dieser Wirkungsweise dieser Gatter kann dadurch erleichtert werden, daß festgelegt wird, wann ein Ausgangs-Signalsprungimpuls nicht erzeugt werden soll, und daß berücksichtigt wird, daß für andere Bedingung ein Signaisprungimpuls erzeugt wird. Es ist weiterhin zweckmäßig, die Signalsprungimpulse als in einem von zwei Teilen der Bit-Zelle auftretend zu betrachten, wobei ein relativ früh auftretender Signalsprung bzw. ein Signalsprung am Zellenrand als a-Signalsprung und ein relativ spät auftretender Signalsprung bzw. ein Signalsprung in Zellenmitte als ö-Signalsprung betrachtet wird.

Wird zunächst der a-Signalsprung betrachtet, so wird das primäre Signal durch das NOR-Gatter 72 erzeugt, das drei Eingänge besitzt. In einen Eingang wird das Signal i* vom Ausgang ~Q des D-Flip-Flops 62 erogespeist, während in einen weiteren Eingang das Taktsignal Φ 2 eingespeist wird. 1st das dritte Eingangssignal gleick 0, so ist das Ausgangssignal des NOR-Gatters gleich 1, wenn x* und das Taktsignal Φ 2 gleich 0 sind. Der Taktimpuls Φ 2, welcher gleich dem invertierten Taktimpuls Φ\ gemäß Fig.5A ist, ist während der ersten bzw. a-Hälfte jeder Bit-Periode bzw. Bit-Zelle gleich NuIL Ein Signal ä, das gleich dem invertierten Signal a für die erste Bit-Hälfte ist, ist immer gleich 1, wenn xt gleich 0 und damit das codierte Signal xt gleich 1 ist. Das bedeutet, daß anderenfalls ein a-Signalsprung auftreten würde, was für den Fall ** gleich 0, also für die normale Codierung eines O-Bit gilt.

Für das normale Miller-Format ist es notwendig, Signalsprünge (X in Fig. IG) zu unterdrücken, welche weniger als eine Bit-Zelle nach einem vorhergehenden Signalsprung, d. h, für auf ein 1-Befolgende O-Bits im normalen Miller-Code folgen. Dies wird durch ein D-Flip-Flop 80 erreicht, dessen Ausgang <? an seinen Eingang D angekoppelt ist, und das durch die Taktimpulse mit der Frequenz 2F(F i g. 5G) getaktet wird. Der Ausgang des NQR.-Gatteis 72 ist ebenfalls an den Eingang D angekoppelt, wodurch an einem Schaltungsknoten 81 ein sogenanntes wired ODER-Gatter gebildet wird. Die Gatter 72, 74, 76 und 78 sowie das Flip-Flop 80 sind vorzugsweise in ECL-Technik ausgeführt. Es können jedoch auch andere logische Konfigurationen verwendet werden, wenn an Stelle des sogenannten wired ODER-Gatters am Knoten 81 ein ODER-Gatter verwendet wird. Da das D-Flip-Flop 80 mit der doppelten Frequenz 2F getaktet wird, wird es synchron mit jeder Hälfte der Taktimpulse Φ1 und Φ 2 getaktet Das vom Ausgang ~Q zurückgeführte Signal ist damit invers zu dem Signal, das vorher im nächsten vorangehenden halben Bit durchgetaktet wurde. Wie im folgenden noch erläutert wird, ist bei Wirksamschaltung des NOR-Gatters 72 durch den Taktimpuls Φ 2 das Ausgangssignal am Ausgang ~Q des D-Flip-Flops 80- dasjenige Signal, das in der letzten Hälfte des vorangehenden Bits bk~\ codiert wurde, d. h., es wird eine 1 zurückgeführt, wenn in der vorangehenden Bit-Zelle ein Signalsprung in Zellenmitte vorhanden war. Durch Additon zum Ausgangssignal des NOR-Gatters 72 macht dieses Signal Sk gleich 1, wenn in der vorherigen Bit-Zelle ein SignaSsprung in Zeilenmitte vorhanden war. Entsprechend wird a* gleich 0 und ein Signalsprung am Zellenrand unterdrückt, v;^nn in der nächstvorhergehenden Bit-Zelle ein Signalsprung in Zeilenmitte vorhanden war. Dies steht K, Obereinstimmung mit dem Standard-Miller-Format. Damit wird auch ein Signalsprung (R in den Fig. 11 und 2E) imrr...r dann wieder eingesetzt, wenn der Signalsprung in Zellenmitte des früheren 1 -Bits gemäß dem Xerxes-Format unterdrückt wurde.

In Obereinstimmung mit dem Xerxes-Format ist es weiterhin auch notwendig, einen Signalsprung am Zellenrand (A in den Fig. II und 2E) für die ungerade 1 von zwei Einsen von Sequenzen des Typs (b) oder (c) einzusetzen. Dies erfolgt durch das NOR-Gatter 74. Ein Eingangssignal für dieses Gatter ist das Signal x*₊i vom Ausgang ~Q des D-Flip-Flops 60. Dieses Signal xt+i ist 0, wenn das inverse Signal x*+i gkLti 1 ist, wodurch angezeigt wird, daß· das Bit nach dem codierten Bit gleich 1 ist. Ein zweites Eingangssignal für das NOR-Gatter 74 ist das Signal P(O) am Ausgang 7$ des TK-Flip-Flop 64. Dieses Signal P (0) ist 0, wenn das inverse Signal P (0) 1 ist, wodurch eine ungerade Anzahl von Nullen seu dem Beginn und damit eine Sequenz des Typs (b) oder (c) angezeigt wird. Ein drittes Eingangssignal für das NOR-Gatter 74 ist das Signal P(I) am Ausgang Q des TK-Flip-Flops 66. Dieses Signal P(I) ist 0, wenn das codierte Bit nicht eine gerade Zahl von Einsen seit der letzten Null ist. Die Folge davon ist, daß das Ausgangssignal des NOR-Gatters 74 lediglich dann 1 ist, wenn eine ungerade 1 eines Paars von Einsen in einer Sequenz des Typs (b) oder (c) codiert wird. Dieses Eingangssignal wird in den dritten Eingang des NOR-Gatters 72 eingespeist, um unter diesen Bedingungen am Ausgang dieses NOR-Gatters den zusätzlichen Signalsprung einzuführen.

Das in den Eingang D des D-Flip-Flops 80 während der ersten Hälfte einer Bit-Zelle eingespeiste Signal a* (F i g. 5H) ist daher durch folgende Beziehung gegeben:

Der Ausdruck bk-\ stellt das Signal am Ausgang~Qdes Flip-Flops 80 dar, welcher sowohl a*_i als auch bk-\ in aufeinanderfolgenden zeitlichen Verschachtelungen mit doppelter Frequenz liefert. Allerdings wird lediglich bk-1 für die vorgenannte Gleichung ausgenutzt, während a*_ ι in der Codierungsoperation nicht benutzt wird.

Hinsichtlich des 6-Signalssprungs wird das primäre Signal durch das NOR-Gatter 76 erzeugt. Ein Eingangssignal für dieses Gatter ist das Signal χ am Ausgang Q des D-Flip-Flops 62. Das andere Eingangssignal ist das Taktsignal Φ\. Wenn x», wobei es sich um das Signal handelt, das codiert wird, gleich 0 ist, so schaltet der Taktimpuls Φ1 das NOR-Gatter 76 während der zweiten bzw. der 6-Hälfte jeder Bit»Zelle wirksam. Bei Fehlen eines weiteren Eingangssignals ist daher ein Signal B, welches gleich dem invertierten Signal b ist, immer dann gleich 1,wenn x*gleich 0ist. Das bedeutet,daß in anderen Fällen,d.h., wenn x* gleich 1 ist,ein fc-Signalsprung in Zellenmitte auftritt, wobei es sich um die normale Codierung eines 1-Bits handelt. Gemäß dem Xerxes-Format ist es notwendig, den Signalsprung (X in den F i g. 11 und 2E) zu unterdrücken, welcher sonst normalerweise bei der Codierung der zweiten geraden Eins (oder Parität) eines Paars von geraden Einsen in einer Sequenz des Typs (b) oder (c) erzeugt würde. Diese Unterdrückung erfolgt durch das NOR-Gatter 78. Ein Eingangssignal für dieses Gatter ist das Signal P(O) am Ausgang T^ des JK-Flip-Flops 64. Das Signal P(O) ist 0, wenn das dazu inverse Signal P(O) 1 ist, wodurch eine ungerade Anzahl von Nullen seit dem Beginn und damit eine Sequenz des

Typs (b) oder (c) angezeigt wird. Ein zweites Eingangssignal für das NOR-Gatter 78 ist das Signal P(I) vom Ausgang ~Q des JK-Flip-Flops 66. Dieses Signal P(I)=O, wenn das dazu inverse Signal P(I) = I, wodurch angezeigt wird, daß das vorherige codierte Bit eine 1 war. Das dritte Eingangssignal für das NOR-Gatter 78 ist das Taktsignal Φ1, wodurch dieses Gatter während der 6-Hälfte der Bit-Zelle wirksamgeschaltet wird. Daher ist b gleich 1 und b gleich 0, wenn eine gerade Parität 1 für Sequenzen des Typs (b) und (c) codiert wird.

P Gemäß dem Xerxes-Format ist es weiterhin notwendig, unter bestimmten Bedingungen den Signalsprung von

ff der Zellenmitte zum Zellenrand (A in den F i g. 11 und 2E) vorzuverschieben. Der vorverschobene Signalsprung

!§ wird wie oben beschrieben durch das NOR-Gatter 74 erzeugt. Um die Vorverschiebung zu vervollständigen, ist

gf es erforderlich, den Signalsprung in Zellenimtte zu unterdrücken, welcher sonst bei der normalen Codierung

ij einer 1 auftreten würde. Dies erfolgt durch das D-Flip-Flop 80. In diesem Falle ist es das Signal a_k, das auf den

H Eingang D während der Periode, in der NOR-Gatter 76 und 78 wirksamgeschaltet sind, zurückgeführt wird.

ff. Dadurch wird b_k immer dann gleich 1, wenn a_k gleich 1 ist Es wird somit b_k immer dann gleich 0, wenn a_k gleich 1

H ist wodurch ein Signalsprung in Zellenmitte in derselben Bit-Zelle unterdrückt wird.

Das während der zweiten Hälfte einer Bit-Zelle in den Eingang D des D-Flip-Flops 80 eingespeiste Signal Έ

|| (F ig. 51) ist daher durch folgende Beziehung gegeben:

It - a_k + x_k + P(O) P(I) (2)

H Die Signale b~_k und a* sind wechselweise zeitlich exklusiv, da das erstere während der ersten Hälfte einer

H Bit-Zelle gleich 0 und das letztere während der letzten Hälfte einer Bit-Zelle gleich 0 ist Dies ist >ishalb der Fall,

Γ* weil die entsprechenden wirksamgeschaiteten impulse Φ2 und Φ\ wechselseitig exkiusiv sind. Drher werden

^* die Signale a* und 5* ohne gegenseitige Beeinflussung in den Eingang D des D-Flip-Flops 80 eingespeist, indem

Y, sie durch die Taktimpulse der Frequenz 2F vcn der Taktstufe 18 sukzessive auf den Ausgang Q getaktet werden,

h\ wobei die inversen Signale a_k und b_k am Ausgang Q erzeugt werden. Das kombinierte Signal ab am Ausgang Q

J, gemäß F i g. 5 J ist damit gegen die Eingangssignale am Eingang Z>um ein halbes Bit verzögert Das verzögerte

ι- \ Signal wird im oben beschriebenen Sinne auf den Eingang D zurückgeführt

Das inverte Signal a_k-\, bt-i am Ausgang Q des D-Flip-FIops 80 liegt in NRZ—L-Form vor. Es wird in Y Eingänge J und Έ eines JK-Flip-Flops 82 eingegeben, das durch die Taktimpulse der Frequenz 2F(F i g. 5G) von

% der Taktstufe 18 getaktet wird. Die Funktion dieses Flip-Flops 82 besteht darin, als Funktion der Pegel mit

£5 NRZ-L-Form der Daten am Ausgang Q des Flip-Flops 80 Signalsprünge vorzusehen. Die Taktimpulse bewirken

eine Änderung des Schaltzustandes des Ausgangs Q des Flop-Flops 82, wenn der Eingangspegel gleich 1 ist und lassen den Schaltzustand unverändert, wenn der Eingangspegel gleich 0 ist Dies bewirkt eine Änderung des Schaltzustandes, d.h. einen Signalsprung, wenn a*_i, b_k-\ bei Vorliegen eines Taktimpulses der Frequenz 2F = I. Dies führt zu einem Ausgangssignal am Ausgang Q in Übereinstimmung mit dem Xerxes-Format gemäß Fig.5K.

Die speziellen Aufgaben des Codierers gemäß F i g. 4 lassen sich wie folgt zusammenfassen. Er erkennt den Beginn jeder Folge von Einsen, welche vom Typ (b) sein können. Dies erfolgt im Codierer nach F i g. 4 durch das D-Flip-Flop 64, das jedesmal kippt wenn eine 0 codiert wird. Sein Ausgangssignal P(O) am Ausgang Q litfert eine Paritäts-Zählung dafür, ob Nullen am Beginn einer Sequenz von Einsen gerade oder ungerade sind. Eine ungerade Zählung zeigt eine Sequenz des Typs (b) oder des Typs (c) an. Der Codierer erkennt am Ende einer solchen Frequenz, ob sie vom Typ (b) oder vom Typ (c) ist Dies erfolgt im Codierer nach F i g. 4 durch das Flip-Flop 66, das jedesmal kippt wenn eine 1 codiert wird, und das jedesmal gelöscht wird, wenn eine 0 codiert wird. Das Signal P(I) an seinem Ausgang Q liefert eine Zählung dafür, ob die Anzahl von Einsen ungerade oder gerade ist Ist die Anzahl ungerade, wenn eine 0 erreicht wird, so ist die Sequenz vom Typ (c). 1st sie jerade, so ist die Sequenz vom Typ (b). Sequenzen von Einsen des Typs (b) oder (c) werden durch einen Signalsprung am Rand der ersten i (ungerade Parität) eines Paars von Einsen codiert, wobei die letzte 1 einer ungeraden Sequenz von Einsen des Typs (c) gemäß dem Standard-Miller-Ccde nach der US-PS 31 08 261 codiert wird. Alle anderen Codierungen folgen den Vorschriften nach der US-PS 31 08 261, wobei festzuhalten ist, daß gemäß dem Standard-Miller-Code die 0 am Ende einer Sequenz des Typs (b) mit einem Signalsprung am Zellenrand codiert wird, da für die vorhergehende 1 im Xerxes-Code kein Signalsprung in Zellenmitte vorhanden ist.

Gemäß F i g. 3 läuft die codierte Information auf der Verbindung 26 durch den Informationskanal 28 und sodann über die Verbindung 30 zum Signalsprungdetektor 32. Das Ausgangssignal dieses Signalsprungdetektors wird über die Verbindung 46 in die Taktstufe 42 mit der Frequenz 2Fund über die Verbindung 34 in den Decoder 36 eingespeist. Das Ausgangssignal der Taktstufe 42 mit der Frequenz 2F wird über die Verbindung 48 in den Decoder 36 eingespeist. Ausführungsformen für die Taktstufe 42 mit der Frequenz 2F, den Decoder 36 und den Signalsprungdetektor 32 sind in F i g. 6 dargestellt. Zeittaktdiagramme für die Schaltung nach F i g. 6 sind durch die Signalfolgen nach F i g. 7 gegeben, wobei Schaltungspunkte in der Schaltung nach F i g. 6, an denen entsprechende Signale gemäß F i g. 7 auftreten, durch in Kreise eingefaßte Buchstabe", gekennzeichnet sind.

Gemäß F i g. 6 wird ein empfangenes Signal mit einem Signalverlauf gemäß F i g. 7a über die Verbindung 30 in den Signalsprungdetektor 32 eingespeist. Dieser Signaisprungdetektor 32 enthält eine Begrenzerschaltung 132 ω und eine Differentiationsschaltung 134. Die Begrenzerschaltung 132 verstärkt das Eingangssigna) stark und schneidet die Spitzen ab, um ein entsprechendes Begrenzerausgangssignal auf der Verbindung 34 mit scharfen Flanken in den Null-Durchgängen des Eingangssignals zu erzeugen, daß durch den Signalzug in Fig.7ß wiedergegeben ist Das invertierte Ausgangssignal von der Begrenzerschaltuni, «32 wird in die Differentiationsschaltung 134 eingespeist, welche in einem Verstärker 136 Signale der entgegengesetzten Phase erzeugt. Die beiden Ausgangssigmle des Verstärkers 136 werden in NOR-Gattern 138 und 140 eingegeben, wobei das invertierte Signal von seiner Einspeisung in das NOR-Gatter 138 durch eine Verzögerungsleitung 142 geringfügig verzögert und das nicht-invertierte Signal vor seiner Einspeisung in das NOR-Gatter 140 durch eine

Verzögerungsleitung 144 geringfügig verzögert wird. Die Diffcrcmiationsschaltung 134 liefert daher auf der Verbindung 46 ein Sprungsignal gemäß F i g. 7C mit einem Impuls für jeden Null-Durchgang im Eingangssignal gemäß F i g. 7A.

Die 2F-TaIuStUfC 42 wird in dieser Ausführungsforrn durch einen Eichoszillator gebildet, welcher ein Signal der in F i g. 7D dargestellten Form erzeugt, das nach Verstärkung und Begrenzung zu einem Rechtecksignal aus der Verbindung 48 gemäß Fi g. 7E wird. Der die Taktstufe 42 bildende integrierte Schaltkreis A 3 ist in dieser Ausführungsform ein Schaltkreis, der von der Firma Motorola mit der Typenbezeichnung MC 10216 geliefert wird. Er ist mit den Pins 1 und 16 geerdet und liegt über Pin 8 an — 5,2 V. Die Phase der Impulse aus der Verbindung 46 relativ zu den Schwingungen im frequenzbestimmenden Kreis des Oszillators läßt die Schwingungen vor- oder nacheilen, um das Takt-Ausgangssignal auf der Verbindung 48 mit den Signalsprüngen in der Eingangsinformation auf der Verbindung 30 zu synchronisieren. Die Phase des Taktausgangssignals kann durch eine variable Induktivität 146 eingestellt werden, um die Taklimpulse gemäß F i g. 7E in die richtige Lage relativ zu den Signalsprüngen in den Ausgangssignalen der Begrenzerschaltung gemäß F i g. 7B zu bringen.

Der zweite Ausgang der Begrenzerschaltung 132 ist über die Verbindung 34 an den Decoder 36, und zwar an einen Eingang D eines D-Flip-Flops 148 angekoppelt; das entsprechende Ausgangssignal ist in F i g. 7B dargestellt. Die Taktimpulse der Frequenz 2F(F ig. 7 F.) werden über die Verbindung 48 von derTaktstufc42'm einen Takteingang des D-Flip-Flops 148 eingespeist. Dadurch werden die Daten vom Eingang D auf einen Eingang Q des D-FHp-Flopi 148 getaktet, wodurch ein Signal gemäß F i g. 7F erzeugt wird, das den um eine halbe Periode der Taktimpulse der Frequenz 2F verzögerten Eingangsdaten gemiiii F i g. 7A cnisprichi. D.i5 Signa! am A.usgang Q des D-Flip-Flops 148 wird in einen Eingang D eines D-Flip-Flops 154 eingespeist. Die Taktimpulse der Frequenz 2Fwerden in einen Takteingang des D-Flip-Flops 154 eingespeist. Dieses D-Flip-Flop 154 taktet daher die Signale am Ausgang Q des D-Flip-Flops 148 auf seinen Ausgang Q(Fig.7G) mit einer Verzögerung um einen Taktimpuls der Frequenz 2F, d. h., mit einer halben Bit-Zellen-Verschiebung.

Die Taktimpulse der Frequenz 2Fwerden weiterhin in einen Takteingang eines JK-Flip-Flops 160 eingegeben.

dessen Eingang /positiv und dessen Eingang K auf Erdpotential gehalten wird. Damit kippt das JK-Flip-Flop 160 im Sinne der Erzeugung eines Ausgangssignals an seinem Ausgang Q. wie es in F i g. 7H dargestellt ist. Dabei handelt es sich um Taktimpulse der Frequenz 1F, welche die Bit-Zellen-Folgefrequenz der Daten bilden. Diese Taktimpulse werden über die Verbindung 51 als Ausgangs-Taktmipulse in die Datenverwertungsschaltung 40 eingespeist.

Die Ausgänge Q der D-Flip-Flops 148 und 154 sowie der Eingang D des D-Flip-Flops 154 sind auf ein Exklusiv-ODER-Gatter 172 geführt, das eine Differenz zwischen dem getakteten Datensigna! (F i g. 7F) und dem getakteten verzögerten Datensignal (Fig.7G) erfaßt. Das Ausgangssignal des Exklusiv-ÜDER-Gatters 172 bestimmt damit jeden Signalsprung in den Eingangsdaten, welcher seit einem vorangegangenen Taktimpuls der Frequenz 2Fam Takteingang des D-Flip-Flops 154 auftritt. Ein Ausgangssignal 1 des Exklusiv-ODER-Gatters 172 bestimmt daher einen Daten-Signalsprung gemäß Fig. 71.

Die Daten-Signalsprünge gemäß Fig.71 werden in einen Eingang Seines 5-Bit-Schieberegisters 174 eingespeist. Bei der dargestellten Ausführungsform wird dieses S-Bit-Schieberegister 174 durch einen von der Firma Texas Instruments mit der Typenbezeichnung 7496 gelieferten Schaltkreis gebildet, der in F i g. 6 mit den vom Hersteller angegebenen Pin-Zahlen dagestellt ist. Das Schieberegister 174 wird durch die Taktimpulse der

«o Frequenz 2F(Fig. 7E) getaktet. Das Schieberegister taktet die Datensignalsprünge vom Gatter 172 seriell mit jedem Taktimpuls 1 und schaltet die Daten über die fünf Ausgänge um jeweils einen weiter. Da das Schieberegister durch die Taktimpulse der Frequenz 2F getaktet wird, schaltet es um jeweils eine halbe Bit-Zelle fort. Die Bit-Zellen folgen sukzessive mit der Frequenz 1F, wobei jede Bitzelle aufeinanderfolgend zwei Hälften a und b besitzt. Die Hälften treten daher mit der doppelten Frequenz 2Fauf, wobei es sich um die Taktfrequenz des 5-Bit-Schieberegisters handelt. Die Daten werden aus dem Decoder 36 mit der Bit-Folgefrequenz IF auf die Verbindung 38 getaktet, wie dies im folgenden noch genauer erläutert wird. Im Zeitpunkt einer derartigen Austaktung der decodierten Bits führen Ausgänge Qa. Qb. Qc; Qd und Qn des 5-Bit-Schieberegisters 174 die Signalsprungdaten in bezug auf die halben Bit-Zellen bt ₊i, a* ₊ i, fa, a* bzw. bt -ι. Was die Ausgänge mit dem fortschreitenden Takt der Frequenz 2F führen, ist unbedeutend, da die Ausgangssignale lediglich einmal pro

so Bit-Zelle aus iem Decoder ausgetaktet werden. Daher sind die Ausgänge in F i g. 6 so bezeichnet, daß sie den Zustand im Zeitpunkt der Austaktung des decodierten Bit-Signals auf die Ausgangsverbindung 38 anzeigen.

Die fünf Ausgangssignale des 5-Bit-Schieberegisters 174 werden zur Entwicklung des decodierten Signals kombiniert Die Signale werden zur Identifizierung von Einsen codiert, wobei jedes Bit. das keine 1 ist, als 0 decodiert wird. Bei dem oben erläuterten Xerxes-Codierungsformat gibt es drei Möglichkeiten zur Codierung einer i. Normalerweise werden Einsen als Signalsprung in Zellenmiite codiert, & h., at =0 und fu = 1. Für Fälle, in denen Einsen in einer Sequenz des Typs (b) oder (c) auftreten, werden Paare von Einsen durch einen Signalsprung am Zellenrand für die erste 1 (ungerade Parität) bei beiden Einsen codiert. Für die erste 1 (ungerade Parität) dieser beiden Einsen ist a* = 1, bt = 0, a* +1 = 0 und bk + ·> = 0, während für die zweite I (gerade Parität)dieser beiden Einsen ai =0. f>i =0undbt_i=0.

bo Der Normalzustand (d. h. Einsen werden als Signalsprünge in Zellenmitle codiert) wird durch ein UN D-Gatter 176 erfaßt, in welches das inveriierte Ausgangssignal at am Ausgang Qn (durch einen Inverter 178 zu äi invertiert) und das Ausgangssignal öiam Ausgang Q₁-gemäß Fig. 7J eingespeist werden. Das UND-Gatter 176 liefert daher am Ausgang eine 1, wenn a*=0 (d. Iu, ä*= 1) und 6*= I. Dieses Signal wird in ein NOR-Gatter 180 eingespeist, das unter diesen Bedingungen eine Null am Ausgang liefert.

Eine Eins, welche eine ungerade 1 eines Paars von nach den speziellen Xerxes-Regeln codierten Paares von Einsen ist, wird durch ein ODER-Gatter 182 und ein NOR-Gatter 184 erfaßt. Das Ausgangssignal iu + i am Ausgang Q* und das Ausgangssignal ai, ι am Ausgang Qb werden in das ODER-Gatter 182 eingespeist Dieses ODER-Gatter 182 liefert lediglich eine Null am Ausgang, wenn sowohl b_k +1 als auch a* +1 gleich Null sind. Dieses

Signal wird zusammen mil dem Ausgangssignal bk am Ausgang Qi und dem invertierten Ausgangssignal ä* am Ausgang Qn in das NOR-Gatter 184 eingespeist. Daher liefert dieses NOR-Gatter 184 lediglich cine I am Ausgang, wenn tj + i und atn=0. b* = 0 und Jj = O (d. h., ;in = I) sind. Dies entspricht einem Signalsprung am Zellenrand in einer Bit-Zelle, auf die eine Bil-Zellc ohne Signalsprung folgt. Dieses Signal wird auch in das NOR-Gatter 180 eingespeist, das unter diesen Bedingungen eine Null am Ausgang liefert.

Eine 1, welche die zweite eines Paars von nach den speziellen Xerxcs-Regeln codierten Paares von Einsen ist, wird -lurch ein NOR-Gatter 186 erfaßt, in das das Ausgangssignal bk am Ausgang Qc, das Ausgangssignal a* am Ausgaag Qo und das Ausgangssignal bk-1 am Ausgang Qi: eingespeist werden. Am Ausgang dieses NOR-Gatters 186 entsteht lediglich eine Eins, wenn a*, bi und 6,_i insgesamt Null sind, was lediglich für eine gerade Eins eines nach den Xerxes-Regeln codierten Paare« von Einsen der Fall ist. Das Ausgangssignal dieses NOR-Gatters 186 wird ebenfalls in das NOR-Gatter 180 eingespeist, das unter diesen Bedingungen eine Null erzeugt.

Das NOR-Gatter 180 erzeugt also immer dann eine 0 als Ausgangssignal, wenn eine dieser drei Bedingungen das Vorhandensein einer 1 anzeigt. Anderenfalls ist das Ausgangssignal gleich 1. Das Ausgangssignal des NOR-Gatters 180 wird in einen Eingang D eines D-Flip-Flops 188 eingespeist, das durch die Taktimpulse der Frequenz IF(F ig. 7H) getaktet wird. Jeder Taktimpuls überträgt das Ausgangssignal des NOR-Gatters 180 auf einen Ausgang Q des D-Flip-Flops 188, wobei an einem Ausgang T) ein inverses Signal auftritt. Der Ausgang T) ist daher unter den Bedingungen gleich I. in denen eine 0 am Ausgang des NOR-Gatters 180 anzeigt, daß eine 1 decodiert wurde. Anderenfalls ist der Ausgang T) gleich 0. Das Signal am Ausgang T) wird gemäß F i g. 7K in NRZ-L-Form auf die Verbindung 38 gegeben.

Als kurze Zusammenfassung wird auf die folgende Tabelle I bezug genommen, in der X entweder eine 1 oder eine 0 repräsentiert.

Tabelle I

t>k-\ 8k bk ükn bk + ] Xk

X	0
X	1
0	1
0	0
X	1
1	1
0	0
X	0

1	X	X	1
0	0	0	1
0	0	I	0
0	X	X	1
I	X	X
X	X	X
0	0	0
0	0	0

durch UND-Gatter 176
durch Gatter 182 und 184

durch NOR-Gatter 186

Übertragungsfehler
Übertragungsfehler
Übertragungsfehler
Synchronisationsfehler

Für die vorstehende Beschreibung der Schaltung nach F i g. 6 wurde angenommen, daß die Signale der Taktstufe 42 in richtigem Synchronismus mit den Signalsprüngen am Zellenrand sitzt. Da jedoch das Signal der Taktstufe 42 eine Grundfrequenz besitzt, welche gleich der doppelten Bit-Zellcn-Frequenz ist. ist es möglich, daß der Takt mit den Signalsprüngen in Zellenmitte und nicht mit den Signalsprüngen am Zellenrand synchron ist. Für diesen Fall treten die Ausgangsdaten am Ausgang (?des D-Flip-Flops 188 gemäß F i g. 7L auf. Die fehlende Synchronisation kann durch einen Synchronisationsdetektor 190 festgestellt werden, welcher bestimmte unzulässige Ausgangs-Bedingungen erkennt. Im Xerxes-Format tritt das längste zulässige Intervall zwischen Signalsprüngen am Ende einer Sequenz des Typs (c) auf, in der die letzten drei Einsen durch einen Signalsprung am Zellenrand für die erste der drei Einsen, durch fehlende Signalsprüngc für die zweite der drei Einsen und durch einen Signalsprung in Zellenmitte für die letzte der drei Einsen codiert werden. Unter Verwendung der Bezeichnungen nach Fig. 6 tritt dieser Zustand ein, wenn <it_ ι und ^ ₁1 beide gleich I undZ>*_i. a*. Z^ und λ*+ι alle gleich 0 sind. Dieser Zustand wird durch das NOR-Gatter 186 decodiert, wenn die Austastung aus dem D-Flip-Flop 188 durch den Taktimpuls der Frequenz 1 F während eines Intervalls erfolgt, in dem das Signal bt-\ am Ausgang Qe des 5-Bit-Schieberegisters 174 auftritt Sollte der Taktimpuls der Frequenz 1F nicht in der richtigen Phasenlage zum Taktimpuls der Frequenz 2Fliegen, so wird das D-Flip-Flop 188 um eine halbe Periode früher ausgetaktet Mit den oben genannten Signalsprüngen würden die Signale nach den Ausgängen Qa, Qb, Qc und Qo alle eine halbe Periode früher gleich 0 sein. Für den Decoder erscheint dies so, als ob zwei aufeinanderfolgende Bit-Zellen ohne einen Signalsprung in beiden Hälften vorlägen. Dies ist jedoch im Xerxes-Format kein möglicher Zustand Der einzige Zustand, welcher 23 T zwischen Signalsprüngen erzeugt, d. h„ mit 4 Halbzellen in einer Folge ohne Signalsprung ist das Ende einer Sequenz des Typs (c). In diesem Falle wird lediglich die mittlere Eins der letzten drei Einsen ohne einen Signalsprung in beiden Hälften codiert. Daher ist ein Zustand, in dem alle Signale an den Ausgängen Q_A, Qb, Qcund Qd im Zeitpunkt der Taktung gleich 0 sind, eine Anzeige dafür, daß der Decoder aus dem Synchronismus ist

Der Synchronisationsdetektor 190 stellt die fehlende Synchronisation durch Erfassung eines Zustandes fest in dem die Signale an den Ausgängen Qa, Qh, <?cund Qo im Zeitpunkt der Taktung alle 0 sind. Zu diesem Zweck sind diese Ausgänge auf ein NOR-Gatter 192 gekoppelt das lediglich dann eine 1 am Ausgang liefert, wenn alle Eingangssignale gleich 0 sind. Das Ausgangssignal dieses NOR-Gatters 192 wird auf einen Eingang D eines D-Flip-Flops 194 gegeben, das durch Taktimpulse der Frequenz 1 F(F i g. 7H) getaktet wird. Daher wird beim nächsten Takt am Ausgang Q des D-Rip-Flops 194 eine 1 geliefert wenn alle Signale an den Ausgängen Qa, Qb, Qc und Qo gleichzeitig 0 sind. Das Ausgangssignal kann in unterschiedlicher Weise, beispielsweise zur Ansteuerung einer Anzeige oder zur Zurückführung des Decoders in den Synchronismus ausgenutzt werden. Der Takt der Frequenz 1F kann in verschiedener Weise in den Synchronismus zurückgebracht werden. Dies kann

13

beispielsweise durch Unterdrückung des Impulses der Frequenz 2F für das JK-Flip-Flop 160 in der Weise erfolgen, wie dies entsprechend für eine Synchronisationsschaltung in der US-PS 40 27 335 beschrieben ist. Zur Sicherstellung der Synchronisation kann ein spezielles Einführungssignal gesendet werden, das wenigstens eine Sequenz des Typs (c) enthält, wodurch der Synchronisationsdetektor 190 die fehlende Synchronisation feststellen und eine kompensierende Wirkung am Beginn ermöglichen kann. Damit wird ein Verlust von Daten vermieden, bevor die Datenbits selbst Signalsprünge erzeugen, welche den Fehler in der Synchronisation anzeigen.

Es ist darpuf hinzuweisen, dal3 ein den Verlust der Synchronisation anzeigendes Signal auch am Ausgang des Synchronisationsdetektors 190 anzeigt, wenn ein Signalverlust auf der Verbindung 30 vorhanden ist. Dieser Zustand kann vom Zustand des Verlustes der Synchronisation dadurch unterschieden werden, daß die Ausgangssignale des 5-Bit-Schieberegistcrs 174 betrachtet werden. Bei Signalvcrlust werden alle Ausgangssignale gleichzeitig zu 0, während bei der normalen Xcrxes-Codierung niemals mehr als vier Halbzellen in einer Zeile ohne Signalsprung sein können und damit eines der Ausgangssigniilc I sein muß, gleichgültig, ob der Decoder außer Synchronisation ist oder nicht, solange ein Signal im Xerxes-Format empfangen wird.

Am Beginn der Decodierung werden die verschiedenen Komponenten des Decoders durch einen Rücksetzimpuls 7 von einer Initialisierungs-Impulsquelle 1% rückgesetzt, welche in entsprechender Weise wie die Quelle 54 des Codierers arbeitet.

Wie oben ausgeführt, ist das längste Intervall zwischen Signalsprüngen beim Xerxes-Format am Ende einer Sequenz des Typs (c) vorhanden. Dies ist jedoch eine Sequenz, welche im Standard-Miller Format ohne Einfuhrung einer Gleichspannungskomponente codiert werden kann. Solange Intervalle ohne Signalsprünge eine größere Bandbreite erfordern, werden die Anforderungen an die Bandbreite durch Ausnutzung des Standard-Miller-Formates zur Codierung von Sequenzen des Typs (c) verringert. Die Schwierigkeit besteht dabei dann, daß Sequenzen des Typs (b) und (c) in ihrem Einsatz nicht unterschieden werden können. Lediglich am Ende der Sequenz kann die Anzahl von Einsen als ungerade oder gerade bestimmt werden. Zur Codierung von Sequenzen des Typs (c) im Standard-Miller-Formal muß daher eine Vorausschau auf das Ende der Sequenz vorgenommen werden. Da eine Sequenz sehr lang sein kann, ist dies unpraktisch, du dann eine fast unbegrenzte Möglichkeit zur Vorausschau erforderlich ist. Bei einer Ausführungsform der Erfindung ist daher eine begrenzte Möglichkeit der Vorausschau zur vorausschauenden Betrachtung einer beträchtlichen Anzahl von Bits und eine Codierung von Sequenzen vorgesehen, welche im Standard-Miller-Format als vom Typ (c) identifiziert werden können. In Fällen, in denen das Ende der Sequenz nicht erfaßt werden kann, wird die Sequenz gemäß den oben erläuterten Xerxes-Regeln codiert. Ein Codierer mit der Möglichkeit einer Vorausschau auf 5 Bit ist in den Fig.8 und 9 dargestellt. Eine solche eine Vorausschau ermöglichende Schaltung sowie Paritätszähler sind in F i g. 8 dargestellt. Die Codierschaltung zeigt F i g. 9. Entsprechende Signalformen sind in F i g. 10 dargestellt. Punkte in den Schaltungen nach den Fig.8 und 9, in denen entsprechende in Fig. 10 gezeigte Signalformen auftreten, sind durch entsprechende mit Kreisen versehene Buchstaben gekennzeichnet.

Die eine Vorausschau ermöglichende Schaltung nach Fig.8 erhält die gleichen Eingangssignale wie der Codierer 22 nach F i g. 4, nämiich die Takiimpuise Φ1 auf der Verbindung 24 (F i g. 10A), die Eingangsdaten in NRZ-L-Form auf der Verbindung 12 (F i g. 10C), und die Rücksetzimpulse 7 auf der Verbindung 52. Die weiteren Eingangssignale für den Codierer 22 werden in die Schaltung nach F i g. 9 eingespeist, nämlich die Taktimpulse Φ 2 auf der Verbindung 22 und die Taktimpulse 2F(F i g. 108) auf der Verbindung 25. Die Taktimpulse Φ 1 und die Rücksetzimpulse 7 werden ebenfalls in die Schaltung nach F i g. 9 eingespeist.

In der Schaltung nach F i g. 8 werden die Eingangs-Datensignale (F i g. tOC) seriell in Eingänge A und B eines 8-Bit-Schieberegisters 196 (serielle Eingabe/parallele Ausgabe) eingespeist, das typischerweise durch einen wie dargestellt verschalteten Schaltkreis des Typs 74164 der Firma Texas Instruments gebildet wird. Dieses 8-Bit-Schieberegister 1% bewirkt eine Verzögerung um 7 Bit, wodurch eine Vorausschau in bezug auf die Ausgangsdaten des Schieberegisters möglich ist. Ist das Daten-Ausgangssignal an einem Ausgang Q_n (Fig. 10E) das laufend zu codierende Signal x_k. so bedeutet dies, daß das Signal an einem Ausgang Qc das Signal χ*+1 in bezug auf einen Ausgang Q_A ist. welcher das Signal 7 Bits nach x_k. nämlich bei x*₊₇ liefert. Sollte eine Sequenz auftreten, welche in dem Zeitpunkt, in dem die erste 1 der Sequenz den Ausgang Qn erreicht, als vom Typ (c) bestimmt werden kann, so wird die gesamte Sequenz gemäß dem Standard-Miller-Code codiert. Die in F i g. 8 dargestellte Schaltung führt diese Festlegung durch und liefert ein Kennzeichnungssignal C zur Modifizierung der Xerxes-Codierung (F i g. 9) für eine erkannte Sequenz des Typs (c).

Die Erzeugung des Kennzeichnungssignals G beginnt mit dem Signal x_i+7 (F i g. 10D). Dieses Signal x*₊; wird

in einen Eingang Έ eines JK-Flip-Flop 198 eingespeist, wobei das durch einen Inverter 200 invertierte Signal

χ*-? in einen Eingang / eingespeist wird. Das JK-Flip-Flop zählt daher Nullen vom Beginn der Codierung in

einem Zeitpunkt der 7 Bits vor dem Zeitpunkt liegt in dem das Signal x_k am Ausgang Qh zur Codierung zur

Verfügung steht Das JK-Flip-Flop 198 wird durch die Taktimpulse Φ\_ getaktet um eine 0-Paritäts-Zählung am

Ausgang Q (Fig. 10F) zu erzeugen. Das Signal am Ausgang Ό des JK-Flip-Flops 198 wird in einen Eingang D

eines D-Flip-Flops 202 eingespeist das durch die Taktimpulse Φ1 getaktet wird. Die Signale an den Ausgängen

~Q des JK-Flip-Flops 198 und des D-Flip-Flops 202 werden in ein NAND-Gatter 204 eingespeist das immer dann

eine 1 am Ausgang liefert (F i g. 10H), wenn die Parität von Nullen am Ausgang Qa gleich 0 ist d. h„ wenn eine gerade Anzahl von Nullen seit dem Beginn vorhanden ist.

Die 1 am Ausgang wird in einen Eingang VLR eines Zählers 206 eingespeist, welcher durch einen von der Firma Texas Instruments hergestellten Typ 74*61 gebildet werden kann und welcher an einem Ausgang Q\ einer Einser-Ausgangszählung (Fig. 101). an einem Ausgang Qn eine Zweier-Ausgangszähiung (Fig. !0J) und an einem Ausgang <?_reine Vierer-Ausgangszählung (Fig. 10K) liefert. Durch Einspeisung einer 1 in einen rrcigabeeingang E/V (Fig. 10G) zählt der Zähler 206 in einen Eingang CLK eingespeiste Takumpulse Φ\. Das Freigabesignal wird durch ein UND-Gatter 208 erzeugt wenn dessen drei Eingangssignaie gleich 1 sind, d. h.

wenn erstens xt+7 (F ig. IOD) aa Ausgang Q_A des Schieberegisters 196 gleich 1 ist, wodurch eine 1 in einer Folge von Einsen angezeigt wird, wenn zweitens die 0-Paritäts-Zählung (F i g. I OF) am Ausgang Q des JK-Füp-Flops 198 gleich I ist, wodurch angezeigt wird, daß die Sequenz von Einsen mit Null begann und damit vom Typ (b) oder (c) ist, und wenn drittens das Ausgangssignal eins NAND-Gatters 210 gleich 1 ist. wodurch angezeigt wii'd, daß der Zähler 206 eine Zählung von 6 nicht erreicht hat Bei einer Zählung von 6 werden die Signale an den Ausgängen Qn und Qc des Zählers 206=1 und damit beide Eingangssignall: des NAND-Gatters 210 eben-· falls= 1. Daraus folgt, daß der Zähler 206 die auftretenden Taktimpuls*: Φ 1 (bis/u einem Maximum von 6) zählt, wenn eine Folge von Einsen mit einer Null ungerader Parität auftritt, d. h., wenn die Einsen Teil einer Sequenz des Typs (b) oder (c) sind. Erreicht der Zähler eine Zählung von 6 nicht, bevor eine Null in der Datenfolge erreicht wird, so hört er beim Auftreten der ersten Null am Ausgang Q,\ des Schieberegisters 196 (F i g. IOD) zu zählen auf, da dann eine 0 in den Eingang des Freigabe-UND-Gatters 208 eingegeben wird, so daß dessen Ausgang zu 0 (Fig. 10G) und der Zähler 206 abgeschaltet wird. Das Paritätszähler JK-Flip-Flop 198 erzeugt ebenfalls eine 0 an seinem Ausgang Q(Fi g. 10F), wodurch eine gerade Anzahl von Nullen angezeigt wird, und liefert eine 0 für das UND-Gatter 208, so daß der Zähler bei nachfolgenden Einsen in den Eingangsdaten abgeschaltet wird. Die gerade Parität setzt den Zähler "weiterhin im oben beschriebenen Sinne über das D-Flip-Flop 202 und das NAND-Gatter 204 zurück (F i g. 10H). Eine Zählung von 6 im Zähler 206 schaltet die Zählung ebenfalls durch Erzeugung einer 0 am Ausgang des NAND-Gatters 210 ab, welche in das Freigabe- , UN D-Gatter 208 eingegeben wird.

Die Entscheidung, ob ein Kennzciuniiuiigssigiiäi Gci'/.eügi wirdouer nicht, erfolgt durch ein UND-Gatter 212. j Das Signal am Ausgang Q_A des Zählers 206 (Fig. 101) und das invertierte Signal Xi * 7 des Inverters 200 (invertier-

tes Signal iiach F i g. 10D) werden in das UND-Gatter 212 eingespeist. Das Signal am Ausgang Q_A am Ende einer Sequenz von Einsen ist lediglich gleich 1, wenn die Anzahl der Einsen in der Sequenz ungerade und kleiner 6 ist. Ist die Zählung gerade und kleiner 6, so ist das Signal am Ausgang Qi gleich 0. Ist die Anzahl von Einsen in der Sequenz 6 oder mehr, so schaltet der Zähler bei 6 ab, wobei das Signal an seinem Ausgang Q_A 0 bleibt. Lediglich wenn der Zählwert am Ausgang Q..\ des Zählers 206 im Zeitpunkt der nächsten 0 am Ausgang Q_A (F i g. IOD) des Schieberegisters 196 gleich 1.3 oder 5 ist erzeugt das UND-Gatter 212 eine 1. Dieses Ausgangssignal (F i g. 1 OL) ist immer dann gleich 1, wenn ein Kennzeichnungssignal G erzeugt werden soll.

Das Ausgangssignal des UND-Gatters 212 wird in einen Freigabeeingang EN eines Demultiplexers 214 eingegeben, der durch einen Schaltkreis der Typs 74S138 der Firma Texas Instruments gebildet werden kann. Bei Wirksamschaltung durch eine 1 vom UND-Gatter 212 überträgt der Demultiplexer 214 die vom Zähler 206 gelieferte Eingangszählung auf einen Ausgang mit 6 Leitungen, wodurch auf der der Endzählung entsprechenden Leitung eine 0 erzeugt wird. Auf dem Rest der Ausgangsleitungen steht eine 1. Für eine Zählung von 1 erscheint die 0 an einem Ausgang b; für eine Zählung von 3 auf einem Ausgang c/(Fig. 10M); und für eine Zählung von 5 an einem Ausgang /'(Fig. 10N). Es können keine geraden Zählungen vorhanden sein, da das UND-Gatter 212 den Demultiplexer wie oben erläutert lediglich für eine Zählung von 1,3 oder 5 wirksamschaltet.

Die Aüsgangssignale des Demultiplexers 214 werden auf entsprechende ¹JND-Gatter 216, 218,220,222, 224 und 226 gegeben. Die Ausgangssignale dieser UND-Gatter werden in Eingänge von Schieberegistern 228 und 230 mit Parallelzugriff gegeben, welche durch Schaltkreise des Typs 74195 der Firma Texas Instruments gebildet werden können. In der dargestellten Verschaltung wird beim Auftreten jedes Taktimpulses Φ\ (Fig. 10C) die vom Demultiplexer gelieferte 0 durch das Schieberegister geschoben, bis an einem Ausgang Qc des Registers 230 ein Ausgangssignal geliefert wird. Dieses O-Ausgangssignal wird auf den Eingang eines Puffers 232 gekoppelt, welcher durch ein Flip-Flop mit der Typenbezeichnung 7476 der Firma Texas Instruments gebildet wurden kann.

Bei Einspeisung der 0 in den Eingang des Puffers 232 wird das Kennzeichnungssignal G (F i g. 10Q) an einem Ausgang Q in dem Zeitpunkt geliefert in dem die erste 1 der Folge den Ausgang Qn des Schieberegisters 196 erreicht. Ein invertiertes Signal ü wird an einem Ausgang (?des Puffers 232 erzeugt. Das Kennzeichnungssignal G bleibt bis zum Ende der Sequenz gesetzt, wonach es durch ein_Signal P(O) (F i g. 10P) eines O-Paritäts-Detektors 234 rückgesetzt wird. Dieser Detektor kann durch ein JK-Flip-Flop des Typs 74109 der Firma Texas Instruments gebildet werden. Dieser Null-Paritäts-Detektor 234 arbeitet in gleicher Weise wie der durch das JK-Flip-Flop 198 gebildete Paritätsdetektor, um festzulegen, ob eine Anzahl von Nullen vom Beginn der Codierung an gerade oder ungerade ist, d. h„ ob eine Sequenz des Typs (b) oder (c) beginnt bzw. endet oder nicht Wenn eine eine Sequenz des Typs (b) oder (c) beendende Null am Ausgang Q// des Schieberegisters 1% auftritt (F i g. 10E), so ist Xk=O. Dieses Signal wird durch einen Inverter 236 zur Bildung des Signals xt invertiert. Unter diesen Bedingungen zählt der Null-Paritätsdetektor 234 bei jedem Taktimpuls Φ1 eine Null. Wenn die Zählung gerade ist so ist P(O) gleich 0. Wenn dieser Signalwert am Ende einer Sequenz von Einsen am Ausgang Qh vorhanden ist so löscht es den Puffer 232, wodurch die Codierung von den speziellen Umständen der regulären Miller-Codierung von Sequenzen des Typs (c) mit weniger als 6 Einsen zur regulären Xerxes-Codierung zurückkehrt Zusätzlich zur Löschung des Puffers 232 wird das O-Paritätssignal P(O) (Fig. 10P) sowie das am Ausgang ~Q des Null-Paritätsdetektors 234 erzeugte inverse Signal P~fÖ] zur Codierung in der Schaltung nach F i g. 9 ausgenutzt

Ein 1-Paritätsdetektor 238, welcher ebenfaHs ein JK-Flip-Flop des Typs 74109 der Firma Texas Instruments sein kann, arbeitet ebenso wie der durch das JK-Flip-Flop 66 gebildete Paritätsdetektor im Sinne der Erzeugung \* eines 1-ParitätssignaIs P(I)(Fig. IQR)an einem Ausgang Qsowie eines inversen Signals P(I) an einem Ausgang

vl ~Q~. Das inverse i-Paritätssignai F(\) wird zur Codierung in der Schaltung nach F i g. 9 benutzt

;&ä Ein Inverter 240 dient zur Invertierung des Signais x+\ zur Erzeugung des inversen Signals x+i zur Verwen-

; dung bei der Codierung in der Schaltung nach F i g. 9.

;'■■; Die Codierschaltung nach Fig.9 arbeitet entsprechend der Codierschaltung nach Fig.4 mit den von der

^P; 15

Schaltung nach F i g. 8 erzeugten Signalen In diesem Falle werden Freigabe-UND-Gatter 242 und 244 durch die Taktimpulse Φ1 und Φ 2 in entsprechenden wechselseitig inklusiven Teilen a und b einer Bh-ZeUe wirksamgeschaltet, um die miteinander zusammenhängenden Signale at und 6* zu erzeugen, welche Ober ein ODER-Gatter 246 in einen Eingang D eines D-Flip-Flops eingegeben werden, aus dem sie durch die Taktimpulse der Frequenz 2F(F i g. Ϊ0Β) suk*.essive ausgetaktet werden. Dadurch liegt das Signal am Ausgang Q des D-Flip-Flops 248 um ein halbes Bit hinter dem Eingangssignal im Zeitpunkt derTaktuag. Somit ist das Ausgangssignal am Ausgang Q im Zeitpunkt der Codierung von a* gleich bt-u

Wie Un Falle des Codierers nach Fig.4 werden Einsen normalerweise gemäß dem Standard-MiDer-Code durch Signalsprünge in Zellenmitte codiert, d-h, 6t= 1. Die normale Codierung erfolgt über ein UND-Gatter to 244, das eine 1 erzeugt wenn es durch einen Taktimpuls Φ1 wirksamgeschaltet wird. x*=l. wenn das dritte Eingangssignal ebenfalls 1 ist Das dritte Eingangssignal wird von einem ODER-Gatter 230 geliefert Dieses erhält zwei Eingangssignale, nämlich eines von einem ODER-Gatter 252 und ein weiteres von einem UND-Gatter 254. Das ODER-Gatter 252 spricht auf das Signal P(O) oder G an, um eine 1 zu erzeugen, welche das Gatter 244 über das ODER-Gatter 250 wirksamschaitet Wenn "F(OJ 1 ist so ist die Sequenz von Einsen vom Typ (a). welche gemäß dem normalen Miller-Format codiert wird. 1st G 1, so ist die Sequenz von Einsen vom Typ (c) jedoch kleiner als 6, so daß dann die Codierung gemäß dem Standard-Miller-Code erfolgt Der einzige andere Fall, in dem eine Eins durch einen Signalsprung in Zellenmitte zu codieren ist ist derjenige, wenn die 1 die letzte §,

einer Sequenz von Einsen des Typs (c) ist Dies wird durch das UND-Gatter 254 festgestellt Dies ist der Fall, ii

wenn erstens F(O) 1 ist wodurch eine Sequenz des Typs (b) oder (c) angezeigt wird, wenn zweitens F(I) 1 «st ||

wodurch angezeigt wird, daß eine ungerade 1 codiert wird, und wenn drittens Xt₊ 11 ist wodurch angezeigt wird, y

daß das nächste Bit eine 0 ist M

Ebenso wie im Falle des Codierers nach F i g 4 werden Nullen normalerweise gemäß dem Standard-Miller- fj Code durch einen Signalsprung am Zellenrand codiert, dh, a*=l. Die normale Codierung erfolgt über das % UND-Gatter 242, das bei Wirksarnschaltung durch einen Taktimpuls Φ eine 1 erzeugt und durch ein Ausgangssi- ·'

gnal gleich 1 eines ODER-Gatters 256. Dieses ODER-Gatter 256 erzeugt an seinem Ausgang eine solche Eins, Ii

wenn das Ausgangssignal eines NOR-Gatters 258 1 ist Die Eingangssignale dieses NOR-Gatters 258 sind das ;%

Bit-Signal x* und das Signal am Ausgang Q des D-Flip-Flops 248. wobei das letztgenannte Ausgangssignal im ;Jj Zeitpunkt der Codierung von ak gleich bt-i ist Daher wirkt das Ausgangssignal des NOR-Gatters 258 über das ':_;) ODER-Gatter 256 im Sinn» der Wirksamschaltung des UND-Gatters 242 zur Codierung einer 0 durch einen ;

jo Signalsprung a* am Zellenrand, wenn Xt 0 ist mit Ausnahme des Falles, wenn ein Signalsprung in Zellenmitte zur ^:

Codierung einer nächstvorangehenden 1 folgt Gemäß dem Xerxes-Format wird am Beginn der ungeraden Paritäten von Einsen von Paaren von Einsen von Sequenzen von Einsen des Typs (b) oder (c) ebenfalls ein Signalsprung am Zellenrand hervorgerufen, mit Ausnahme des Falles, in dem die Möglichkeit zur Vorausschau nicht überschritten wird und die Sequenz im Einsatz als vom Typ (c) bestimmt werden kann. Diese Codierung erfolgt über UND-Gatter 260 und 26Z Das

UND-Gatter 260 wird durch das Signal P(I) wirksamgeschaltet, das 1 ist. wenn die zu codierende 1 die ungerade · 1 eines Paars ist Das UND-Gatter 262 erzeugt lediglich dann eine 1 am Ausgang, wenn erstens F(O) 1 ist, wodurch eine Sequenz des Typs (b) oder (c) angezeigt wird, wenn zweitens x* und drittens x*+i beide 1 sind, wodurch ein Paar von aufeinanderfolgenden Einsen angezeigt wird, und wenn viertens Ό 1 ist wodurch angezeigt wird, daß es sich innerhalb der Möglichkeit der Vorausschau nicht um eine Sequenz des Typs (c) '■■

handelt Unter diesen Bedingungen erzeugt daher ein Ausgangssignal 1 des UND-Gatters 262 für ungerade Einsen ein Ausgangssignal t des UND-Gatters 260. Dieses Ausgangssignal bewirkt über das UND-Gatter 260, das ODER-Gatter 256 und das UND-Gatter 242, daß a* gleich 1 wird und damit ein Signalsprung am Zellenrand erzeugt wird.

Die Signalsprünge im Ausgangssignal werden durch ein JK-Flip-Flop 264 erzeugt, das durch einen Schaltkreis des Typs 74109 der Firma Texas Instruments gebildet werden kann. Die Signalsprünge treten bei jedem Taktimpuls der Frequenz 2FaUf, wenn der Ausgang Q des D-Flip-Flops 248 1 ist wodurch ein Ausgangssignal gemäß F i g. 1OS erzeugt wird. F i g. IOT zeigt, wie das gleiche Signal gemäß dem Xerxes-Format codiert wird, wenn die Fähigkeit der Vorausschau lediglich I ist. Dies ist für den Codierer nach F i g. 4 und bei der gesperrtem so Puffer 232 der Schaltung nach F i g. 8 der Fall, wobei für den letzteren Fall C gleich 0 (unterdrückt) ist. Es ist ";,. darauf hinzuweisen, daß bei erweiterter Fähigkeit der Vorausschau (Fig. 10T) 2,5 Tzwischen Signalsprüngen ■ ■ vorhanden sind, während die Signalsprünge sonst nicht mehr als 2 Tauseinanderliegen (F i g. 10S), wodurch die Anforderungen an die Bandbreite reduziert werden. " "

Wie im Falle des Codierers nach F i g. 4 können die verschiedenen Flip-Flops und Schieberegister der Schaltungen nach den F i g. 8 und 9 am Beginn der Codierung durch einen Rücksetzimpuls 7 gelöscht werden.

Anstelle der vorstehend beschriebenen, auf der Basis des gleichen Codes arbeitenden Codierungs· und Decodierungsschaltungen können für die gleichen Zwecke natürlich auch andere spezielle Schaltungen verwendet werden. Darüber hinaus können im Rahmen der Erfindung auch andere Code-Formate benutzt werden. Hinsichtlich der O-Parität macht es lediglich einen geringen Unterschied, ob die steuernde Parität ungerade oder μ gerade ist, da sich eine Unausgeglichenheit solange nicht akkumulieren kann, als ein vorgegebener Paritätswert zur Steuerung der Codierung zwecks Unterscheidung von Sequenzen des Typs (a) von Sequenzen der Typen (b) und (c) benutzt wird. Wird zur Identifizierung von Sequenzen des Typs (b) und (c) anstelle einer geraden Parität eine ungerade Parität benutzt so werden unterschiedliche Sequenzen durch die speziellen Xcrxcs-Regeln identifiziert und codiert, wobei jedoch das gleiche Decodierungssystem die ursprünglichen Daten genau decodien.

Zusammenfassend festgestellt sieht die Erfindung ein Verfahren und eine Anordnung vor. hinsichtlich derer eine Datenfolge in binärer serieller Form als eine Verknüpfung einer Vielzahl von Typen von Sequenzen betrachtet wird, von denen einige eine Gleichspannungs-Ungcnauigkcil hervorrufen können, wenn das Miller-

Code-Format gemäß der US-PS 31 08 261 verwendet wird. Erfiiidungsgemäß wird im Einsatz jeder Sequenz von Einsen bestimmt, ob die Sequenz von der Sorte ist oder nicht, welche zu einer Gleichspannungsungenauigkeit führen kann. Als Funktion dieser Bestimmung erfolgt im Einsatz der Sequenz eine Kompensation, um jede Gleichspannungskomponente zu eliminieren.

Dies wird vorzugsweise dadurch crreichl, daß Sequenzen des Typs (b) oder (c) durch Erzeugung eines einzigen 5 Signalsprungs am Zellenrand für die erste Eins eines Paars von Einsen ohne Signalsprung für die zweite Eins codiert werden. Gemäß einer Ausfühningsforni der Erfindung kann durch Vorausschau um eine begrenzte Anzahl von Werten am Beginn festgelegt werden, ob eine spezielle Sequenz von Einsen innerhalb der Grenze endet oder nicht und von der Sorte ist. weiche bei normaler Miller-Übertragung keine Gieichspannungskomponente im Übertragungssigna] erzeugt, wobei dann sogar die gesamte Sequenz normal codiert wird. io

Hierzu 7 Blatt Zeichnungen

17

Claims (8)

Patentansprüche:

1. Schaltungsanordnung zur Eliminierung von effektiven Gleichspannungskomponenten in einem selbsttaktenden Übertragungssystem zur sequentiellen Übertragung von binären Datenbits in aufeinanderfolgen-

den getakteten Bit-Zellen eines Übertragungskanals, in der logische erste Bit-Werte normalerweise als Signalsprünge, welche relativ früh in den entsprechenden Bit-Zellen auftreten, und logische zweite Bit-Werte normalerweise als Signalsprünge, welche relativ spät in entsprechenden Bit-Zellen auftreten, übertragen werden, und in der jeder relativ früh in einer Bit-Zelle auftretende Signalsprung, der auf einen in der nächstfolgenden Bit-Zelle relativ spät auftretenden Signalsprung folgt, unterdrückt wird,

ic mit einer ersten, auf die ersten Bit-Werte ansprechende Anzeigeschaltung zur Zählung der Anzahl der ersten Bit-Werte in Form einer Modulo-2-Zählung sowie zur Erzeugung eines ersten Anzeigesignals beim Einsatz einer auf einen ersten Bit-Wert folgenden Sequenz von zweiten Bit-Werten, wenn die Anzahl von ersten Bit-Werten gleich einer vorgegebenen Parität ist, die jede derartige Sequenz anzeigt, weiche bei normaler Übertragung zur Erzeugung einer Gleichspannungskomponente im übertragenen Signal führen kann, mit einer auf Bit-Werte ansprechenden Anzeigeschaltang zur Erzeugung eines zweiten Anzeigesignals, das anzeigt, ob die Anzahl der in jeder derartigen Sequenz vor einem laufenden Bit auftretenden zweiten Bit-Werte ungerade oder gerade ist,

und mit einer auf das erste und das zweite Anzeigesignal, ein laufendes Bit einer derartigen Sequenz und ein benachbartes nächstfolgendes Bit ansprechende Signalsprung-Modifizierungsschaltung zur Modifizierung

der Übertragung von Signalsprüngen ab dem Einsatz einer derartigen Sequenz zwecks Eliminierung von Gleichspeiaiungskomponenten, nach Patent 2940506, gekennzeichnet durch eine auf das erste Anzeigesignal, ein laufendes Bit und eine begrenzte Anzahl größer zwei von nächstfolgenden Bits ansprechende Schaltung (196 bis 232) zur Erzeugung eines Sperrsignals beim Einsatz jeder Sequenz, welche innerhalb der begrenzten Anzahl von nächstfolgenden Bits endet und bei normaler Übertragung keine Gleichspannungskomponente hervorruft,

und durch eine auf das Sperrsignal ansprechende Schaltung (252,260,262) zur Sperrung der Signalsprung-Modifizierungsschaltung (233 bis 250, 254 bis 258) für die Übertragung von Signalsprüngen entsprechend allen zweiten Bit-Werten einer solchen Sequenz, weiche bei normaler Übertragung keine Gleichspannungskomponente hervorruft

2. Schaltungsanordnung nach Anspruch I, dadurch gekennzeichnet, daß die Signalsprung-Modifizierungsschaltung (238 bis 250, 254 bis 258) die Übertragung von Signalsprüngen modifiziert, um einen einzigen, jedem Paar von zweiten Bit-Werten einer solchen Sequenz, in welcher der erste Bit-Wert des Paars ein ungerader zweiter Bit-Wer=! <st, zugeordneten Signalsprung zu bilden, und daß der einzige Signalsprung für den ersten Bit-Wert relativ früh in der entsprechenden Bit-Zelle für den ersten Bit-Wert des Paars übertragen wird.

3. Schaltungsanordnung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Signalsprung-Modifizierungsschaltung (238 bis 250,254 bis 258),

eine zweite auf Bit-Werte ansprechende Anzeigeschaltung (238) zur Erzeugung eines zweiten Anzeigesignals, das die Anzahl von vor einem laufenden Bit in einer derartigen Sequenz auftretenden zweiten Bit-Werte als ungerade oder gerade anzeigt,

sowie eine auf das erste und das zweite Anzeigesignal sowie das laufende Bit und ein benachbartes Bit ansprechende Schaltung (240 bis 250, 254 bis 258) zur Modifizierung der Übertragung von Signalsprüngen vom Einsatz einer derartigen Sequenz an zwecks Eliminierung von Gleichspannungskomponenten aufweist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch einen auf übertragene Signalsprünge ansprechenden Decoder zur Anzeige der Bit-Wcrtc der übertragenen Binärdaten, welcher folgende Komponenten aufweist,

eine auf übertragene Signalsprünge ansprechende Synchronisalionsschaitung (42) zur Erzeugung von Bit-Zellen-Intervalle identifizierenden Zeittaktsignalen.

eine auf die übertragenen Signalsprünge und die Zeittaktsignalc ansprechsnde Detektorschaltung (148,154, 172) zur Erzeugung von Signalsprung-ldentifizierungssignalen, welche empfangene Signalsprünge als relativ früh oder relativ spät in entsprechenden Bit-Zellen identifizieren,

und eine Bit-Wert-Erkennungsschaltung (174 bis 188), welche auf die Signalsprung-Identifizierungssignale anspricht und eine Bit-Zelle unter den Bedingungen

(a) ein relativ später Signalsprung für die entsprechende Zelle,

(b) ein relativ früher Signalsprung für die entsprechende Zelle, wobei kein Signalsprung für die nächstfolgende Zelle vorhanden ist, und

(c) kein Signalsprung für die entsprechende Zelle, wobei kein relativ später Signalsprung für die nächstvorhergehende Zelle vorhanden war,

als im zweiten Bit-Wert befindlich, und alle anderen Zellen als im ersten Bit-Wert befindlich bestimmt.

5. Selbsttaktcndes Verfahren zur Eliminicrung von effektiven Gleichspannungskomponenten für die sequentielle Übertragung binärer Datenbits in aufeinanderfolgenden getakteten Bit-Zellen eines Übertragungskanals, bei dem logische erste Bit-Weric normalerweise als Signalsprünge, welche relativ früh in den entsprechenden Bit-Zellen auftreten, und logische zweite Bit-Werte normalerweise als Signalsprünge, welche relativ spät in entsprechenden Bit-Zellen auftreten, übertragen werden, und bei dem jeder relativ früh in einer Bit-Zelle auftretende Signalsprung, der auf einen in der nächstvorhergehenden Bit-Zelle relativ spät auftretenden Signalsprung folgt, unterdrückt wird, und bei dem zur Codierung ein erstes Anzeigesigmil

erzeugt wird, wenn die Anzahl von ersten Bit-Werten in der Sequenz von Daten-Bit-Werten eine vorgegebene Pariiät besitzt, der Einsatz einer Sequenz von zweiten Bit-Werten folgend auf einen ersten, die vorgegebene Parität erzeugenden Bit-Wert bestimmt wird, welche bei normaler Übertragung eine Gleichspannungskomponente in das übertragene Signal einführen kann und als Funktion des ersten Anzeigesignals, des Wertes eines laufenden Bits und des Wertes eines benachbarten Bits die Übertragung von Signalsprüngen vom Einsat/, einer solchen Sequenz an zwecks Kliminierung von Gleichspannungskomponenten modifiziert wird, nach Patent 29 40 506, dadurch gekennzeichnet, daß als Funktion des ersten Anzeigesignals eine begrenzte Anzahl größer 2 von einem laufenden Bit nächstfolgende Bits untersucht wird, um den Einsatz jeder Sequenz zu bestimmen, die innerhalb der begrenzten Anzahl von nächstfolgenden Bits endet und keine Gleichspannungskomponente bei normafer Übertragung von Signalsprüngen entsprechend allen zweiten Bit-Werten einer derartigen Sequenz, die bei normaler Übertragung keine Gleichspannungskomponeate einführen würde, unterbunden wird

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Übertragung von Signalsprüngen modifiziert wird, um einen einzigen, jedem Paar von zweiten Bit-Werten einer solchen Sequenz, in welcher der erste Bit-Wert des Paars ein ungerader zweiter Bit-Wert ist, zugeordneten Signalsprung zu erzeugen, und daß der einzige Signalsprung für den ersten Bit-Wert des Paars relativ früh in der entsprechenden Bit-Zelle übertragen wird

7. Verfahren nach Anspruch 5 und/oder 6, dadurch gekennzeichnet, daß ein zweites Anzeigesignal erzeugt wird, das anzeigt, ob die Anzahl von zweiten Bit-Werten in einer solchen Sequenz vor einen laufenden Bit ungerade oder gerade ist, und daß als Funktion des ersten und zweiten Anzeigesignals die Übertragung von Signalsprüngen vom Einsatz einer solchen Frequenz an zur Eliminierung von Gleichspannt.v,gskomponenten modifiziert wird.

8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß das übertragene Signal durch Ableitung von Zeittaktsignalen aus den übertragenen Daten-Signalsprüngen zur Identifizierung von Bit-Zellen-Intervallen decodiert wird, daß Signalsprung-Identifizierungssignale erzeugt werden, welche empfangene Signalsprünge als relativ früh oder relativ spät in entsprechenden Bit-Zellen identifizieren, und daß aus den Signalsprung-Identifizierungssignalen eine Bit-Zelle unter den Bedingungen