FR2531289A2 - Appareil et procede de codage sans courant continu pour systeme de transmission de donnees - Google Patents
Appareil et procede de codage sans courant continu pour systeme de transmission de donnees Download PDFInfo
- Publication number
- FR2531289A2 FR2531289A2 FR8213375A FR8213375A FR2531289A2 FR 2531289 A2 FR2531289 A2 FR 2531289A2 FR 8213375 A FR8213375 A FR 8213375A FR 8213375 A FR8213375 A FR 8213375A FR 2531289 A2 FR2531289 A2 FR 2531289A2
- Authority
- FR
- France
- Prior art keywords
- flip
- flop
- gate
- counting
- late
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Dc Digital Transmission (AREA)
Abstract
ON DECRIT UN CODEUR PERFECTIONNE EN VUE DE LA MISE EN OEUVRE DU PROCEDE DE CODAGE CARACTERISE PAR LA DETECTION DE SEQUENCES DE TYPE 011... 11 AVEC UN NOMBRE DE PAIR DE 1, QUI SONT GENERATRICES DE COURANT CONTINU. LE CODEUR A TROIS BASCULES JK 52, 56, 60 COMPORTE UNE PORTE DE DETECTION 62 COMMANDEE A PARTIR DE CHACUNE DES BASCULES ET DETERMINANT PAR L'INTERMEDIAIRE D'UNE PORTE DE RETABLISSEMENT 66A LES MODIFICATIONS SOUHAITEES DE LA TRANSMISSION.
Description
La présente invention concerne de manière générale la transmission séquentielle de données se présentant sous une forme binaire à travers un canal d' inf#irmation. L'invention vise, plus particulièrement, un appareil perfectionné de mise en oeuvre du procédé de codage sans courant continu pour système de transmission de données décrit dans le brevet principal NC 7707949 au nom de ia demanderesse.
Il est rappelé que le brevet principal concerne un appareil et un procédé
- adaptés à permettre de transmettre des données binaires séqntiells sur un canal d'information incapable de transmettre du courant continu, ledit procédé et ledit appareil pouvant toutefois#bien entendu être également utilisés avec des canaux dtinFurrnation capables de transmettre du courant continu
- dans lesquels les données sont transmises sous une forme autorythmique
- n'exigeant,ni changement de fréquence de récurence ni mémoire longue.
- adaptés à permettre de transmettre des données binaires séqntiells sur un canal d'information incapable de transmettre du courant continu, ledit procédé et ledit appareil pouvant toutefois#bien entendu être également utilisés avec des canaux dtinFurrnation capables de transmettre du courant continu
- dans lesquels les données sont transmises sous une forme autorythmique
- n'exigeant,ni changement de fréquence de récurence ni mémoire longue.
A cet effet le brevet principal a ainsi proposé un procédé autorythmique permettant de transmettre des données binaires séquentiellement dans des positions binaires rythmées successives d'un canal de transmission, procédé dans lequel des premiers états binaires logiques sont normalement transmis sous la forme de transitions de signal qui se produisent relativement tôt dans les positions bina-iresssrespee- tives, dans lequel des seconds états binaires logiques sont normalement transmis sous la forme de transitions de signal qui se produisent relativement tard dans les positions binaires respectives et dans lequel toute transition relativement précoce, se produisant dans une position- binaire à la suite d'une transition relativement tardive qui s'est produite dans la position binaire immédiatement précédente, est supprimée, ledit procédé étant caractérisé en ce qu'il comprend les opérations consistant à détecter le début d'une séquence de seconds états binaires faisant suite à un premier état binaire et susceptible d'introduir#e une composante de courant continu dans le signal transmis avec une transmission normale en produisant un premier signal indicateur indiquant toute sé quence de ce type et, en réponse à ce premier signal indicateur et à l'état d'un bit actuel ainsi qu'à ltétat du bit immédiatement suivant, à modifier la transmission des transitions de signal pour éliminer toute composante de courant continu.
Ainsi qu'il est exposé dans le brevet principal, une telle séquence de seconds états binaires faisant suite à un premier état binaire et susceptible d'introduire une composante de courant continu dans le signal transmis avec une transmission normale est dit du type (c) et comporte un ZERO suivi d'un nombre pair quelconque de UN consécutifs
0111.. .111 en adoptant par convention les signes "0" et "1" pour désigner respectivement les premiers et seconds états logiques.
0111.. .111 en adoptant par convention les signes "0" et "1" pour désigner respectivement les premiers et seconds états logiques.
Avec cette notation, que l'on conservera dans la présente description, les deux autres types de séquences dont il est traité dans le brevet principal, qui n' introduisent pas de composante de courant continu, s'éerivenc respectivement
- séquence de type (a) : 011... 111 (sans "O")
- séquence de type (b) : 011...1PO (nombre pair ou nul de "1").
- séquence de type (a) : 011... 111 (sans "O")
- séquence de type (b) : 011...1PO (nombre pair ou nul de "1").
Le brevet principal décrit en regard de sa figure 4 un codeur adapté à assurer la mise en oeuvre du procédé précité.
Il est constitué à base de bascules de type JK, de portes
NON-ET, et d'inverseurs.
NON-ET, et d'inverseurs.
Il est rappelé que de par sa nature, ainsi qu'on le sait, une bascule de type JK change d'état lors d'une impulsion d'horloge lorsque ses bornes d'entrées J et K sont à un niveau élevé (1), mais reste dans le même état lorsque sesdites bornes J et K sont au niveau bas (o) ; lorsque la borne J est au niveau bas (D) et que la borne K-est au niveau haut (1), la bascule est rétablie, c'est-à-dire que sa sortie Q passe au niveau bas (o) lors d'une impulsion d'horloge ; quand la borne
J est au niveau haut (1) et que la borne K est au niveau bas (O), ladite bascule est préétablie, c'est-à-dire que la sortie Q passe au niveau haut (1) sous l'effet d'une impulsion d'horloge.La sortie O de la bascule est inversée par rapport à la sortie Q. Ceci peut se résumer par le tableau ci-dessous :
3
Entrées Sorties
JK OO
O O pas de changement
1 1 changement
0 1 0-1
10 10
A l'expérience, le codeur précité décrit dans le brevet principal à titre d exemple s'est révélé présenter certaines insuffisances : il est apparu que dans certaines circonstances il pouvait réagir non seulement aux séquences de type (c) susceptibles de donner lieu à une composante de courant-continu, mais aussi à des séquences de type (b) ce qui n'est pas désiré.
J est au niveau haut (1) et que la borne K est au niveau bas (O), ladite bascule est préétablie, c'est-à-dire que la sortie Q passe au niveau haut (1) sous l'effet d'une impulsion d'horloge.La sortie O de la bascule est inversée par rapport à la sortie Q. Ceci peut se résumer par le tableau ci-dessous :
3
Entrées Sorties
JK OO
O O pas de changement
1 1 changement
0 1 0-1
10 10
A l'expérience, le codeur précité décrit dans le brevet principal à titre d exemple s'est révélé présenter certaines insuffisances : il est apparu que dans certaines circonstances il pouvait réagir non seulement aux séquences de type (c) susceptibles de donner lieu à une composante de courant-continu, mais aussi à des séquences de type (b) ce qui n'est pas désiré.
L'invention à pour objet de pallier ces inconvénients et de réduire tout risque d'ambiguités. L'invention prapose ainsi un appareil codeur po.ur.la mise en oeuvre du procédé autorythmique du brevet principal, appareil du genre comportant trois oscules de type JK coopérant avec une pluralité de portes logiques NON-ET et d'inverseur.s , ainsi qu'une première et une seconde horloges desservant respectivement la première et la seconde bascule, et dêlivrant des impulsions se situant respectivement au début et au milieu de chaque position binaire, une bascule dite de décalage étant adaptée à transmettre avec retardement le flot incident de données une seconde bascule dite de comptage de zéro étant adaptée à compter, modulo 2, le nombre de 0 dans le flot incident de données depuis la dernière modification de transmission, la troisième bascule dite de com comptage de un étant adaptée à compter, modulo 2, le nombre de 1 apparus dans le flot incident de données depuis le dernier 0, une porte dite de détection ayan-t des entrées recevant respectivement les signaux d'entrée inversés et les sorties des sorties des seconde et troisième bascules, appareil caractérisé en ce que la borne K de la bascule de comptage de zéro est reliée seule à une porte de rétablissement à deux entrées respectivement et directement commandées par la bascule de décalage et la porte de détection.
D'autres caractéristiques et avantages de l'invention ressortent de la description qui suit, donner à titre d'exemple, en regard des dessins annexés sur lesquels
- la figure 1 est un schéma de cablage d'un appareil codeur selon l'invention ;
- la figure 2 est un diagramme temporel de fonctionnement du codeur de la figure 1.
- la figure 1 est un schéma de cablage d'un appareil codeur selon l'invention ;
- la figure 2 est un diagramme temporel de fonctionnement du codeur de la figure 1.
Un codeur selon l'invention tel que représenté dans la figure 1 présente une structure générale semblable à celle de la figure 4 du brevet principal. Les éléments correspondants y sont désignés par les mêmes signes de référence
On retrouve ainsi en 12 l'entrée des données D1 tandis que le signal codé de sortie apparaît à la sortie d'une bascule 76 de type D avec la sortie Q reliée à l'entrée D.
On retrouve ainsi en 12 l'entrée des données D1 tandis que le signal codé de sortie apparaît à la sortie d'une bascule 76 de type D avec la sortie Q reliée à l'entrée D.
Les opérations de codage sVeffectuent en réponse à des impulsions d'horloge 017 dites précoces d'une part, et ~2, dites tardives, d'autre part, décalées d'une demi position binaire, se situant respectivement au début et au milieu de chaque position binaire Les signaux d'entrée D1 sont pris en compte par une première bascule de type JK, 52, dite de décalage. Sur les entrées J et K de cette bascule arrivent respectivement les données incidentes D1 ainsi que leurs valeurs complémentées par un inverseur 54.De la sorte, lors de chaque impulsion d'horloge 01, la bascule 52 délivre sur ses sorties Q et Q, des signaux identiques aux signaux incidents, mais avec un décalage correspondant à la phase des impulsions d'horloge 01. Ladite sortie Q ainsi que la borne d'en trée K sont reliées à deux entrées d'une porte logique NON-ET 72 dite de transition précoce qui contrôle la délivrance des transitions de codage, dites précoces, en réponse aux impulsions d'horloge 01 appliquées à cet effet à une troisième entrée. Le signal décalé Dos dénommé bit actuel, présente la forme d'onde de la figure 2D, tandis que le signal incident
D1, dénommé bit suivant, est représenté par la forme d'onde 2C.
D1, dénommé bit suivant, est représenté par la forme d'onde 2C.
Les formes d'ondes sont représentées avec un niveau haut pour les "1" et le contraire, c'est-à-dire un niveau bas, pour les "O".
Do appliqué à l'entrée J
On retrouve aussi le signal D appliqué à l'entrée J d'une seconde bascule 56 de type JK, dite de comptage de zéro, qui, commandées par les impulsions d'horloge #2, assure le comptage modulo 2 des états binaires de niveau bas ("O") détectés dans les données incidentes depuis la dernière transition associée à un bit de niveau haut qui a été supprimée. Le signal D et les impulsions d'horloge 902 sont également appliquées à
o une porte logique NON-ET, 58, dont la sortie rétablit une bascule 60, dite comptage de un, chaque fois que Do vaut O au moment d'une impulsion d'horloge 02. Cette bascule assure le comcomptage modulo 2 des états binaires de niveau haut ("i") apparus dans la suite des données incidentes depuis le dernier 0.
On retrouve aussi le signal D appliqué à l'entrée J d'une seconde bascule 56 de type JK, dite de comptage de zéro, qui, commandées par les impulsions d'horloge #2, assure le comptage modulo 2 des états binaires de niveau bas ("O") détectés dans les données incidentes depuis la dernière transition associée à un bit de niveau haut qui a été supprimée. Le signal D et les impulsions d'horloge 902 sont également appliquées à
o une porte logique NON-ET, 58, dont la sortie rétablit une bascule 60, dite comptage de un, chaque fois que Do vaut O au moment d'une impulsion d'horloge 02. Cette bascule assure le comcomptage modulo 2 des états binaires de niveau haut ("i") apparus dans la suite des données incidentes depuis le dernier 0.
Pour une séquence quelconque du type (c), le signal Pz de sortie de la bascule 56 vaut 1 tandis que le signal Po de sortie de la bascule 60 vaut 1 juste avant l'instant de la transition à supprimer en vue d'annuler toute composante de courant continu.
Ces signaux de sortie Pz et Po des bascules de comptage 56 et 60 sont appliqués à deux entrées d'une porte NON-ET 62, dite de détection, recevant sur une troisième entrée-le signal
d'entrée inversé O# Cette porte logique 62 détermine qu'une transition associée à un état "1" doit être supprimée lorsque ses trois entrées reçoivent un signal de valeur 1. La sortie de cette porte est appliquée à une entrée d'une porte
NON-ET 68S dite de transition tardive, recevant également sur deux autres entrées respectives les impulsions d'horloge 02 et le signal Do de sortie de la bascule 52. Cette porte assure les transitions, dites tardives.
d'entrée inversé O# Cette porte logique 62 détermine qu'une transition associée à un état "1" doit être supprimée lorsque ses trois entrées reçoivent un signal de valeur 1. La sortie de cette porte est appliquée à une entrée d'une porte
NON-ET 68S dite de transition tardive, recevant également sur deux autres entrées respectives les impulsions d'horloge 02 et le signal Do de sortie de la bascule 52. Cette porte assure les transitions, dites tardives.
Sa sortie, ainsi que celle de la porte 72 sont appliquées à une porte 74 d'accès à la bascule de sortie 76 précitée. Le signal de sortie de la porte 68, sert également, après inversion au travers d'un inverseur70, de signal d'horloge pour la bascule 60 de comptage de un
Le signal de sortie S de la porte 62 de détection est appliquée ici directement sur l'une des deux entrées d'une porte NON-ET 66AS dite de rétablissement, dont la sortie est connectée à l'entrée K de la bascule 56 de comptage de zéro.
Le signal de sortie S de la porte 62 de détection est appliquée ici directement sur l'une des deux entrées d'une porte NON-ET 66AS dite de rétablissement, dont la sortie est connectée à l'entrée K de la bascule 56 de comptage de zéro.
L'autre entrée de la porte 66A/retiée à la sortie Q non inversée de la bascule de décalage 52, sans intervention directe d'impulsions d'horloge 01. En outre, selon l'invention le signal Do de la sortie Q de la bascule de décalage 52 est appliquée à la seule borne d'entrée J de la bascule de comptage 56.
Les formes d'ondes représentées par les figures 2A à 2J correspondant aux signaux désignés sur la figure 1 par les entres correspondantes A à J placées dans des cercles.
En fonctionnement en conditions normales de codage lorsque il n y a pas lieu à s uppress ion d' une transition re - présentative de l'état 1, la borne K de la bascule 56 est maintenue à un niveau haut (1) ainsi qu'il apparaîtra plus loin.Dans ces conditions, lors de chaque impulsion d'horloge 62 la bascule 56 change d'état lorsque D est 0 mais reste dans
o le me état lors d'une impulsion d'horloge lorsque D est 1
o la bascule 56 est en outre remise en son état initial sous l'effet de tout signal de rétablissenent appliqué en sa borne
K par la porte 6SA. Il s'avère ainsi que la bascule 56 est bien en mesure d'assurer le comptage des états "O" détectés depuis la dernière transition de u l supprimée.Il est à noter que la borne J de cette bascule est nécessairement au niveau bas (O) lors de la suppression d'une transition associée à un bit 1 ; de la sorte, la bascule 56 est rétabli lors de l'avèneaent d'une impulsion d'horloge ~2 suivant l'application dudit signal de rétablissement.
o le me état lors d'une impulsion d'horloge lorsque D est 1
o la bascule 56 est en outre remise en son état initial sous l'effet de tout signal de rétablissenent appliqué en sa borne
K par la porte 6SA. Il s'avère ainsi que la bascule 56 est bien en mesure d'assurer le comptage des états "O" détectés depuis la dernière transition de u l supprimée.Il est à noter que la borne J de cette bascule est nécessairement au niveau bas (O) lors de la suppression d'une transition associée à un bit 1 ; de la sorte, la bascule 56 est rétabli lors de l'avèneaent d'une impulsion d'horloge ~2 suivant l'application dudit signal de rétablissement.
Lorsque la porte de détection 62 indique qu'une transition doit être supprimée, la porte de rétablissement 66A fournit un signal de remise en état à la bascule de comptage 56 qui est ainsi remise à zéro si l'entrée Do est au niveau bas,
o indiquant ainsi qu'il devrait y avoir une transition. Lorsque D est au niveau haut, l'entrée D de la porte de rétablisse
o o ment 66A assure à sa sortie un niveau haut (1), appliquée à la borne d'entrée K de la bascule de comptage 56, maintenant ainsi cette borne à un niveau haut pour le comptage des "û", ainsi que cela à été indiqué plus haut. Il est à noter (figure 2J) que le signal de suppression S à la sortie de la porte de détection 62 monte également au niveau haut (1), durant une partie des positions binaires correspondant au dernier 1 et au O qui le suit lors d'une séquence de type (b), ceci amène également la borne K au niveau haut (1), mais comme la borne J est également au niveau haut (i) lors de l'impulsion d'horloge 02 suivante, la bascule de comptage 56 n'est pas rétablie ou remise à zéro mais plus exactement change d'état, c'est-à-dire qu'elle compte i r "O".
o indiquant ainsi qu'il devrait y avoir une transition. Lorsque D est au niveau haut, l'entrée D de la porte de rétablisse
o o ment 66A assure à sa sortie un niveau haut (1), appliquée à la borne d'entrée K de la bascule de comptage 56, maintenant ainsi cette borne à un niveau haut pour le comptage des "û", ainsi que cela à été indiqué plus haut. Il est à noter (figure 2J) que le signal de suppression S à la sortie de la porte de détection 62 monte également au niveau haut (1), durant une partie des positions binaires correspondant au dernier 1 et au O qui le suit lors d'une séquence de type (b), ceci amène également la borne K au niveau haut (1), mais comme la borne J est également au niveau haut (i) lors de l'impulsion d'horloge 02 suivante, la bascule de comptage 56 n'est pas rétablie ou remise à zéro mais plus exactement change d'état, c'est-à-dire qu'elle compte i r "O".
Il s'avère ainsi que le codeur décrit à titre d'exemple dans la figure 1 de la présente demande est exempte des insuf fisances précédemment signalées à propos du codeur décrit du brevet principal quant à la détection de séquences non génératrices de composante de courant continu.
Le codeur perfectionné selon la présente invention supprime à cet égard toute ambiguïté.
Il va de soi que de nombreuses variations peuvent être apportées aux détails de cablâge du codeur sans sortir du cadre de celles-ci, lequel est défini dans la revendication annexée.
Claims (1)
- REVENDICATIONAppareil codeur pour la mise en oeuvre du procédé autorythmique du Brevet Principal, pour suppression de la transition associée au dernier d'une série d'un nombre pair d' états (1) entre deux états (O) du genre, comportant une plu alité de portes logiques NON-ET et de bascules de type (JK), à savoir une bascule de décalage (52) commandée par des impulsions d'horloge précoces et alimentant une porte (72) de transitions précoces, une bascule (56) de comptage de zéro commandée par des impulsions d'horloge tardives et alimentant une porte (68) de transitions tardives, une bascule (60) de comptage de un commandée par ladite porte de transitions tardives et les impulsions d'horloge tardives, une porte (62) de détection de transitions à supprimer, intercalée entre la bascule de comptage de zéro et ladite porte de transition tardives, alimentée en outre par la bascule de décalage (52) et la bascule de comptage de un (60), ainsi qu'une porte de rétablissement de la bascule (56) de comptage de zéro, alimentée par la bascule de décalage (52) et la porte de détection (62), appareil caracterisé en ce que la borne d'entrée (K) de la bascule de comptage de zéro est reliée seule à une porte de rétablissement (66A) à deux entrées respectivement et directement commandées par la bascule de décalage (52) et la porte de détection (62).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8213375A FR2531289A2 (fr) | 1976-03-19 | 1982-07-30 | Appareil et procede de codage sans courant continu pour systeme de transmission de donnees |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/668,679 US4027335A (en) | 1976-03-19 | 1976-03-19 | DC free encoding for data transmission system |
| FR8213375A FR2531289A2 (fr) | 1976-03-19 | 1982-07-30 | Appareil et procede de codage sans courant continu pour systeme de transmission de donnees |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2531289A2 true FR2531289A2 (fr) | 1984-02-03 |
| FR2531289B2 FR2531289B2 (fr) | 1985-01-04 |
Family
ID=26223023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8213375A Granted FR2531289A2 (fr) | 1976-03-19 | 1982-07-30 | Appareil et procede de codage sans courant continu pour systeme de transmission de donnees |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2531289A2 (fr) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2345018A1 (fr) * | 1976-03-19 | 1977-10-14 | Ampex | Appareil et procede de codage sans courant continu pour systeme de transmission de donnees |
| DE2828219A1 (de) * | 1978-06-28 | 1980-01-10 | Bosch Gmbh Robert | Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher |
| FR2438388A1 (fr) * | 1978-10-05 | 1980-04-30 | Amp Inc | Appareil de codage avec moyen de prevision limitee pour la transmission de donnees binaires sans composante continue |
| US4227184A (en) * | 1978-12-19 | 1980-10-07 | International Standard Electric Corporation | Modified Miller Code encoder |
-
1982
- 1982-07-30 FR FR8213375A patent/FR2531289A2/fr active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2345018A1 (fr) * | 1976-03-19 | 1977-10-14 | Ampex | Appareil et procede de codage sans courant continu pour systeme de transmission de donnees |
| DE2828219A1 (de) * | 1978-06-28 | 1980-01-10 | Bosch Gmbh Robert | Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher |
| FR2438388A1 (fr) * | 1978-10-05 | 1980-04-30 | Amp Inc | Appareil de codage avec moyen de prevision limitee pour la transmission de donnees binaires sans composante continue |
| US4227184A (en) * | 1978-12-19 | 1980-10-07 | International Standard Electric Corporation | Modified Miller Code encoder |
Non-Patent Citations (2)
| Title |
|---|
| ELEKTRONIK, vol.30, no.19, septembre 1981, MUNICH (DE) * |
| IBM TECHNICAL DISCLOSURE BULLETIN, vol.21, no.1, juin 1978, NEW YORK (US) * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2531289B2 (fr) | 1985-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0427638B1 (fr) | Interface de ligne pour un réseau de transmission d'informations | |
| FR2544932A1 (fr) | Amplificateur vertical d'oscilloscope comportant un circuit declencheur logique booleen a declenchement hierarchise | |
| FR2598570A1 (fr) | Circuit retardateur numerique | |
| CA1269137A (fr) | Procede et dispositif de calage en phase de trains numeriques synchrones | |
| EP0228528B1 (fr) | Dispositif de mise en oeuvre d'un code à faible disparité accumulée en transmission numérique à haut débit et procédé de codage utilisant un tel dispositif | |
| CA2017802C (fr) | Dispositif de detection de perte de signal de reception pour recepteur de signaux numeriques | |
| EP0320843B1 (fr) | Procédé et dispositif de transmission d'une voie numerique de service par l'intermédiaire du canal de parité d'un train numérique transmis en code à contrôle de parité | |
| EP3376670B1 (fr) | Ligne à retard configurable | |
| FR2531289A2 (fr) | Appareil et procede de codage sans courant continu pour systeme de transmission de donnees | |
| EP0112429B1 (fr) | Système de transmission de données par séquences répétitives | |
| FR2704701A1 (fr) | Procédé et dispositif pour le comptage d'impulsions de rythme servant à une mesure de durées de périodes. | |
| CA1236552A (fr) | Procede de telesignalisation pour une liaison de transmission numerique et dispositif pour sa mise en oeuvre | |
| EP0112951A1 (fr) | Procédé et dispositif de transmission de bits d'information entre microplaquettes | |
| EP0189744A1 (fr) | Diviseur de fréquences | |
| EP0905946B1 (fr) | Commande d'échantillonnage d'un signal biphase | |
| EP0350361B1 (fr) | Dispositif d'évaluation de la marge de tolérance d'un signal vidéo numérique | |
| CA2019774C (fr) | Dispositif de detection dans un signal binaire d'une signalisation formee nominalement d'une serie continue d'elements binaires de meme valeur | |
| WO1997008876A1 (fr) | CODEUR ET DECODEUR HDBn | |
| EP0658838A1 (fr) | Dispositif de synthèse de fréquences | |
| FR2532772A1 (fr) | Appareil permettant de detecter des erreurs dans un flot de donnees numeriques code en un code a double densite | |
| EP0343083B1 (fr) | Dispositif de détection de perte de synchronisation et son utilisation dans un réseau de transmisson numérique | |
| EP0540397B1 (fr) | Procédé et dispositif de comptage des glissements d'horloge | |
| EP0012059B1 (fr) | Procédé et dispositif pour l'élaboration et le traitement de deux trains d'impulsions distincts portant des informations | |
| FR3111249A1 (fr) | Procédé de synchronisation de convertisseurs de type analogique-numérique ou numérique-analogique, et système correspondant. | |
| EP0152854A1 (fr) | Procédé et dispositif de détection d'erreur dans un train d'informations binaires exprimées selon le code CMI |