JPS601956A

JPS601956A - デイジタルデ−タの変調方法

Info

Publication number: JPS601956A
Application number: JP58108697A
Authority: JP
Inventors: Masato Tanaka; 正人田中; Takuji Himeno; 卓治姫野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-06-17
Filing date: 1983-06-17
Publication date: 1985-01-08
Also published as: DE3486269T2; JPH0446017B2; AU569903B2; EP0144449A1; USRE33356E; EP0144449A4; US4564914A; EP0144449B1; AU3063084A; US4672363A; WO1985000067A1; DE3486269D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、オーディオ信号やビデオ信号の情報、信号
をディジタル信号に変換して光学的なディスク、磁気テ
ープに記録する場合Ｏこ適用されるディジタルデータの
変調方法に関する０「背景技術とその問題点」ディジタル情報信号全記録する場合に、記録媒体上の記
録密度を上げ、伝送信号の直流分を低減するために、ず
チャンネルコーディングと称すｎるディジタル変調が行
なわれる。

従来のチャンネルコーディングとして、ミラー（Ｍｉｌ
ｌｅｒ）変調が知らｎている。しかしながら。

ミラー変調は、変調出力の直流分を零とすることができ
ない。例えば７オ一デイオＰＣＭ信号を回転ヘッドによ
って記録する場合、記録信号を回転トランスを介して伝
送する。この記録信号に直流分が含ま、ＩＩでいると１
回転トランスが直流分を伝送できないために、記録信号
の波形がひずむ問題が生じる。記録信号Ｇこ低周波成分
が多い時には９回転トランスの周波数特性を低域までの
ば丁必要が生じる。更に、隣接するトラック間で記録ヘ
ッドノキャップの延長方向を異ならせることにより。

隣接するトランク間のクロストークを抑圧する記録方法
を用いている場合には、記録信号の低周波成分に関する
クロストーク抑圧効果が不充分となる。

表面に反射層が被着ぎわだ光学的なディスクを再生する
場合１反射層に付着したゴミ、反射層の傷などＧこよっ
て直流的なノイズが発生する。ディスクに記録ぎわでい
るディジタル信号が直流分を含まないものであわば、直
流的なノイズをフィルタによって除去することができる
。

上述の点から記録信号の直流分を琴とすることが要請さ
れる。そこで、変形ミラーＣＭとＨ’ｈ’Ｊ１変調が提
案ｇｒｔでいる。更に９Ｍ変調より直流分の抑圧効果を
改良した変調方法（Ｍ３変調と表オって）が提案されて
いる。

これらのＭ変調方法及びＭ３変調方法は、変調出力の最
小反転間隔がＴ（但し、Ｔは、１ビツトセルの長さ）で
最大反転間隔が３Ｔでアル１ｆｔ大反転間隔、即ちデー
タの値の遷移が生じる間隔の最大値は、低域成分を減小
させ、再生回路Ｇこお番するクロック再生能力を向上さ
せるためＱこ、短し１ことが望ましい。

「発明の目的」この発明は、直流分を零にするディジタルデータの変調
方法であって、最大反転間隔をＭ　変調及びＭ３変調と
比べてより短かくすることができるディジタル変調方法
の提供を目的とするものである。

「発明の概要」この発明は、第１の値又は第２の値を有するビットから
なるデータビット系列を変調する方法であって１次の（
ａ）〜（ｄ）の条件を満足するように、状態遷移として
め反転を生じさせるものである０（ａ）上記第２の値の
ｅットではさまれたビットセルの境界における反転。

（ｂ）上記第１の値のビットのビットセルの中央におけ
る反転。

（ｃ）上記第２の値のビットにはさまｎた偶数個の上記
第１の値のビットのうちで、最後の２個の上記第１の値
のビットのビットセルの中央における反転を抑え、この
２個の上記第１の値のビットセルの境界で反転を生じさ
せる。

（ｄ）上記第２の値のビットの後に続く偶数個の上記第
１の値のビットの次の位置に、（上記第２の値のビット
、上記第１の値のビット）の２ビツトから始まるパター
ンのうちの少なくとも１個が来た時に、この２ビツトの
うちの上記第２の値のビットのビットセルの中央で反転
を生じさせる。

「実施例」この発明の実施例では、第１の値を論理的な１とし、第
２の値を論理的なＯとしている。この対応を入れ換える
ことは、勿論可能である。この発明の第１の実施例につ
いて説明する。

第１の実施例では９次の（ａ）〜（ｄ）の規則にしたが
って状態遷移としての反転を生じさせる。

（ａ）ビット０ではぎまれたビットセルの境界における
反転。

（ｂ）ビット１は、ビットセルの中央における反転。

（Ｃ）ビット０にはさまれた偶数個のビット１のうち、
最後の２個のビット１は、中央での反転を抑え、この２
個のビット１のビットセルの境界で反転を生じぎせる。

（ｄ）ヒツト０の後に続く偶数個のビット１の次に（ｏ
　１１０）のパターンが来た時、この４ビツトのうちの
最初のビットｏのビットセルの中央で反転を生じさせる
。

上述の（ａ）及び（ｂ）の規則は１Ｍ変調で知られるも
のである。（ａ）及び（ｂ）の規則のみでは、（０１１
・・・１１０）のように、ビン）Ｏではぎまれたｎ個（
但し、ｎ≧１で、ｎが偶数）のデータビット列の場合に
、直流分が発生するＯｎが奇数の場合には。

前に位置するＯの極性と、後に位置するＯの極性とが反
対となり、直流分が発生しない０直流分が発生するかど
うかは、ＤＳＶ（１を＋１とし、０を−１とした時の積
分値）がＯに収束するか、又は発散するかによって判定
す２する０そこで、　（Ｃ）の規則によって、ビットＯではぎまれ
だ偶数個の１の場合でも、直流分が発生しないようにさ
れる。この（ａ）　（ｂ）　（Ｃ）の規則では、最大反
転間隔として３Ｔが生じる。これを抑えるために０）の
規則が必要とされる。

第１ｉｆｆｌＡは、連続する多数のビットセル（各ビッ
トセルの長ぎＴ）の各々に１ビツトずつが配ざｎたデー
タビット系列り工Ｎを示す。変調規則（ａ）〜（ｄ）が
第１図Ｃに示すように適用されて第１図Ｂに示す変調出
力データＤ　０ＬＩＴが形成される。第１図Ａに示すよ
うに、（０１１１１）と０に続く４個の１の次に（０１
１，０）のパターンが来ている場合、まず、規則（Ｃ）
によって、最後の２個のビット１は、中央での反転が抑
えられ、この２個のビット１のビットセルの境界で反転
が生じるようにされる。そして、規則（ｄ）によって、
（０１１０）の４ビツトのうちの最初のビット０のビッ
トセルの中央で反転が生じる。したがって、この部分の
反転間隔は、１．５Ｔとなる。

第１図りは、規則（ａ）　（ｂ）’　（Ｃ）によって変
調した時の変調出力を示している。第１１１Ｂの変調出
力と。

ａ　則（ｄ）の適用されるビットセルまでは、同一ノ波
形となり、この部分の図示が省略されている。この・第
１図りから明かなように、規則（ｄ）がないと。

３Ｔの最大反転間隔が生じる。

この発明の第１の実施例は、最大反転間隔が２．５Ｔと
短かくすることができる。発生しうる反転間隔は、Ｔ、
１．５Ｔ、２Ｔ、２．５Ｔの４種類である。このことを
利用しで、変調出力に付加ざｎる同期パターンとして１
例えば反転間隔が３Ｔの長さのものを用いることができ
る。また、この発明の第１の実施例では、偶数個の１の
終りの２ビツトから始まる（１１０１１０）の部分のＤ
Ｓ’Ｖが第２図りと同様に０となり、ＤＳＶが発散せず
。

直流分をＯとすることができる。

この発明の第２の実施例について説明する。第２の実施
例では１次のくａ）〜（ｄ）の規則にしたがって反転を
生じさせる。

（ａ）ビット０÷はぎまｎたビットセルの境界における
反転。

（ｂ）ビット１は、ビットセルの中火における反転。

（Ｃ）ヒツト０にはぎまれた偶数個のビット１のうち、
最後の２個のビツート１は、中央での反転を抑え、この
２個のビット１０ビツトセルの境界で反転を生じさせる
。

（ｄ）ビン）Ｏの後に続く偶数個のビット１の次に。

（０１）のパターンが来た時、この２ビツト（０１）の
Ｏのピントセルの中央で反転を生じさせる。

上述の←）（１：）（Ｃ）の規則は、第１の実施例と同
一である。また、（菊の規則は、第１の実施例の（ｄ）
の規則より、適用範囲がより広い。

第２図Ａに示すような連続する多数のビットセルの各々
に１ビツトずつが配ぎワだデータビット系列り工Ｎに対
して、第２図Ｃに示すように、上述の第２の実施例の（
ａ）　（ｂ）　（ｃ）　（ａ）の何れかの変調の規則が
適用され、第２図Ｂに示す変調出力デー′夕ＤＯＵＴが
得らｎる。第２図りは、（ｄ）の規則を用いない時の変
調出力データを示している。但し、第２図りでは、（ｄ
）の変調規則が適用されるまでの第２図Ｂと同一の波形
の部分は１図示されていない。

第２図Ａで、（０１１０１，１０１０）のデータビット
系列の部分では、まず、２個の１がＯにはさまれている
から、（Ｃ）の規則Ｇこよって、２個の１の互いのビッ
トセルの境界で反転を生じさせる。

そして、（０１）のビットパターンが後続しているので
、　（ｄ）の規則が適用ぎわ、この２ビツトのＯのビッ
トセルの中央で反転を生じさせる。更に。

この（０１）を含む（０１１０）のビットパターンに対
して、（Ｃ）の規則が適用ｇｉ、２個の１の互いのビッ
トセルの境界で反転を生じさせる。後の２ビツト（１０
）は、ｌのビットのビットセルの中央で反転を生じさせ
る。こｎによって１反転間隔は、　１．５Ｔ、　１．５
Ｔ、　１．５Ｔ、　Ｔとなる。

（ｄ）の規則がない時の第２図りに示す波形は、この区
間の反転間隔が３Ｔ、２．５Ｔとなる。つまり、この３
Ｔの反転間隔が２個の１．５Ｔの反転間隔に分けられ、
この２．５Ｔの反転間隔が１．５Ｔ及びＴの反転間隔に
分けられる。この区間のみに着目したＤＳＶは、第２図
Ｂ及び第２図りから明かなように、規則（ｄ）　２適用
するかどうかに拘らず。

（＋０．５）となる。この発明の第２の実施例は。

直流分を零とすることができ、最大反転間隔を２．５Ｔ
と短かくすることができる。

更に、第２［ｆｉＢから分かるように、この発明の第２
の実施例は、２．５Ｔの反転間隔が連続して生じない。

（ｄ）の規則がないと、第２図りに示すように、２．５
Ｔが連続する場合が生じる。このことを利用して、この
発明の第２の実施例は、　２．５　Ｔの反転間隔が連続
するビットパターンを同期パターンとして用いることが
できる。

この発明の変調方法を実施するために使用される変調回
路の一例を第３図に示す。

１で示す入力端子からＮＲＺのデータビット系列り工Ｎ
が供給され、シフトレジスタ２によりシリアル→パラレ
ル変換される。シフトレジスタ２は。

３ビツトのもので、データビットの連続する３ピツ）　
Ａ（０）、　Ａ（１）、　Ａ（２）が取り出’ｇｒｂ、
変調ロジック３に供給される。データピッ）Ａ（０）が
現在のビットであり、Ａ（す、Ａ（２）は、未来のビ゛
ントである。

ビットＡ　（１）がＪＫフリップ７０゛ンブ４のＪ入力
とされる。このフリップフロップ４のに入力として、常
に１のデータが与えられている０フリツプフリツプ４の
Ｊ入力が１となり、ビットクロックＢＣが加わると、フ
リップフロップ４の出力が反転し、Ｊ入力がＯとなると
、その出力が０となる。

フリップフロップ４の出力は、Ａ（０）と同期している
。このフリップフロップ４の出力０Ｄ（０）は、０では
さまれた連続Ｔる１のビットが入力されている期間では
、トグル動作を行なうので、０ではぎまれた１の数が奇
数個の時に、０Ｄ（０）が１となり。

こｎが偶数個の時Ｇこ、０Ｄ（０）が０となる。このフ
リップ７０ツブ４の出力が変調ロジック３に供給される
。

変調ロジック３は９次の論理式Ｏこ表わさレルセンター
反転信号ａｔ、（０）及びエツジ反転信号Ｅｇ（０）を
発生する組合せ回路又はＲＯＭであるＯｃ　ｔ（ｏ）−
Ａ（ｏ）・Ａ（１）・Ａ（２）十Ａ（０）・で）・Ａ（
１）・τ■十〇Ｄ（０）・Ａ（１）Ｅ　ｇ　（０）＝　Ａ、（０）・Ａ（１）＋○Ｄ（０）
・Ａ（１）・Ａ（２）Ｃｔ（０）カ１の時にＡ　（０）
のピットセルの中央で反転が生じる。Ａ（０）・Ａ（１
）・Ａ（２）の項は、後続する２ビツトが共に１である
時、即ちＡ（０）が１で、且つ連続する１の最後の２ビ
ツトに含まｎない時に１となる。次のＡ（ｏ）　−０Ｄ
（０）　・Ａ（１）　−Ａ（２）　（７）項は、Ａ（０
）がＯではぎまれだビット１の連続のうちの終りの２ビ
ツト（Ａ（０）Ａ（１）　）に含まｎ、且つＡ（０）が
偶数番目のビット１である時に１となる。０Ｄ（０）・
Ａ（１）の項は。

Ａ（０）が奇数番目の１であり１次のビットがＯの時に
１となる。ａｔ、（Ｏ）が１となることは、変調規則（
ｂ）　ｃ：　Ｊ：つて、ビットセルの中央で反転を生じ
サセることである。

Ｅｇ（０）が１の時にＡ（０）のビットセルのｘ％　％
で反転が生じる。Ａ（０）・入（１）の項は、ピッ）０
が２個連続する時に１となる。こｎは、変調規則（ａ）
と対応している。０Ｄ（０）・Ａ（１）・Ａ（２）の項
は、Ａ（０）がＯの前の２ピツ）（１１）の最初の１で
あり、且つＡＩ）が奇数番目（即ちＡ（１）が偶数番目
）の１である時に１となる。この項は、変調規則（Ｃ）
と対応している。

また、変調ロジック３は、（ｄ）の変調規則によって反
転を生じさせるために１次の論理式で表わされる判別信
号Ｅ■１（Ｏ）を出力する。

Ｅ■、】（０）二〇Ｄ（０）・Ａ（１）・Ａ（２）この
信号Ｅ　Ｖ　１　（ｏ）は、エツジ反転信号Ｅｇ（０）
の論理式に含まれる項のひとつである。この判別信号Ｅ
　Ｖ　１　（ｏ）が１となるのは、上述と同様に（Ｃ）
の変調規則が適用される場合である。

判別信号Ｅ　Ｖ　１　（０）が３ビツトのシフトレジス
タ５及びスイッチ回路６の入力端子７Ａに供給される。

スイッチ回路６は、他に入力端子７Ｂ及び７Ｃを有する
。入力端子７Ｂにシフトレジスタ２からピッ）　Ａ　（
０）が供給ぎわ、入力端子７Ｃに常にＯの入力が供給さ
れている。

スイッチ回路６の出力とシフトレジスタ５により３ビツ
ト遅延ぎれた判別信号ＥＶ１．．（−３）とがＡＮＤゲ
ート８に供給される。このＡＮＤゲート８の出力がＯＲ
ゲート９の一方の入力端子に供給される。ＯＲゲート９
の他方の入力端子には、７リツブフロツブ１０により１
ビツト遅延ざｎたセンター反転信号ａｔ；（−１）が供
給さワる。このＯＲゲート９の出力ａｔ（−ｉ）と７リ
ツプフロツプ１１により１ビツト遅延ぎｎたエツジ反転
信号Ｅｇ（−１）とがシフトレジスタ１２のパラレル入
力に供給される。

スイッチ回路６は、この発明の第１の実施例の変調を行
なう時に入力端子７Ａが選択さ；ＩＬ　、この発明の第
２の実施例の変調を行なう時に入力端子７Ｂが選択され
、（ｄ）を除＜　（ａ）　（ｂ）　（Ｃ）の変調規則に
よって変調を行なう時に入力端子７Ｃが選択される０Ａ
ＮＤゲート８の出力に第゛１の実施例又は第２の実施例
の変調規則（ｄ）によるセンター反転信号が取り出され
る。入力端子ＩＣに常にＯの入力が与えられていること
により、ＡＮＤゲート８の出力が常Ｇこ０となり、変調
規則（ｄ）が用いられない。

シフトレジスター２は、パラレル→シリアル変換を行な
うもので、そのシリアル出力ＴＧがトク゛ルフリツプフ
ロツブ１３の入力とぎれるＯフリップフロップ１３の出
力が変調出力ＤＯＵＴとして出力端子１４に取り出ｇｏ
る。端子１５＆こは、０．５Ｔの周期のクロック２ＢＣ
が供給’ｇ　７１　、このクロック２ＢＣがシフトレジ
スター２及びフリ゛ンフ′フロップ１３のクロック入力
とされる。また、クロック２ＢＣを１分周回路１６によ
って分周することで形成ぎｎた周期Ｔを有するビットク
ロックＢＣがシフトレジスター２のシフト／ｂ−ド制御
信号とさ才すると共に、他のシフトレジスタ２，５及び
フリップフロップ４．１０．１１のクロック入力とぎち
る。シフトレジスター２は、クロ゛ンクＢＣが１の区間
でクロック２ＢＣによりシフト動作を行ない、これがＯ
の区間でノくラレルロードの動作を行なう。

第４図は、この変調回路のタイムチャートであり、第４
図Ａが周期０．５Ｔのクロック２’ＢＣを示し、第４図
Ｂが周期ＴのクロックＢＣを示す。入カデータピット系
列り工Ｎの一例として第２図Ａに示すものが加えらｎた
時の信号波形が第４図に示さｎでいる。

したがって、シフトレジスタ２から、第４図Ｃに示すよ
うに、Ｔずつ遅延ざｎた３個のデータビット系列が現ｎ
、夫々ニＡ（２）、、Ａ（１）、　Ａ（０）、７）ビッ
トが含まれる。第４図りは、ピッ）Ａ（０）が１で奇数
番目の時に１となる信号０Ｄ（０）である。第４図Ｅは
、中央で反転２生じさせるビットセルで１となるセンタ
ー反転信号ｃ　ｔ（０）を示す。第４図Ｆは。

エツジで反転を生じさせるビットセルで１となるエツジ
反転信号Ｅ　ｇ　（０）である。このエツジ反転信号Ｅ
ｇ（０）がフリップフロップ１１によりＴ遅延ざｎて、
第４図ＩＧこ示すエツジ反転信号Ｅｇ（−１）となる。

エツジ反転信号Ｅｇ（０）のうちで、変調規則（Ｃ）に
よって１となるのは、第４図Ｇに示す判別信号Ｅ　Ｖ　
１．（０）の１の区間である。この判別信号Ｅ　Ｖ　ｌ
、’１．（０）がシフトレジスタ５によって３Ｔ遅延ぎ
ｎ、第４図Ｈに示すパルス信号Ｅ’Ｖ１．Ｃ−３）とな
る。

この発明の第１の実施例即ちスイッチ回路６の入力端子
７Ａが選択ぎれる時には、　Ｅ　Ｖ　１　（０）及びＥ
ＶＩ　（−３）の両者のＡＮＤ出力がＯＲゲート９にａ
ｔ、（Ｌｘ）、と共に供給される。このＯＲゲート９の
出力Ｃｔ’（−１）とＥｇ（−１）とがビットクロック
ＢＣによってシフトレジスタ１２にパラレルロードぎれ
、クロック２ＢＣによって出力される。したがって、第
４図Ｊに示すパルス信号ＴＧがシフトレジスタ１２から
出力さｎ、その立下りでフリップフロップ１３が反転し
、第４図Ｊに示す変調出力Ｉ）ｏｕ’ｒが形成ぎれる。

スイッチ回路６の入力端子７Ｂが選択されるｔこの発明
の第２の実施例では、遅延された判別信号Ｅｖ１（−３
）（第４図Ｈ）とＡ（０）（第４図Ｃ）とのＡＮＤ出力
がＯＲゲート９に供給され、第４図Ｋに示すＯＲゲート
９の出力Ｃｔ’（−１）が発生する。そして、この第４
１ＮＫに示すように、シフトレジスタ１２からの出力Ｔ
Ｇがフリップフロップ１３に供給され、変調出力ＤＯＵ
Ｔが得られる。この変調出力ＤＯＵＴは、第２図Ｂに示
Ｔ波形と同一のものである。

第５図は、復調回路の一例の構成を示す。この復調回路
は、この発明の第１の実施例、第２の一実施例及び変調
規則（ａ）　（ｂ）　（Ｃ）を用いた変調の何１１【こ
も適用することができるものである。２１で示す入力端
子に再生２’ｊ’した変調信号り工Ｎが供給される０復
調回路に対する入力データＤＩＮが７リツプフロツプ２
２及び２３の縦続接続に供給ぎｎる０この入力データＤ
工Ｎから抽出キワ、端子２５力）らの周期０．５Ｔのク
ロック罰廖がフリップフロップ２２．２３のクロック入
力とぎれる。フリップフロップ２２及び２３の出力がイ
クスクル−シブＯＲゲート２４に供給され、このイクス
クル−シブ○Ｒゲート２４の出力に反転検出信号が取り
出される。反転検出信号は２反転位置の０．５Ｔの期間
で１となるパルス信号である。

この反転検出信号がシフトレジスタ２６に入力され、シ
リアル−パラレル変換の処理を受ケ、２ビットパラレル
の信号とぎれる。シフトレジスタ２６は、クロック２Ｂ
Ｃでシフト動作を行なう。

クロック２Ｂ、Ｃをインバータ２７で反転し、７分周回
路２８で分周し゛たものがビットクロックＢＣとぎれる
。このΣ分周回路２８には、変調された信号に付加され
ているシンクパターンを検出することで形成されたリセ
ットパルスが供給され、ビットクロックＢＣの位相が変
調時のビットクロックの位相と一致するようになキワる
。このビットクロックＢＣは、シフトレジスタ２６より
後に設けらｎたフリップフロップ及びシフトレジスタに
対するビットクロックとぎれる。

シフトレジスタ２６の２ビツトパラレルの出力が７リツ
プフロツブ２９及び３０の夫々により１ビツト遅延びれ
、センター反転信号ｃｔ、’（０）及びエツジ反転信号
Ｅｇ（０）とぎれる。このｃ−ｔ、　（ｏ）がＡＮＤゲ
ート３１の一方の入力端子に供給される。ＡＮＤゲート
３１の他方の入力端子【こけ、後述する判別信号ＥＶＩ
　（−２）がインバータ３２を介して供給される。ＡＮ
Ｄゲート３１から出力されるセンター反転信号Ｃｔ、（
Ｏ）は、中央で反転が生じているビットセルで１となり
、フリップフロップ３０からのエツジ反転信号Ｋｇ（０
）は、境界で反転が生じているビットセルで１となる。

こｎらのセンター反転信号ａｔ（Ｏ）及びエツジ反転信
号Ｅｇ（ｏ）とこの各々をフリップフロップ３３及び３
４でＴ遅延した信号Ｅｇ（−，１）及びｃｔ（−１）カ
復調ロジック３６に供給される。ＪＫフリップフロップ
３５のＪ入力にセンター反転信号Ｃ−１；（０）が供給
される。このフリップフロップ３５のに入力は、常に１
とぎれている。したがって、フリップフロップ３５の出
力には、Ｃｔ（−１）の１となるものが奇数番目の時に
１となるパルスＯＤＣ（−１）が発生し、こｎが復調ロ
ジック３６に供給ぎｎる。

復調ロジック３６は１次の論理式に基いた出力を発生す
る組合せ回路又はＲＯＭである。

ＥｙＢｏ）＝Ｅｇ（ｏ）・ｃ　ｔ（−ｉ）　・ＯＤＣ（
１）Ｄ（０）＝Ｃｔ（０）＋ＥＶ　１（０）＋ＥＶ　１
　（−１，）この復調ロジック３６は、復調出力が１と
なるものを検出するものである。復調ロジック３６の出
力Ｄ　（０）がフリップフロップ３７によりＴ遅延され
て出力端子３８に復調出力（ＮＲＺの波形）として取り
出される。これと共に、フリップフロップ３７の出力が
Ｄ（−１）として復調ロジック３６に入力される。復調
ロジック３６からの判別信号Ｅ　Ｖ　１　（０）が２ビ
ツトのシフトレジスタ３９に供給される。このシフトレ
ジスタ３９かＮ別信号Ｅｖｌ　（−１）が復調ロジック
３６に供給され９判別信号ＥＶＩ　（−２）がインバー
タ３２を介してＡＮＤゲート３１に供給される。

変調規則（ｂ）から、ｃｉ（ｏ）が１の時には、復調出
力Ｄ　（０）が１となること、は明かである。また、変
調規則（Ｃ）によって、データピントが１であるにも拘
らず、境界で反転している時は９判別信号Ｅ　Ｖ　１　
（ｏ）が１となる。上記の論理式のＥｇ（０）・Ｃｔ（
−１）・０’Ｄｃ（１）の項は、第６図Ａに示すように
１元のデータ系列で１が４個以上（図示の例は、４個）
の偶数個在り、そのうちの最後の１で１となる。

このデータ系列の場合には、第６図Ｂに示す変調信号り
工Ｎが復調回路に供給される。

このため、第６図Ｂに示すように、センター反転渭号Ｃ
ｔ（−１）及びエツジ反転信号Ｅｇ（０）が共に１とな
る。このＣｔ（−１）が１となるのは。

偶数番目の１の時であるため、０ＤＣ（−１）が０であ
る。したがって、これらの条件によって。

第６図Ｃに示すように、　ＥＶＩ（０）が１となる。ま
た、シフトレジスタ３９によって２Ｔ遅延されたＥＶＩ
　（−２）がＯとなる。こｎによって、ＡＮＤゲート３
１をセンター反転信号が通ることができなくなる。これ
は、変調規則（→により生じる０のビットセルの中央で
の反転を禁止Ｔやためである。

項は、第７図Ａに示すように元のデータ系列が２個の１
が連続する場合を検出するためのものである。この場合
には、第７図Ｂに示すように、ビットセルの境界で反転
が生じる変調信号り工Ｎが発生する。この第７図Ａ及び
第７図Ｂから明かなように、上記の項の各成分が１とな
り、第７図Ｃに示すように１判別信号ＥＶＩ（０）が１
となる。また。

変調規則（（至）が適用されると、２個の１の後のＯの
ビットセルの中央で反転が生じる。この中央での反転の
検出出力を禁止するためＧこ、　ＥＶＩ　（２）がＡＮ
Ｄゲート３１に供給される。

なお、上述の構成以外に、変調回路及び復調回路として
は１種々の回路構成が可能である。

「発明の効果」この発明は、直流分を零とすることができるので１回転
ヘッド分用いた記録装置、光学的なディスク再生装置な
どのチャンネルコーディングに適用することにより、記
録波形のひずみ（ピークシフト）の減少や低域周波数の
ノイズの除去を行なうことができる。また、この発明は
１Ｍ変調及びＭ３変調と比べて最大反転間隔を短かくす
ることができ、変調出力の低域成分の一層の減少な図る
ことができると共Ｏこ、クロック■生能力を向上させる
ことができる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例の説明に用いる波形図
、第２図はこの発明の第２の実施例の説明に用いる波形
図、第３図はこの発明が適用キｎた変調回路の一例のブ
ロック図、第４図はこの変調回路の説明に用いるタイム
チャート、第５図はこの発明が適用さｎだ復調回路の一
例のブロック図、第６図及び第７図はこの復調回路の説
明に用いるタイムチャートである。１・・・・・データビット系列の入力端子、３°゛°°
”変調ロジック、６・・・・・スイッチ回路、２１・・
・・・変調ぎわだデータビット系列の入力端子、３６・
・・・・・復調ロジック。代理人　杉　浦　正　知

Claims

【特許請求の範囲】

（１）第１の値又は第２の値を有するビットからなるデ
ータピッ）Ｊ列分変調する方法であって、下記の（ａ）
〜（ｄ）の条件を満足するように、状態荷移としての反
転を生じさせることを特徴とするディジタルデータの変
調方法。（ａ）上記第２の値のビットではさまｎたビットセルの
境：界における反転。（ｂ）上記第１の値のビットのビットセルの中央におけ
る反転。（Ｃ）上記第２の値のビットにはさまれた偶数個の上記
第１の値のピントのうちで、最後の２個の上記第１の値
のビットのビットセルの中央における反転を抑え、この
２個の上記第１の値のビットセルの境界で反転を生じさ
せる。（ｄ）上記第２の値のビットの後に続く偶数個の上記第
１の値のビットの次の位置に、（上記第２の値のビット
、上記第１の値のビット）の２ビツトから始まるパター
ンのうちの少なくとも１個が来た時に、この２ピントの
うちの上記第２の値のビットのビットセルの中央で反転
を生じぎせる。
（２）第１の値又は第２の値を右するビットからなるデ
ータビット系列を変調する方法であって、下記の（ａ）
〜（ｄ）の条件を満足するようＧこ、状態遷移としての
反転を生じさせることを特徴とするディジタルデータの
変調方法。（ａ）上記第２の値のビットではぎまれたビットセルの
境界Ｏこおける反転。（ｂ）上記第１の値のビットのビットセルの中央におけ
る反転。（Ｃ）上記第２の値のビットにはぎまれた偶数個の上記
第１の値のビットのうちで、最後の２個の上記第１の値
のビットのビットセルの中央における反転を抑え、この
２個の上記第１の値のビットセルの境界で反転を生じさ
せる。（ｄ）上記第２の値のビットの後に続く偶数個の」二記
第１の値のビットの次の位置に、（上記第２の値のビッ
ト、上記第１の値のビット、上記第１の値のビット、上
記第２の値のビット）の４ビツトのパターンが来た時に
、上記４ビツトのパターンのうちの最初の第２の値のビ
ットのビットセルの中央で反転を生じさせる。
（３）第１の値又は第２の値を有するビットからなるデ
ータビット系列を変調する方法であって、下記の（ａ）
〜（ｄ）の条件を満足するようＧこ、状態遷移としての
反転を生じさせることを特徴とするディジタルデータの
変調方法。 ←）上記第２の値のビットではぎまｎたビットセルの境
界における反転。（ｂ）上記第１の値のビットのビットセルの中央におけ
る反転。（Ｃ）上記第２の値のビットにはざまｎだ偶数個の上記
第１の値のビットのうちで、最後の２個の上記第１の値
のビットのビットセルの中央における反転を抑え、この
２個の上記第１の値のビットセルの境界で反転を生じさ
せる。（ＣＩ）上記第２の値のビットの後に続く偶数個ノ上記
第１の値のビットの次の位置Ｇこ、（上記第２の値のビ
ット、上記第１の値のビット）の−２ビツトのパターン
が粟だ時に、この２ビツトのうちの上記第２の値のビッ
トのビットセルの中央で反転を生じぎせる。