JPS6243268B2

JPS6243268B2 -

Info

Publication number: JPS6243268B2
Application number: JP1871479A
Authority: JP
Inventors: Hideo Owa
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1979-02-20
Filing date: 1979-02-20
Publication date: 1987-09-12
Also published as: JPS55110456A

Description

【発明の詳細な説明】本発明は、デイジタル信号の変調方法および変
調回路に関するものである。さらに詳しくは、デ
イジタル信号の変調復調に際して公知の変調方式
では不都合を生じるようなシステム、一例として
テツド（TED）方式の圧力ピツクアツプを用い
たビデオデイスクシステムに適用して優れた効果
を有する変調方法およびその変調回路に関するも
のである。

PCM信号には、NRZ（Non Return to Zero）、
RZ（Return to Zero）、ダイパルス、ダイコー
ド、バイポーラ、時極、デユオバイナリ、PST、
ゼロ反転、微分形平衡信号、NRZI（Non Return
to Zero Inverted）、Bi−Phase、MFM
（Modified Frequency Modulation）、PM
（Phase Modulation）、PE、M²FM、FM
（Frequency Modulation）、3PM、GCR等があ
る。これらは、電信電話、宇宙通信のために開発
されてきたが、最近では、オーデイオPCMの記
録再生信号として一部が適用されはじめている。
ところが従来のPCM信号は、(1)帯域圧縮、(2)電
力効率、(3)再生中継、(4)超高速化を目標に開発さ
れたものであるため、VTRやビデオデイスク等
の記録媒体を利用して、時分割多重PCM信号を
記録再生するには、そのまま適用しても良い結果
を得ることは困難である。

例えば、TED方式の圧力走査型ピツクアツプ
再生装置は、第１図に示すように、圧電セラミツ
ク体１に、接着剤２を介して橇形をしたダイヤモ
ンドの滑りチツプ３を取付け、この滑りチツプ３
がデイスク４の表面に接触する。このデイスク４
の表面には、信号量の時間的経過に対応した変形
部分が溝として形成されている。そして、デイス
ク４が矢印方向に高速で移動する際、デイスク４
に記憶された信号に対応した圧力変化を受ける。
したがつて、デイスク４の表面を滑りチツプ３で
走査することにより再生出力が得られる。

しかして、デイスク４の表面には、第２図ａに
示すような例えば、1001011100のデイジタル信号
がそのまま変調することなく記録されたものとす
ると、111のように連続するビツト・セルでは、
末尾の１だけしか再生できない。そのため、デイ
スク４にデイジタル信号を記録するには、その信
号を変調してその変調された信号の形で記録する
ことが必要である。このような磁気デイスクを含
む一般的なデイスクに対する要求に対応できる公
知の記録方式には、MFM、PMおよびFMの３つ
の方式がある。第２図ｂ，ｃおよびｄの波形は、
それぞれ第２図ａのデイジタル信号をMFM方
式、PM方式およびFM方式によつて変調した波
形を示しているが、ある種のデイスクに対して
は、これらの方式では適合しないかまたは不十分
である。第１図に示すような圧力走査型ピツクア
ツプ再生装置では、前記したように、滑りチツプ
３がデイスク４の山を弾性変形させるが、この山
がデイスク４の移動によつて、滑りチツプ３の略
90度の角度に形成されたエツジから開放されると
きに大きな電気信号の変化を生ずるので、そのデ
イスク４に記録する信号としては、パルスの後縁
であれば後縁のみまたは前縁であれば前縁のみに
統一的に情報が存在しなければならない。ところ
が、第２図ｂ，ｃおよびｄに便宜的に挿入した情
報の存在位置をあらわす矢印をみれば明らかなよ
うに、MFM方式、PM方式およびFM方式は、前
縁と後縁が混在しており不都合であることがわか
る。

以上のような欠点を解決するため、本出願人
は、すでにつぎのような発明を提案した。これ
は、クロツクパルスの時間間隔T₀に対して正の
整数倍の時間間隔で配列される２値の信号パルス
によつて２進データを表わすデイジタル信号の記
録方式において、前記信号パルスの一方の値を示
すパルス巾をT₀以下の一定値（例えばT₀／２）
であらわし、この信号パルスの相互の時間間隔が
2T₀以上になる場合には、それらの間に前記パル
ス巾と同一のパルス巾を有する選ばれた数の擬似
パルスを隣接する信号パルスに対してT₀／２の
奇数倍の時間間隔をおいて挿入するようにした方
法である。この方法によれば、第２図ｆに示すよ
うに、パルスの前縁にすべての情報を含んでいる
ので、第１図に示すようなTED方式の圧力走査
ピツクアツプ再生装置には好都合である。

ところが、この第２図ｆに示す方式において
も、直流を含む低周波成分の通らない条件のもと
では第２図ｇに示すように、記録以前に除去すべ
きうねりが生じ、再生が困難であるという問題が
ある。

本発明は、以上のような種々の欠点や問題点を
解決するためになされたもので、クロツクパルス
の時間間隔T₀に対して、T₀／２、3T₀／４および
T₀の３種類のパルスの組合せからなるととも
に、正のパルスの前縁と次の正のパルスの前縁の
中で隣接する正と負のパルスは、同一時間間隔の
ものを１対として記録するようにした方法であ
る。本発明による波形例は、第２図ｅに示される
ように、あるパルス信号が１周期繰返す毎に、そ
の平均値が零となり、かつ１または０信号が連続
せず、パルスの前縁に情報をすべて含むものであ
る。したがつて、第２図ｆおよびｇに示すような
問題も解決できる。

以下、本発明の第１の実施例を第３図以下の図
面に基き説明する。

第３図は、本発明の方法を具体化する変調回
路、の一例を示すもので、１１は、第４図ａに示
すようなデイジタル信号のデータ入力端子、１
２，１３および１４は、第４図ｂ，ｃおよびｄに
示すような第１、第２および第３クロツク信号の
入力端子である。また、１５は、Ｄ型のフリツプ
フロツプ回路（以下Ｄ−FF回路という）、１６
は、インバータ、１７は、３入力NAND回路、１
８は第１の２入力NAND回路、１９は、２入力
NOR回路、２０は第２の２入力NAND回路、２
１は、Ｊ−Ｋ型フリツプフロツプ回路（以下Ｊ−
Ｋ−FF回路という）、２２は、８ビツトのシフト
レジスタ、２３および２４は、４ビツトの第１お
よび第２コンパレータ、２５は、３入力OR回
路、２６は、出力端子である。

つぎに、第４図に基づいて第３図の第１実施例
の動作を説明する。

第４図ａに示すようなデータ（10010111）がデ
ータ入力端子１１に入力され、また、第４図ｂ，
ｃおよびｄに示すようなクロツク信号が、それぞ
れの入力端子１２，１３および１４に入力された
ものとする。

前記データａと第１クロツク信号ｂとがＤ−
FF回路１５に印加されると、その出力端子に
は、第４図ｅに示すような出力があらわれる。前
記データａをインバータ１６で反転した第４図ｆ
に示す出力と、前記第２クロツク信号ｃと、前記
FF出力ｅとがNAND回路１７に加えられ、第４
図ｇのような出力を得る。また、第１の２入力
NAND回路１８には、前記データａと第１クロツ
ク信号ｂとが加えられ、第４図ｈのような出力を
得る。この出力ｈと、前記出力ｇとは、第２の２
入力NAND回路２０に加えられて、その出力とし
て第４図ｊが得られる。これは、MFM、PM、
FM等のタイミングの情報を有するものである。
この出力ｊは、Ｊ−Ｋ−FF回路２１にクロツク
信号として加えられる。一方、第１および第２ク
ロツク信号ｂ，ｃが、２入力NOR回路１９に加
えられ、このNOR回路１９で得られた第４図ｉ
に示すような出力ｉが前記Ｊ−Ｋ−FF回路２１
にクリア信号として加えられる。すると、このＪ
−Ｋ−FF回路２１からは、第４図ｋに示すよう
なパルス列が得られる。このパルス列ｋが８ビツ
トのシフトレジスタ２２に加えられ、第３クロツ
ク信号ｄが加えられると、このシフトレジスタ２
２の出力として、第４図ｌ，ｍ，ｎ，ｏ，ｐ，
ｑ，ｒ，ｓに示すようなパルス列が得られる。こ
れらのパルス列のうち、１つおきのパルス列であ
るシフト数における奇数番目ｌ，ｎ，ｐ，ｒとシ
フト数における偶数番目ｍ，ｏ，ｑ，ｓに分け、
一方ｌ，ｎ，ｐ，ｒは、第１の４ビツトコンパレ
ータ２３へ印加し、他方ｍ，ｏ，ｑ，ｓは、第２
の４ビツトコンパレータ２４へ印加する。する
と、これら第１、第２のコンパレータ２３，２４
からは、第４図ｔ，ｕに示すような出力が得られ
る。これらの出力ｔ，ｕと前記シフトレジスタ２
２のシスト数における第６番目の出力ｑとがOR
回路２５に加えられ、このOR回路２５の出力
に、第４図ｖに示すようなパルスが得られる。こ
のパルス列ｖが目的とする変調波形である。すな
わち、第４図ｋに示す正のパルスは、すべて
T₀／２であつて、第２図ｆにおけるパルスと同
一であるから、種々の問題があることは前述の通
りである。そのため、例えば第４図ｋのパルスＡ
においては、後縁t₂をさらにT₀／４だけ遅らせる
ことによつて、第４図ｖのパルスA′におけるよ
うに、前縁t₁から、後縁t₃までのいわゆるパルス
巾をＴ_０／２＋Ｔ_０／４＝３／４T₀とし、後縁t₃から次
のパルスの前縁t₄までをT₀−Ｔ_０／４＝３／４T₀とし、１対の正負
のパルスの繰返し周期毎の平均値が零となるようにし
たものである。つまり、第４図ｋに示すように、
まず前縁t₁にすべての情報を含む一定巾（T₀／
２）のパルスを得、このパルスの巾とこのパルス
の後縁t₂からつぎのパルスの前縁t₄までの巾とを
比較して、これらの巾が一致するようにパルスの
後縁t₂を所定量ずつ遅らせるようにしたものであ
る。

つぎに、第５図は、本発明の方法を具体化する
変調回路の他の例を示すもので、１１は、第６図
ａに示すようなデイジタル信号のデータ入力端
子、１２，１３および１４は、第６図ｂ，ｃおよ
びｄに示すような第１、第２および第３クロツク
信号の入力端子である。また、１５はＤ型のフリ
ツプフロツプ回路（以下Ｄ−FF回路という）、１
６はインバータ、１７は３入力NAND回路、１８
は第１の２入力NAND回路、１９は２入力NOR
回路、２０は第２の２入力NAND回路、２１はＤ
型フリツプフロツプ回路（以下Ｄ−FF回路とい
う）、２２は６ビツトのシフトレジスタ、２３お
よび２４は３ビツトの第１および第２コンパレー
タ、２５は３入力OR回路、２６は出力端子であ
る。

つぎに、第６図に基づいて第５図の動作を説明
する。

第６図ａに示すようなデータ
（1001011100001）がデータ入力端子１１に入力さ
れ、また、第６図ｂ，ｃおよびｄに示すようなク
ロツク信号が、それぞれの入力端子１２，１３お
よび１４に入力されたものとする。

前記データａと第１クロツク信号ｂとがＤ−
FF回路１５に印加されると、その出力端子に
は、第６図ｅに示すような出力があらわれる。前
記データａをインバータ１６で反転した第６図ｆ
に示す出力と、前記第２クロツク信号ｃと、前記
FF出力ｅとがNAND回路１７に加えられ、第６
図ｇのような出力を得る。また、第１の２入力
NAND回路１８には、前記データａと第１クロツ
ク信号ｂとが加えられ、第６図ｈのような出力を
得る。この出力ｈと、前記出力ｇとは、第２の２
入力NAND回路２０に加えられて、その出力とし
て第６図ｊが得られる。これは、MFM、PM、
FM等のタイミングの情報を有するものである。
この出力ｊは、Ｄ−FF回路２１にクロツク信号
として加えられる。一方、第１および第２のクロ
ツク信号ｂ，ｃが、２入力NOR回路１９に加え
られ、このNOR回路１９で得られた第６図ｉに
示すような出力ｉが前記Ｄ−FF回路２１にクリ
ア信号として加えられる。すると、Ｄ−FF回路
２１からは、第６図ｋに示すようなパルス列が得
られる。このパルス列ｋが６ビツトのシフトレジ
スタ２２に加えられ、第３クロツク信号ｄが加え
られると、このシフトレジスタ２２の出力とし
て、第６図ｌ，ｍ，ｎ，ｏ，ｐ，ｑに示すような
パルス列が得られる。これらのパルス列のうち、
１つおきのパルス列であるシフト数における奇数
番目ｌ，ｎ，ｐとシフト数における偶数番目ｍ，
ｏ，ｑに分け、一方ｍ，ｏ，ｑは、第１の３ビツ
トコンパレータ２３へ印加し、他方ｌ，ｎ，ｐ
は、第２の３ビツトコンパレータ２４へ印加す
る。すると、これらのコンパレータ２３，２４か
らは、第６図ｒ，ｓに示すような出力が得られ
る。これらの出力ｒ，ｓと前記シフトレジスタ２
２のシフト数における第５番目の出力ｐとがOR
回路２５に加えられ、このOR回路２５の出力
に、第６図ｔに示すようなパルスが得られる。こ
のパルス列ｔが目的とする変調波形である。すな
わち、第６図ｋに示す正のパルスは、すべて
T₀／２であつて、第２図ｆにおけるパルスと同
一であるから、種々の問題があることは前述の通
りである。そのため、例えば第６図ｋのパルスＡ
においては、後縁t₂をさらにT₀／４だけ遅らせる
ことによつて、第６図ｔのパルスA′におけるよ
うに、前縁t₁までのいわゆるパルス巾をＴ_０／２＋Ｔ_０／４＝３／４T₀とし、１対の正負のパルスの繰返し周期毎の平均値が零となるようにしたものである。つま
り、第６図ｋに示すように、まず前縁t₁にすべて
の情報を含む一定巾（T₀／２）のパルスを得、
このパルスの巾とこのパルスの後縁t₂からつぎの
パルスの前縁t₄までの巾とを比較して、これらの
巾が一致するようにパルスの後縁t₂を所定量ずつ
遅らせるようにしたものである。なお、第６図ｋ
のパルスＢのように、前縁t₁′から後縁t₂′までの
パルス巾がT₀／２で、この後縁t₂′からつぎの前
縁t₄′までのパルス巾もT₀／２のときは、前記パ
ルスの後縁t₂′を遅らせる必要がなく、そのまま
第６図ｔのパルスB′が得られることは勿論であ
る。このことは、第４図ｋのパルスＢと第４図ｖ
のパルスB′についても同様である。

つぎに第７図は、本発明の方法によつて変調さ
れて記録された信号を復調する場合の一例を示す
回路である。この図において、３１は、第８図ａ
に示すような再生信号（第４図ｖまたは第６図ｔ
の波形と同一）の入力端子、３２，３３，３４
は、わずかな時間t₀の遅延と位相反転を行うため
のインバータ、３５は、２入力AND回路、３６
は、ワンシヨツトマルチバイブレータで、抵抗３
７とコンデンサ３８は、時定数τを設定するもの
である。３９は、シフトレジスタで、出力端子４
０………接続されている。４１は、第６図ｅに示
すようなクロツク信号の入力端子である。

このような構成において、入力端子３１は第８
図ａに示すような再生信号が入力したものとす
る。この再生信号ａは、２入力AND回路３５の
一方の入力端子にはそのまま入力し、他方の入力
端子には、第８図ｂのように、やや時間遅れt₀を
有し、かつ位相反転して入力する。すると、この
AND回路３５には第８図ｃのようなパルスが得
られ、これが、ワンシヨツトマルチバイブレータ
３６のトリガー信号として印加される。このワン
シヨツトマルチバイブレータ３６からは、所定の
パルス巾T₁を有する第８図ｄのようなパルス列
が得られる。シフトレジスタ３９には、このパル
ス列ｄが印加されるとともに、第８図ｅのような
クロツク信号が加えられ、出力端子４０には、第
８図ｆに示す出力が得られる。この第８図ｆの出
力は、第４図ａまたは第６図ａに示すデイジタル
信号からなるデータそのものである。

なお、第３図および第５図において、１５は、
Ｄ型フリツプフロツプ回路としたが、Ｊ−Ｋ型フ
リツプフロツプ回路またはシフトレジスタを用い
ることもできる。

本発明は、上述のような方法で記録するように
したので、正負の１対のパルスの繰返し周期毎に
その平均値が常に零になり、直流を含む低周波成
分を減少させることができる。また、１または０
の信号が連続せず、したがつてビツト同期がとり
易く、しかもパルスの前縁にすべての情報を含ん
でいるため圧力走査型のピツクアツプにとつて極
めて都合の良いものである。

【図面の簡単な説明】

第１図は、圧力走査型ピツクアツプ再生装置の
正面図、第２図は、従来の変調波形と本発明の変
調波形の比較説明図、第３図は、本発明による記
録方法を実施するための第１実施例の変調回路を
示すブロツク図、第４図は、第３図の回路の各部
ａ〜ｖの波形図、第５図は、第２実施例の変調回
路を示すブロツク図、第６図は、第５図の回路の
各部ａ〜ｔの波形図、第７図は、復調回路のブロ
ツク図、第８図は、第７図の回路の各部ａ〜ｆの
波形図である。１……圧電セラミツク体、２……接着剤、３…
…滑りチツプ、４……デイスク、１１……データ
入力端子、１２，１３，１４……第１、第２、第
３クロツク信号入力端子、１５……Ｄ−フリツプ
フロツプ回路、１６……インバータ、１７……３
入力NAND回路、１８……第１の２入力NAND回
路、１９……２入力NOR回路、２０……第２の
２入力NAND回路、２１……Ｊ−ＫまたはＤフリ
ツプフロツプ回路、２２……８ビツトまたは６ビ
ツトシフトレジスタ、２３，２４……第１および
第２の４ビツトまたは３ビツトのコンパレータ、
２５……３入力OR回路、２６……出力端子、３
１……再生信号入力端子、３２，３３，３４……
インバータ、３５……２入力AND回路、３６…
…ワンシヨツトマルチバイブレータ、３７……抵
抗、３８……コンデンサ、３９……シフトレジス
タ、４０……出力端子、４１……クロツク信号入
力端子。

Claims

【特許請求の範囲】１２値の信号パルスのうちの一方の値に対応し
た位置に前縁があるパルスと、他方の値が２個以
上続いたとき互いに隣接するこの各他方の値の間
に対応した位置に前縁があるパルスとを一連に有
するパルス列において、これら一連のパルス列の
相隣るパルスの前縁間の中間位置をパルスの後縁
とし、パルスの前縁から後縁までの時間間隔とパ
ルスの後縁からつぎのパルスの前縁までの時間間
隔とを等しくしたパルス列を変調信号として用い
ることを特徴とするデイジタル信号の変調方法。２変調信号はパルスの前縁から後縁までの時間
間隔がクロツクパルス時間間隔をT₀としたと
き、T₀／２、3T₀／４、T₀の組合せからなる特許
請求の範囲第１項記載のデイジタル信号の変調方
法。３デイジタル信号のデータをＤ入力とし、この
データに同期したT₀の時間間隔の第１クロツク
信号をクロツク入力信号とするＤ−フリツプフロ
ツプ回路と、このＤ−フリツプフロツプ回路の
出力、前記データの反転出力および前記第１クロ
ツク信号から180度位相差を有し、データの縁部
に略一致する第２クロツク信号を入力信号とする
３入力NAND回路と、前記データと第１クロツク
信号とを入力信号とする第１の２入力NAND回路
と、前記３入力NAND回路および第１の２入力
NAND回路の出力信号を入力信号とする第２の２
入力NAND回路と、前記第１および第２クロツク
信号を入力信号とする２入力NOR回路と、前記
第２の２入力NAND回路からの出力を入力したと
きＱ信号が立上り、前記２入力NOR回路からの
出力を入力したときＱ信号が立下るＪ−Ｋフリツ
プフロツプ回路と、このＪ−Ｋフリツプフロツプ
回路のＱ信号をＤ入力とし前記第１、第２クロツ
ク信号に同期した周期がT₀／４の第３クロツク
信号をＴ入力とする８ビツトのシフトレジスタ
と、このシフトレジスタのシフト数における奇数
番目の出力のうち第１番目と第７番目の出力のみ
が入力したとき出力を発生する４ビツトの第１の
コンパレータと、前記シフトレジスタのシフト数
における偶数番目の出力のうち第８番目の出力の
みが入力したとき出力を発生する４ビツトの第２
のコンパレータと、これらの第１、第２のコンパ
レータの出力と前記シフトレジスタのシフト数に
おける第６番目の出力を入力信号とする３入力
OR回路とを具備し、このOR回路の出力を変調信
号として用いるようにしたデイジタル信号の変調
回路。４デイジタル信号のデータをＤ入力とし、この
データに同期したT₀の時間間隔の第１クロツク
信号をクロツク入力信号とするＤ−フリツプフロ
ツプ回路と、このＤ−フリツプフロツプ回路の
出力、前記データの反転出力および前記第１クロ
ツク信号から180度位相差を有しデータの縁部に
略一致する第２クロツク信号を入力信号とする３
入力NAND回路と、前記データと第１クロツク信
号とを入力信号とする第１の２入力NAND回路
と、前記３入力NAND回路および第１の２入力
NAND回路の出力信号を入力信号とする第２の２
入力NAND回路と、前記第１および第２クロツク
信号を入力信号とする２入力NOR回路と、前記
第２の２入力NAND回路からの出力を入力したと
きＱ信号が立上り前記２入力NOR回路からの出
力を入力したときＱ信号が立下るＤフリツプフロ
ツプ回路と、このＤフリツプフロツプ回路の信
号をＤ入力とし前記第１、第２クロツク信号に同
期した周期がT₀／４の第３クロツク信号をＴ入
力とする６ビツトのシフトレジスタと、このシフ
トレジスタのシフト数における奇数番目の出力の
いずれの出力もないとき出力を発生する３ビツト
の第２のコンパレータと、前記シフトレジスタの
シフト数における偶数番目の出力のうち第６番目
の出力のみが入力したとき出力を発生する３ビツ
トの第１のコンパレータと、これら第１、第２の
コンパレータの出力と前記シフトレジスタのシフ
ト数における第５番目の出力を入力信号とする３
入力OR回路とを具備し、このOR回路の出力を変
調信号として用いるようにしたデイジタル信号の
変調回路。