JPH0446017B2 - - Google Patents
Info
- Publication number
- JPH0446017B2 JPH0446017B2 JP58108697A JP10869783A JPH0446017B2 JP H0446017 B2 JPH0446017 B2 JP H0446017B2 JP 58108697 A JP58108697 A JP 58108697A JP 10869783 A JP10869783 A JP 10869783A JP H0446017 B2 JPH0446017 B2 JP H0446017B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- inversion
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T82/00—Turning
- Y10T82/10—Process of turning
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T82/00—Turning
- Y10T82/13—Pattern section
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T82/00—Turning
- Y10T82/25—Lathe
- Y10T82/2502—Lathe with program control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Numerical Control (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、オーデイオ信号やビデオ信号の情
報信号をデイジタル信号に変換して光学的なデイ
スク、磁気テープに記録する場合に適用されるデ
イジタルデータの変調方法に関する。
報信号をデイジタル信号に変換して光学的なデイ
スク、磁気テープに記録する場合に適用されるデ
イジタルデータの変調方法に関する。
「背景技術とその問題点」
デイジタル情報信号を記録する場合に、記録媒
体上の記録密度を上げ、伝送信号の直流分を低減
するために、チヤンネルコーデイングと称される
デイジタル変調が行なわれる。
体上の記録密度を上げ、伝送信号の直流分を低減
するために、チヤンネルコーデイングと称される
デイジタル変調が行なわれる。
従来のチヤンネルコーテイングとして、ミラー
（Miller）変調が知られている。しかしながら、
ミラー変調は、変調出力の直流分を零とすること
ができない。例えばオーデイオPCM信号を回転
ヘツドによつて記録する場合、記録信号を回転ト
ランスを介して伝送する。この記録信号に直流分
が含まれていると、回転トランスが直流分を伝送
できないために、記録信号の波形がひずむ問題が
生じる。記録信号に低周波成分が多い時には、回
転トランスの周波数特性を低減までのばす必要が
生じる。更に、隣接するトラツク間で記録ヘツド
のギヤツプの延長方向を異ならせることにより、
隣接するトラツク間のクロストークを抑圧する記
録方法を用いている場合には、記録信号の低周波
成分に関するクロストーク抑圧効果が不充分とな
る。
（Miller）変調が知られている。しかしながら、
ミラー変調は、変調出力の直流分を零とすること
ができない。例えばオーデイオPCM信号を回転
ヘツドによつて記録する場合、記録信号を回転ト
ランスを介して伝送する。この記録信号に直流分
が含まれていると、回転トランスが直流分を伝送
できないために、記録信号の波形がひずむ問題が
生じる。記録信号に低周波成分が多い時には、回
転トランスの周波数特性を低減までのばす必要が
生じる。更に、隣接するトラツク間で記録ヘツド
のギヤツプの延長方向を異ならせることにより、
隣接するトラツク間のクロストークを抑圧する記
録方法を用いている場合には、記録信号の低周波
成分に関するクロストーク抑圧効果が不充分とな
る。
表面に反射層が被着された光学的なデイスクを
再生する場合、反射層に付着したゴミ、反射層の
傷などによつて直流的なノイズが発生する。デイ
スクに記録されているデイジタル信号が直流分を
含まないものであれば、直流的なノイズをフイル
タによつて除去することができる。
再生する場合、反射層に付着したゴミ、反射層の
傷などによつて直流的なノイズが発生する。デイ
スクに記録されているデイジタル信号が直流分を
含まないものであれば、直流的なノイズをフイル
タによつて除去することができる。
上述の点から記録信号の直流分を零とすること
が要請される。そこで、変形ミラー（M2と表わ
す）変調が提案されている。更に、M2変調より
直流分の抑圧効果を改良した変調方法（M3変調
と表わす）が提案されている。
が要請される。そこで、変形ミラー（M2と表わ
す）変調が提案されている。更に、M2変調より
直流分の抑圧効果を改良した変調方法（M3変調
と表わす）が提案されている。
これらのM2変調方法及びM3変調方法は、変調
出力の最小反転間隔がＴ（但し、Ｔは、１ビツト
セルの長さ）で最大反転間隔が3Tである。最大
反転間隔、即ちデータの値の遷移が生じる間隔の
最大値は、低減成分を減少させ、再生回路におけ
るクロツク再生能力を向上させるために、短いこ
とが望ましい。
出力の最小反転間隔がＴ（但し、Ｔは、１ビツト
セルの長さ）で最大反転間隔が3Tである。最大
反転間隔、即ちデータの値の遷移が生じる間隔の
最大値は、低減成分を減少させ、再生回路におけ
るクロツク再生能力を向上させるために、短いこ
とが望ましい。
「発明の目的」
この発明は、直流分を零にするデイジタルデー
タの変調方法であつて、最大反転間隔をM2変調
及びM3変調と比べてより短かくすることができ
るデイジタル変調方法の提供を目的とするもので
ある。
タの変調方法であつて、最大反転間隔をM2変調
及びM3変調と比べてより短かくすることができ
るデイジタル変調方法の提供を目的とするもので
ある。
「発明の概要」
この発明は、第１の値又は第２の値を有するビ
ツトからなるデータビツト系列を変調する方法で
あつて、次の(a)〜(d)の条件を満足するように、状
態遷移としての反転を生じさせるものである。
ツトからなるデータビツト系列を変調する方法で
あつて、次の(a)〜(d)の条件を満足するように、状
態遷移としての反転を生じさせるものである。
(a) 上記第２の値のビツトが連続するとき第２の
値のビツトセルの境界における反転。
値のビツトセルの境界における反転。
(b) 上記第１の値のビツトのビツトセルの中央に
おける反転。
おける反転。
(c) 上記第２の値のビツトにはさまれた偶数個の
上記第１の値のビツトのうちで、最後の２個の
上記第１の値のビツトのビツトセルの中央にお
ける反転を抑え、この２個の上記第１の値のビ
ツトセルの境界で反転を生じさせる。
上記第１の値のビツトのうちで、最後の２個の
上記第１の値のビツトのビツトセルの中央にお
ける反転を抑え、この２個の上記第１の値のビ
ツトセルの境界で反転を生じさせる。
(d) 上記第２の値のビツトの後に続く偶数個の上
記第１の値のビツトの次の位置に、（上記第２
の値のビツト、上記第１の値のビツト）の２ビ
ツトのパターンが来た時に、この２ビツトのう
ちの上記第２の値のビツトのビツトセルの中央
で反転を生じさせる。
記第１の値のビツトの次の位置に、（上記第２
の値のビツト、上記第１の値のビツト）の２ビ
ツトのパターンが来た時に、この２ビツトのう
ちの上記第２の値のビツトのビツトセルの中央
で反転を生じさせる。
「実施例」
この発明の実施例では、第１の値を論理的な１
とし、第２の値を論理的な０としている。この対
応を入れ換えることは、勿論可能である。この発
明の第１の実施例について説明する。
とし、第２の値を論理的な０としている。この対
応を入れ換えることは、勿論可能である。この発
明の第１の実施例について説明する。
第１の実施例では、次の(a)〜(d)の規則にしたが
つて状態遷移としての反転を生じさせる。
つて状態遷移としての反転を生じさせる。
(a) ０のビツトが連続するとき０のビツトのビツ
トセルの境界における反転。
トセルの境界における反転。
(b) ビツト１は、ビツトセルの中央における反
転。
転。
(c) ビツト０にはさまれた偶数個のビツト１のう
ち、最後の２個のビツト１は、中央での反転を
抑え、この２個のビツト１のビツトセルの境界
で反転を生じさせる。
ち、最後の２個のビツト１は、中央での反転を
抑え、この２個のビツト１のビツトセルの境界
で反転を生じさせる。
(d) ビツト０の後に続く偶数個のビツト１の次に
（0110）のパターンが来た時、この４ビツトの
うちの最初のビツト０のビツトセルの中央で反
転を生じさせる。
（0110）のパターンが来た時、この４ビツトの
うちの最初のビツト０のビツトセルの中央で反
転を生じさせる。
上述の(a)及び(b)の規則は、Ｍ変調で知られるも
のである。(a)及び(b)の規則のみでは、（011……
110）のように、ビツト０ではさまれたｎ個（但
し、ｎ≧１で、ｎが偶数）のデータビツト列の場
合に、直流分が発生する。ｎが奇数の場合には、
前に位置する０の極性と、後に位置する０の極性
とが反対となり、直流分が発生しない。直流分が
発生するかどうかは、DSV（１を＋１とし、０を
−１とした時の積分値）が０に収束するか、又は
発散するかによつて判定される。
のである。(a)及び(b)の規則のみでは、（011……
110）のように、ビツト０ではさまれたｎ個（但
し、ｎ≧１で、ｎが偶数）のデータビツト列の場
合に、直流分が発生する。ｎが奇数の場合には、
前に位置する０の極性と、後に位置する０の極性
とが反対となり、直流分が発生しない。直流分が
発生するかどうかは、DSV（１を＋１とし、０を
−１とした時の積分値）が０に収束するか、又は
発散するかによつて判定される。
そこで、(c)の規則によつて、ビツト０ではさま
れた偶数個の１の場合でも、直流分が発生しない
ようにされる。この(a)(b)(c)の規則では、最大反転
間隔として3Tが生じる。これを抑えるために(d)
の規則が必要とされる。
れた偶数個の１の場合でも、直流分が発生しない
ようにされる。この(a)(b)(c)の規則では、最大反転
間隔として3Tが生じる。これを抑えるために(d)
の規則が必要とされる。
第１図Ａは、連続する多数のビツトセル（各ビ
ツトセルの長さＴ）の各々に１ビツトずつが配さ
れたデータビツト系列DINを示す。変調規則(a)〜
(d)が第１図Ｃに示すように適用されて第１図Ｂに
示す変調出力データDOUTが形成される。第１図Ａ
に示すように、（01111）と０に続く４個の１の次
に（0110）のパターンが来ている場合、まず、規
則(c)によつて、最後の２個のビツト１は、中央で
の反転が抑えられ、この２個のビツト１のビツト
セルの境界で反転が生じるようにされる。そし
て、規則(d)によつて、（0110）の４ビツトのうち
の最初のビツト０のビツトセルの中央で反転が生
じる。したがつて、この部分の反転間隔は、
1.5Tとなる。
ツトセルの長さＴ）の各々に１ビツトずつが配さ
れたデータビツト系列DINを示す。変調規則(a)〜
(d)が第１図Ｃに示すように適用されて第１図Ｂに
示す変調出力データDOUTが形成される。第１図Ａ
に示すように、（01111）と０に続く４個の１の次
に（0110）のパターンが来ている場合、まず、規
則(c)によつて、最後の２個のビツト１は、中央で
の反転が抑えられ、この２個のビツト１のビツト
セルの境界で反転が生じるようにされる。そし
て、規則(d)によつて、（0110）の４ビツトのうち
の最初のビツト０のビツトセルの中央で反転が生
じる。したがつて、この部分の反転間隔は、
1.5Tとなる。
第１図Ｄは、規則(a)(b)(c)によつて変調した時の
変調出力を示している。第１図Ｂの変調出力と、
規則(d)の適用されるビツトセルまでは、同一の波
形となり、この部分の図示が省略されている。こ
の第１図Ｄから明かなように、規則(d)がないと、
3Tの最大反転間隔が生じる。
変調出力を示している。第１図Ｂの変調出力と、
規則(d)の適用されるビツトセルまでは、同一の波
形となり、この部分の図示が省略されている。こ
の第１図Ｄから明かなように、規則(d)がないと、
3Tの最大反転間隔が生じる。
この発明の第１の実施例は、最大反転間隔が
2.5Tと短かくすることができる。発生しうる反
転間隔は、Ｔ、1.5T、2T、2.5Tの４種類である。
このことを利用して、変調出力に付加される同期
パターンとして、例えば反転間隔が3Tの長さの
ものを用いることができる。また、この発明の第
１の実施例では、偶数個の１の終りの２ビツトか
ら始まる（110110）の部分のDSVが第２図Ｄと
同様に０となり、DSVが発散せず、直流分を０
とすることができる。
2.5Tと短かくすることができる。発生しうる反
転間隔は、Ｔ、1.5T、2T、2.5Tの４種類である。
このことを利用して、変調出力に付加される同期
パターンとして、例えば反転間隔が3Tの長さの
ものを用いることができる。また、この発明の第
１の実施例では、偶数個の１の終りの２ビツトか
ら始まる（110110）の部分のDSVが第２図Ｄと
同様に０となり、DSVが発散せず、直流分を０
とすることができる。
この発明の第２の実施例について説明する。第
２の実施例では、次の(a)〜(d)の規則にしたがつて
反転を生じさせる。
２の実施例では、次の(a)〜(d)の規則にしたがつて
反転を生じさせる。
(a) ０のビツトが連続するとき０のビツトのビツ
トセルの境界における反転。
トセルの境界における反転。
(b) ビツト１は、ビツトセルの中央における反
転。
転。
(c) ビツト０にはさまれた偶数個のビツト１のう
ち、最後の２個のビツト１は、中央での反転を
抑え、この２個のビツト１のビツトセルの境界
で反転を生じさせる。
ち、最後の２個のビツト１は、中央での反転を
抑え、この２個のビツト１のビツトセルの境界
で反転を生じさせる。
(d) ビツト０の後に続く偶数個のビツト１の次
に、（01）のパターンが来た時、この２ビツト
（01）の０のビツトセルの中央で反転を生じさ
せる。
に、（01）のパターンが来た時、この２ビツト
（01）の０のビツトセルの中央で反転を生じさ
せる。
上述の(a)(b)(c)の規則は、第１の実施例と同一で
ある。また、(d)の規則は、第１の実施例の(d)の規
則を拡張したものであり、適用範囲がより広い。
ある。また、(d)の規則は、第１の実施例の(d)の規
則を拡張したものであり、適用範囲がより広い。
第２図Ａに示すような連続する多数のビツトセ
ルの各々に１ビツトずつが配されたデータビツト
系列DINに対して、第２図Ｃに示すように、上述
の第２の実施例の(a)(b)(c)(d)の何れかの変調の規則
が適用され、第２図Ｂに示す変調出力データDOUT
が得られる。第２図Ｄは、(d)の規則を用いない時
の変調出力データを示している。但し、第２図Ｄ
では、(d)の変調規則が適用されるまでの第２図Ｂ
と同一の波形の部分は、図示されていない。
ルの各々に１ビツトずつが配されたデータビツト
系列DINに対して、第２図Ｃに示すように、上述
の第２の実施例の(a)(b)(c)(d)の何れかの変調の規則
が適用され、第２図Ｂに示す変調出力データDOUT
が得られる。第２図Ｄは、(d)の規則を用いない時
の変調出力データを示している。但し、第２図Ｄ
では、(d)の変調規則が適用されるまでの第２図Ｂ
と同一の波形の部分は、図示されていない。
第２図Ａで、（011011010）のデータビツト系列
の部分では、まず、２個の１が０にはさまれてい
るから、(c)の規則によつて、２個の１の互いのビ
ツトセルの境界で反転を生じさせる。そして、
（01）のビツトパターンが後続しているので、(d)
の規則が適用され、この２ビツトの０のビツトセ
ルの中央で反転を生じさせる。更に、この（01）
を含む（0110）のビツトパターンに対して、(c)の
規則が適用され、２個の１の互いのビツトセルの
境界で反転を生じさせる。後の２ビツト(10)は、１
ビツトのビツトセルの中央で反転を生じさせる。
これによつて、反転間隔は、1.5T、1.5T、1.5T、
Ｔとなる。
の部分では、まず、２個の１が０にはさまれてい
るから、(c)の規則によつて、２個の１の互いのビ
ツトセルの境界で反転を生じさせる。そして、
（01）のビツトパターンが後続しているので、(d)
の規則が適用され、この２ビツトの０のビツトセ
ルの中央で反転を生じさせる。更に、この（01）
を含む（0110）のビツトパターンに対して、(c)の
規則が適用され、２個の１の互いのビツトセルの
境界で反転を生じさせる。後の２ビツト(10)は、１
ビツトのビツトセルの中央で反転を生じさせる。
これによつて、反転間隔は、1.5T、1.5T、1.5T、
Ｔとなる。
(d)の規則がない時の第２図Ｄに示す波形は、こ
の区間の反転間隔が3T、2.5Tとなる。つまり、
この3Tの反転間隔が２個の1.5Tの反転間隔に分
けられ、この2.5Tの反転間隔が1.5T及びＴの反
転間隔に分けられる。この区間のみに着目した
DSVは、第２図Ｂ及び第２図Ｄから明かなよう
に、規則(d)を適用するかどうかに拘らず、（＋
0.5）となる。この発明の第２の実施例は、直流
分を零とすることができ、最大反転間隔を2.5T
と短かくすることができる。
の区間の反転間隔が3T、2.5Tとなる。つまり、
この3Tの反転間隔が２個の1.5Tの反転間隔に分
けられ、この2.5Tの反転間隔が1.5T及びＴの反
転間隔に分けられる。この区間のみに着目した
DSVは、第２図Ｂ及び第２図Ｄから明かなよう
に、規則(d)を適用するかどうかに拘らず、（＋
0.5）となる。この発明の第２の実施例は、直流
分を零とすることができ、最大反転間隔を2.5T
と短かくすることができる。
更に、第２図Ｂから分かるように、この発明の
第２の実施例は、2.5Tの反転間隔が連続して生
じない。(d)の規則がないと、第２図Ｄに示すよう
に、2.5Tが連続する場合が生じる。このことを
利用して、この発明の第２の実施例は、2.5Tの
反転間隔が連続するビツトパターンを同期パター
ンとして用いることができる。
第２の実施例は、2.5Tの反転間隔が連続して生
じない。(d)の規則がないと、第２図Ｄに示すよう
に、2.5Tが連続する場合が生じる。このことを
利用して、この発明の第２の実施例は、2.5Tの
反転間隔が連続するビツトパターンを同期パター
ンとして用いることができる。
この発明の変調方法を実施するために使用され
る変調回路の一例を第３図に示す。
る変調回路の一例を第３図に示す。
１で示す入力端子からNRZのデータビツト系
列DINが供給され、シフトレジスタ２によりシリ
アル→パラレル変換される。シフトレジスタ２
は、３ビツトのもので、データビツトの連続する
３ビツトＡ（０）、Ａ(1)、Ａ(2)が取り出され、変調
ロジツク３に供給される。データビツトＡ（０）
が現在のビツトであり、Ａ(1)、Ａ(2)は、未来のビ
ツトである。
列DINが供給され、シフトレジスタ２によりシリ
アル→パラレル変換される。シフトレジスタ２
は、３ビツトのもので、データビツトの連続する
３ビツトＡ（０）、Ａ(1)、Ａ(2)が取り出され、変調
ロジツク３に供給される。データビツトＡ（０）
が現在のビツトであり、Ａ(1)、Ａ(2)は、未来のビ
ツトである。
ビツトＡ(1)がJKフリツプフロツプ４のＪ入力
とされる。このフリツプフロツプ４のＫ入力とし
て、常に１のデータが与えられている。フリツプ
フロツプ４のＪ入力が１となり、ビツトクロツク
BCが加わると、フリツプフロツプ４の出力が反
転し、Ｊ入力が０となると、その出力が０とな
る。フリツプフロツプ４の出力は、Ａ（０）と同
期している。このフリツプフロツプ４の出力OD
（０）は、０ではさまれた連続する１のビツトが
入力されている期間では、トグル動作を行なうの
で、０ではさまれた１の数が奇数個の時に、OD
（０）が１となり、これが偶数個の時に、OD
（０）が０となる。このフリツプフロツプ４の出
力が変調ロジツク３に供給される。
とされる。このフリツプフロツプ４のＫ入力とし
て、常に１のデータが与えられている。フリツプ
フロツプ４のＪ入力が１となり、ビツトクロツク
BCが加わると、フリツプフロツプ４の出力が反
転し、Ｊ入力が０となると、その出力が０とな
る。フリツプフロツプ４の出力は、Ａ（０）と同
期している。このフリツプフロツプ４の出力OD
（０）は、０ではさまれた連続する１のビツトが
入力されている期間では、トグル動作を行なうの
で、０ではさまれた１の数が奇数個の時に、OD
（０）が１となり、これが偶数個の時に、OD
（０）が０となる。このフリツプフロツプ４の出
力が変調ロジツク３に供給される。
変調ロジツク３は、次の論理式に表わされるセ
ンター反転信号Ct（０）及びエツジ反転信号Eg
（０）を発生する組合せ回路又はROMである。
ンター反転信号Ct（０）及びエツジ反転信号Eg
（０）を発生する組合せ回路又はROMである。
Ct（０）＝Ａ（０）・Ａ(1)・Ａ(2)＋Ａ（０）・
（０）・Ａ(1)・(2) ＋OD（０）・(1) Eg（０）＝（０）・(1)＋OD（０）・Ａ(1)・(2) Ct（０）が１の時にＡ（０）のビツトセルの中央
で反転が生じる。Ａ（０）・Ａ(1)・Ａ(2)の項は、後
続する２ビツトが共に１である時、即ちＡ（０）
が１で、且つ連続する１の最後の２ビツトに含ま
れない時に１となる。次のＡ（０）・（０）・Ａ
(1)・(2)の項は、Ａ（０）が０ではさまれたビツ
ト１の連続のうちの終りの２ビツト（Ａ（０）Ａ
(1)）に含まれ、且つＡ（０）が偶数番目のビツト
１である時に１となる。OD（０）・(1)の項は、
Ａ（０）が奇数番目の１であり、次のビツトが０
の時に１となる。Ct（０）が１となることは、変
調規則(b)によつて、ビツトセルの中央で反転を生
じさせることである。
（０）・Ａ(1)・(2) ＋OD（０）・(1) Eg（０）＝（０）・(1)＋OD（０）・Ａ(1)・(2) Ct（０）が１の時にＡ（０）のビツトセルの中央
で反転が生じる。Ａ（０）・Ａ(1)・Ａ(2)の項は、後
続する２ビツトが共に１である時、即ちＡ（０）
が１で、且つ連続する１の最後の２ビツトに含ま
れない時に１となる。次のＡ（０）・（０）・Ａ
(1)・(2)の項は、Ａ（０）が０ではさまれたビツ
ト１の連続のうちの終りの２ビツト（Ａ（０）Ａ
(1)）に含まれ、且つＡ（０）が偶数番目のビツト
１である時に１となる。OD（０）・(1)の項は、
Ａ（０）が奇数番目の１であり、次のビツトが０
の時に１となる。Ct（０）が１となることは、変
調規則(b)によつて、ビツトセルの中央で反転を生
じさせることである。
Eg（０）が１の時にＡ（０）のビツトセルの境
界で反転が生じる。（０）・(1)の項は、ビツト
０が２個連続する時に１となる。これは、変調規
則(a)と対応している。OD（０）・Ａ(1)・(2)の項
は、Ａ（０）が０の前の２ビツト（11）の最初の
１であり、且つＡ（０）が奇数番目（即ちＡ(1)が
偶数番目）の１である時に１となる。この項は、
変調規則(c)と対応している。
界で反転が生じる。（０）・(1)の項は、ビツト
０が２個連続する時に１となる。これは、変調規
則(a)と対応している。OD（０）・Ａ(1)・(2)の項
は、Ａ（０）が０の前の２ビツト（11）の最初の
１であり、且つＡ（０）が奇数番目（即ちＡ(1)が
偶数番目）の１である時に１となる。この項は、
変調規則(c)と対応している。
また、変調ロジツク３は、(d)の変調規則によつ
て反転を生じさせるために、次の論理式で表わさ
れる判別信号EV1（０）を出力する。
て反転を生じさせるために、次の論理式で表わさ
れる判別信号EV1（０）を出力する。
EV1（０）＝OD（０）・Ａ(1)・(2)
この信号EV1（０）は、エツジ反転信号Eg（０）
の論理式に含まれる項のひとつである。この判別
信号EV1（０）が１となるのは、上述と同様に(c)
の変調規則が適用される場合である。
の論理式に含まれる項のひとつである。この判別
信号EV1（０）が１となるのは、上述と同様に(c)
の変調規則が適用される場合である。
判別信号EV1（０）が３ビツトのシフトレジス
タ５及びスイツチ回路６の入力端子７Ａに供給さ
れる。スイツチ回路６は、他に入力端子７Ｂ及び
７Ｃを有する。入力端子７Ｂにシフトレジスタ２
からビツトＡ（０）が供給され、入力端子７Ｃに
常に０の入力が供給されている。
タ５及びスイツチ回路６の入力端子７Ａに供給さ
れる。スイツチ回路６は、他に入力端子７Ｂ及び
７Ｃを有する。入力端子７Ｂにシフトレジスタ２
からビツトＡ（０）が供給され、入力端子７Ｃに
常に０の入力が供給されている。
スイツチ回路６の出力とシフトレジスタ５によ
り３ビツト遅延された判別信号EV1（−３）とが
ANDゲート８に供給される。このANDゲート８
の出力がORゲート９の一方の入力端子に供給さ
れる。ORゲート９の他方の入力端子には、フリ
ツプフロツプ１０により１ビツト遅延されたセン
ター反転信号Ct（−１）が供給される。このOR
ゲート９の出力Ct′（−１）とフリツプフロツプ１
１により１ビツト遅延されたエツジ反転信号Eg
（−１）とがシフトレジスタ１２のパラレル入力
に供給される。
り３ビツト遅延された判別信号EV1（−３）とが
ANDゲート８に供給される。このANDゲート８
の出力がORゲート９の一方の入力端子に供給さ
れる。ORゲート９の他方の入力端子には、フリ
ツプフロツプ１０により１ビツト遅延されたセン
ター反転信号Ct（−１）が供給される。このOR
ゲート９の出力Ct′（−１）とフリツプフロツプ１
１により１ビツト遅延されたエツジ反転信号Eg
（−１）とがシフトレジスタ１２のパラレル入力
に供給される。
スイツチ回路６は、この発明の第１の実施例の
変調を行なう時に入力端子７Ａが選択され、この
発明の第２の実施例の変調を行なう時に入力端子
７Ｂが選択され、(d)を除く(a)(b)(c)の変調規則によ
つて変調を行なう時に入力端子７Ｃが選択され
る。ANDゲート８の出力に第１の実施例又は第
２の実施例の変調規則(d)によるセンター反転信号
が取り出される。入力端子７Ｃに常に０の入力が
与えられていることにより、ANDゲート８の出
力が常に０となり、変調規則(d)が用いられない。
変調を行なう時に入力端子７Ａが選択され、この
発明の第２の実施例の変調を行なう時に入力端子
７Ｂが選択され、(d)を除く(a)(b)(c)の変調規則によ
つて変調を行なう時に入力端子７Ｃが選択され
る。ANDゲート８の出力に第１の実施例又は第
２の実施例の変調規則(d)によるセンター反転信号
が取り出される。入力端子７Ｃに常に０の入力が
与えられていることにより、ANDゲート８の出
力が常に０となり、変調規則(d)が用いられない。
シフトレジスタ１２は、パラレル→シリアル変
換を行なうもので、そのシリアル出力TGがトグ
ルフリツプフロツプ１３の入力とされる。フリツ
プフロツプ１３の出力が変調出力DOUTとして出力
端子１４に取り出される。端子１５には、0.5T
の周期のクロツク2BCが供給され、このクロツク
2BCがシフトレジスタ１２及びフリツプフロツプ
１３のクロツク入力とされる。また、クロツク
2BCを1/2分周回路１６によつて分周することで
形成された周期Ｔを有するビツトクロツクBCが
シフトレジスタ１２のシフト／ロード制御信号と
されると共に、他のシフトレジスタ２，５及びフ
リツプフロツプ４，１０，１１のクロツク入力と
される。シフトレジスタ１２は、クロツクBCが
１の区間でクロツク2BCによりシフト動作を行な
い、これが０の区間でパラレルロードの動作を行
なう。
換を行なうもので、そのシリアル出力TGがトグ
ルフリツプフロツプ１３の入力とされる。フリツ
プフロツプ１３の出力が変調出力DOUTとして出力
端子１４に取り出される。端子１５には、0.5T
の周期のクロツク2BCが供給され、このクロツク
2BCがシフトレジスタ１２及びフリツプフロツプ
１３のクロツク入力とされる。また、クロツク
2BCを1/2分周回路１６によつて分周することで
形成された周期Ｔを有するビツトクロツクBCが
シフトレジスタ１２のシフト／ロード制御信号と
されると共に、他のシフトレジスタ２，５及びフ
リツプフロツプ４，１０，１１のクロツク入力と
される。シフトレジスタ１２は、クロツクBCが
１の区間でクロツク2BCによりシフト動作を行な
い、これが０の区間でパラレルロードの動作を行
なう。
第４図は、この変調回路のタイムチヤートであ
り、第４図Ａが周期0.5Tのクロツク2BCを示し、
第４図Ｂが周期ＴのクロツクBCを示す。入力デ
ータビツト系列DINの一例として第２図Ａに示す
ものが加えられた時に信号波形が第４図に示され
ている。
り、第４図Ａが周期0.5Tのクロツク2BCを示し、
第４図Ｂが周期ＴのクロツクBCを示す。入力デ
ータビツト系列DINの一例として第２図Ａに示す
ものが加えられた時に信号波形が第４図に示され
ている。
したがつて、シフトレジスタ２から、第４図Ｃ
に示すように、Ｔずつ遅延された３個のデータビ
ツト系列が現れ、夫々にＡ(2)、Ａ(1)、Ａ（０）の
ビツトが含まれる。第４図Ｄは、ビツトＡ（０）
が１で奇数番目の時に１となる信号OD（０）で
ある。第４図Ｅは、中央で反転を生じさせるビツ
トセルで１となるセンター反転信号Ct（０）を示
す。第４図Ｆは、エツジで反転を生じさせるビツ
トセルで１となるエツジ反転信号Eg（０）であ
る。このエツジ反転信号Eg（０）がフリツプフロ
ツプ１１によりＴ遅延されて、第４図Ｉに示すエ
ツジ反転信号Eg（−１）となる。
に示すように、Ｔずつ遅延された３個のデータビ
ツト系列が現れ、夫々にＡ(2)、Ａ(1)、Ａ（０）の
ビツトが含まれる。第４図Ｄは、ビツトＡ（０）
が１で奇数番目の時に１となる信号OD（０）で
ある。第４図Ｅは、中央で反転を生じさせるビツ
トセルで１となるセンター反転信号Ct（０）を示
す。第４図Ｆは、エツジで反転を生じさせるビツ
トセルで１となるエツジ反転信号Eg（０）であ
る。このエツジ反転信号Eg（０）がフリツプフロ
ツプ１１によりＴ遅延されて、第４図Ｉに示すエ
ツジ反転信号Eg（−１）となる。
エツジ反転信号Eg（０）のうちで、変調規則(c)
によつて１となるのは、第４図Ｇに示す判別信号
EV1（０）の１の区間である。この判別信号EV1
（０）がシフトレジスタ５によつて3T遅延され、
第４図Ｈに示すパルス信号EV1（−３）となる。
によつて１となるのは、第４図Ｇに示す判別信号
EV1（０）の１の区間である。この判別信号EV1
（０）がシフトレジスタ５によつて3T遅延され、
第４図Ｈに示すパルス信号EV1（−３）となる。
この発明の第１の実施例即ちスイツチ回路６の
入力端子７Ａが選択される時には、EV1（０）及
びEV1（−３）の両者のAND出力がORゲート９
にCt（−１）と共に供給される。このORゲート
９の出力Ct′（−１）とEg（−１）とがビツトクロ
ツクBCによつてシフトレジスタ１２にパラレル
ロードされ、クロツク2BCによつて出力される。
したがつて、第４図Ｊに示すパルス信号TGがシ
フトレジスタ１２から出力され、その立下りでフ
リツプフロツプ１３が反転し、第４図Ｊに示す変
調出力DOUTが形成される。
入力端子７Ａが選択される時には、EV1（０）及
びEV1（−３）の両者のAND出力がORゲート９
にCt（−１）と共に供給される。このORゲート
９の出力Ct′（−１）とEg（−１）とがビツトクロ
ツクBCによつてシフトレジスタ１２にパラレル
ロードされ、クロツク2BCによつて出力される。
したがつて、第４図Ｊに示すパルス信号TGがシ
フトレジスタ１２から出力され、その立下りでフ
リツプフロツプ１３が反転し、第４図Ｊに示す変
調出力DOUTが形成される。
スイツチ回路６の入力端子７Ｂが選択されるこ
の発明の第２の実施例では、遅延された判別信号
EV1（−３）（第４図Ｈ）とＡ（０）（第４図Ｃ）と
のAND出力がORゲート９に供給され、第４図Ｋ
に示すORゲート９の出力Ct′（−１）が発生する。
そして、この第４図Ｋに示すように、シフトレジ
スタ１２からの出力TGがフリツプフロツプ１３
に供給され、変調出力DOUTが得られる。この変調
出力DOUTは、第２図Ｂに示す波形と同一のもので
ある。
の発明の第２の実施例では、遅延された判別信号
EV1（−３）（第４図Ｈ）とＡ（０）（第４図Ｃ）と
のAND出力がORゲート９に供給され、第４図Ｋ
に示すORゲート９の出力Ct′（−１）が発生する。
そして、この第４図Ｋに示すように、シフトレジ
スタ１２からの出力TGがフリツプフロツプ１３
に供給され、変調出力DOUTが得られる。この変調
出力DOUTは、第２図Ｂに示す波形と同一のもので
ある。
第５図は、復調回路の一例の構成を示す。この
復調回路は、この発明の第１の実施例、第２の実
施例及び変調規則(a)(b)(c)を用いた変調の何れにも
適用することができるものである。２１で示す入
力端子に再生された変調信号DINが供給される。
復調回路に対する入力データDINがフリツプフロ
ツプ２２及び２３の縦続接続に供給される。この
入力データDINから抽出され、端子２５からの周
期0.5Tのクロツク2がフリツプフロツプ２２，
２３のクロツク入力とされる。フリツプフロツプ
２２及び２３の出力がイクスクルーシブORゲー
ト２４に供給され、このイクスクルーシブORゲ
ート２４の出力に反転検出信号が取り出される。
反転検出信号は、反転位置の0.5Tの期間で１と
なるパルス信号である。
復調回路は、この発明の第１の実施例、第２の実
施例及び変調規則(a)(b)(c)を用いた変調の何れにも
適用することができるものである。２１で示す入
力端子に再生された変調信号DINが供給される。
復調回路に対する入力データDINがフリツプフロ
ツプ２２及び２３の縦続接続に供給される。この
入力データDINから抽出され、端子２５からの周
期0.5Tのクロツク2がフリツプフロツプ２２，
２３のクロツク入力とされる。フリツプフロツプ
２２及び２３の出力がイクスクルーシブORゲー
ト２４に供給され、このイクスクルーシブORゲ
ート２４の出力に反転検出信号が取り出される。
反転検出信号は、反転位置の0.5Tの期間で１と
なるパルス信号である。
この反転検出信号がシフトレジスタ２６に入力
され、シリアル→パラレル変換の処理を受け、２
ビツトパラレルの信号とされる。シフトレジスタ
２６は、クロツク2でシフト動作を行なう。ク
ロツク2をインバータ２７で反転し、1/2分周
回路２８で分周したものがビツトクロツクBCと
される。この1/2分周回路２８には、変調された
信号に付加されているシンクパターンを検出する
ことで形成されたリセツトパルスが供給され、ビ
ツトクロツクBCの位相が変調時のビツトクロツ
クの位相と一致するようになされる。このビツト
クロツクBCは、シフトレジスタ２６より後に設
けられたフリツプフロツプ及びシフトレジスタに
対するビツトクロツクとされる。
され、シリアル→パラレル変換の処理を受け、２
ビツトパラレルの信号とされる。シフトレジスタ
２６は、クロツク2でシフト動作を行なう。ク
ロツク2をインバータ２７で反転し、1/2分周
回路２８で分周したものがビツトクロツクBCと
される。この1/2分周回路２８には、変調された
信号に付加されているシンクパターンを検出する
ことで形成されたリセツトパルスが供給され、ビ
ツトクロツクBCの位相が変調時のビツトクロツ
クの位相と一致するようになされる。このビツト
クロツクBCは、シフトレジスタ２６より後に設
けられたフリツプフロツプ及びシフトレジスタに
対するビツトクロツクとされる。
シフトレジスタ２６の２ビツトパラレルの出力
がフリツプフロツプ２９及び３０の夫々により１
ビツト遅延され、センター反転信号Ct′（０）及び
エツジ反転信号Eg（０）とされる。このCt′（０）
がANDゲート３１の一方の入力端子に供給され
る。ANDゲート３１の他方の入力端子には、後
述する判別信号EV1（−２）がインバータ３２を
介して供給される。ANDゲート３１から出力さ
れるセンター反転信号Ct（０）は、中央で反転が
生じているビツトセルで１となり、フリツプフロ
ツプ３０からのエツジ反転信号Eg（０）は、境界
で反転が生じているビツトセルで１となる。
がフリツプフロツプ２９及び３０の夫々により１
ビツト遅延され、センター反転信号Ct′（０）及び
エツジ反転信号Eg（０）とされる。このCt′（０）
がANDゲート３１の一方の入力端子に供給され
る。ANDゲート３１の他方の入力端子には、後
述する判別信号EV1（−２）がインバータ３２を
介して供給される。ANDゲート３１から出力さ
れるセンター反転信号Ct（０）は、中央で反転が
生じているビツトセルで１となり、フリツプフロ
ツプ３０からのエツジ反転信号Eg（０）は、境界
で反転が生じているビツトセルで１となる。
これらのセンター反転信号Ct（０）及びエツジ
反転信号Eg（０）とこの各々をフリツプフロツプ
３３及び３４でＴ遅延した信号Eg（−１）及びCt
（−１）が復調ロジツク３６に供給される。JKフ
リツプフロツプ３５のＪ入力にセンター反転信号
Ct（０）が供給される。このフリツプフロツプ３
５のＫ入力は、常に１とされている。したがつ
て、フリツプフロツプ３５の出力には、Ct（−
１）の１となるものが奇数番目の時に１となるパ
ルスODc（−１）が発生し、これが復調ロジツク
３６に供給される。
反転信号Eg（０）とこの各々をフリツプフロツプ
３３及び３４でＴ遅延した信号Eg（−１）及びCt
（−１）が復調ロジツク３６に供給される。JKフ
リツプフロツプ３５のＪ入力にセンター反転信号
Ct（０）が供給される。このフリツプフロツプ３
５のＫ入力は、常に１とされている。したがつ
て、フリツプフロツプ３５の出力には、Ct（−
１）の１となるものが奇数番目の時に１となるパ
ルスODc（−１）が発生し、これが復調ロジツク
３６に供給される。
復調ロジツク３６は、次の論理式に基いた出力
を発生する組合せ回路又はROMである。
を発生する組合せ回路又はROMである。
EV1（０）＝Eg（０）・Ct（−１）・（−１）
＋Eg（０）・（−１）・（−１）
Ｄ（０）＝Ct（０）＋EV1（０）＋EV1（−１）
この復調ロジツク３６は、復調出力が１となる
ものを検出するものである。復調ロジツク３６の
出力Ｄ（０）がフリツプフロツプ３７によりＴ遅
延されて出力端子３８に復調出力（NRZの波形）
として取り出される。これと共に、フリツプフロ
ツプ３７の出力がＤ（−１）として復調ロジツク
３６に入力される。復調ロジツク３６からの判別
信号EV1（０）が２ビツトのシフトレジスタ３９
に供給される。このシフトレジスタ３９からの判
別信号EV1（−１）が復調ロジツク３６に供給さ
れ、判別信号EV1（−２）がインバータ３２を介
してANDゲート３１に供給される。
ものを検出するものである。復調ロジツク３６の
出力Ｄ（０）がフリツプフロツプ３７によりＴ遅
延されて出力端子３８に復調出力（NRZの波形）
として取り出される。これと共に、フリツプフロ
ツプ３７の出力がＤ（−１）として復調ロジツク
３６に入力される。復調ロジツク３６からの判別
信号EV1（０）が２ビツトのシフトレジスタ３９
に供給される。このシフトレジスタ３９からの判
別信号EV1（−１）が復調ロジツク３６に供給さ
れ、判別信号EV1（−２）がインバータ３２を介
してANDゲート３１に供給される。
変調規則(b)から、Ct（０）が１の時には、復調
出力Ｄ（０）が１となることは明かである。また、
変調規則(c)によつて、データビツトが１であるに
も拘らず、境界で反転している時は、判別信号
EV1（０）が１となる。上記の論理式のEg（０）・
Ct（−１）・（−１）の項は、第６図Ａに示す
ように、元のデータ系列で１が４個以上（図示の
例は、４個）の偶数個在り、そのうちの最後の１
で１となる。このデータ系列の場合には、第６図
Ｂに示す変調信号DINが復調回路に供給される。
出力Ｄ（０）が１となることは明かである。また、
変調規則(c)によつて、データビツトが１であるに
も拘らず、境界で反転している時は、判別信号
EV1（０）が１となる。上記の論理式のEg（０）・
Ct（−１）・（−１）の項は、第６図Ａに示す
ように、元のデータ系列で１が４個以上（図示の
例は、４個）の偶数個在り、そのうちの最後の１
で１となる。このデータ系列の場合には、第６図
Ｂに示す変調信号DINが復調回路に供給される。
このため、第６図Ｂに示すように、センター反
転信号Ct（−１）及びエツジ反転信号Eg（０）が
共に１となる。このCt（−１）が１となるのは、
偶数番目の１の時であるため、ODc（−１）が０
である。したがつて、これらの条件によつて、第
６図Ｃに示すように、EV1（０）が１となる。ま
た、シフトレジスタ３９によつて2T遅延された
EV1（−２）が０となる。これによつて、ANDゲ
ート３１をセンター反転信号が通ることができな
くなる。これは、変調規則(d)により生じる０のビ
ツトセルの中央での反転を禁止するためである。
転信号Ct（−１）及びエツジ反転信号Eg（０）が
共に１となる。このCt（−１）が１となるのは、
偶数番目の１の時であるため、ODc（−１）が０
である。したがつて、これらの条件によつて、第
６図Ｃに示すように、EV1（０）が１となる。ま
た、シフトレジスタ３９によつて2T遅延された
EV1（−２）が０となる。これによつて、ANDゲ
ート３１をセンター反転信号が通ることができな
くなる。これは、変調規則(d)により生じる０のビ
ツトセルの中央での反転を禁止するためである。
上記の論理式のEg（０）・（−１）・（−１）
の項は、第７図Ａに示すように元のデータ系列が
２個の１が連続する場合を検出するためのもので
ある。この場合には、第７図Ｂに示すように、ビ
ツトセルの境界で反転が生じる変調信号DINが発
生する。この第７図Ａ及び第７図Ｂから明かなよ
うに、上記の項の各成分が１となり、第７図Ｃに
示すように、判別信号EV1（０）が１となる。ま
た、変調規則(d)が適用されると、２個の１の後の
０のビツトセルの中央で反転が生じる。この中央
での反転の検出出力を禁止するために、EV1（−
２）がANDゲート３１に供給される。
の項は、第７図Ａに示すように元のデータ系列が
２個の１が連続する場合を検出するためのもので
ある。この場合には、第７図Ｂに示すように、ビ
ツトセルの境界で反転が生じる変調信号DINが発
生する。この第７図Ａ及び第７図Ｂから明かなよ
うに、上記の項の各成分が１となり、第７図Ｃに
示すように、判別信号EV1（０）が１となる。ま
た、変調規則(d)が適用されると、２個の１の後の
０のビツトセルの中央で反転が生じる。この中央
での反転の検出出力を禁止するために、EV1（−
２）がANDゲート３１に供給される。
なお、上述の構成以外に、変調回路及び復調回
路としては、種々の回路構成が可能である。
路としては、種々の回路構成が可能である。
「発明の効果」
この発明は、直流分を零とすることができるの
で、回転ヘツドを用いた記録装置、光学的なデイ
スク再生装置などのチヤンネルコーテイングに適
用することにより、記録波形のひずみ（ピークシ
フト）の減少や低域周波数のノイズの除去を行な
うことができる。また、この発明は、M2変調及
びM3変調と比べて最大反転間隔を短かくするこ
とができ、変調出力の低域成分の一層の減少を図
ることができると共に、クロツク再生能力を向上
させることができる。
で、回転ヘツドを用いた記録装置、光学的なデイ
スク再生装置などのチヤンネルコーテイングに適
用することにより、記録波形のひずみ（ピークシ
フト）の減少や低域周波数のノイズの除去を行な
うことができる。また、この発明は、M2変調及
びM3変調と比べて最大反転間隔を短かくするこ
とができ、変調出力の低域成分の一層の減少を図
ることができると共に、クロツク再生能力を向上
させることができる。
第１図はこの発明の第１の実施例の説明に用い
る波形図、第２図はこの発明の第２の実施例の説
明に用いる波形図、第３図はこの発明が適用され
た変調回路の一例のブロツク図、第４図はこの変
調回路の説明に用いるタイムチヤート、第５図は
この発明が適用された復調回路の一例のブロツク
図、第６図及び第７図はこの復調回路の説明に用
いるタイムチヤートである。 １……データビツト系列の入力端子、３……変
調ロジツク、６……スイツチ回路、２１……変調
されたデータビツト系列の入力端子、３６……復
調ロジツク。
る波形図、第２図はこの発明の第２の実施例の説
明に用いる波形図、第３図はこの発明が適用され
た変調回路の一例のブロツク図、第４図はこの変
調回路の説明に用いるタイムチヤート、第５図は
この発明が適用された復調回路の一例のブロツク
図、第６図及び第７図はこの復調回路の説明に用
いるタイムチヤートである。 １……データビツト系列の入力端子、３……変
調ロジツク、６……スイツチ回路、２１……変調
されたデータビツト系列の入力端子、３６……復
調ロジツク。
Claims (1)
- 【特許請求の範囲】 １ 第１の値又は第２の値を有するビツトからな
るデータビツト系列を変調する方法であつて、下
記の(a)〜(d)の条件を満足するように、状態遷移と
しての反転を生じさせることを特徴とするデイジ
タルデータの変調方法。 (a) 上記第２の値のビツトが連続するときは該連
続する第２の値のビツトのビツトセルの境界に
おける反転。 (b) 上記第１の値のビツトのビツトセルの中央に
おける反転。 (c) 上記第２の値のビツトにはさまれた偶数個の
上記第１の値のビツトのうちで、最後の２個の
上記第１の値のビツトのビツトセルの中央にお
ける反転を抑え、この２個の上記第１の値のビ
ツトセルの境界で反転を生じさせる。 (d) 上記第２の値のビツトの後に続く偶数個の上
記第１の値のビツトの次の位置に、（上記第２
の値のビツト、上記第１の値のビツト）の２ビ
ツトのパターンが来た時に、この２ビツトのう
ちの上記第２の値のビツトのビツトセルの中央
で反転を生じさせる。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108697A JPS601956A (ja) | 1983-06-17 | 1983-06-17 | デイジタルデ−タの変調方法 |
| US06/523,197 US4564914A (en) | 1983-06-17 | 1983-07-28 | Method for machining three dimensional contours utilizing a numerically controlled lathe |
| EP84902369A EP0144449B1 (en) | 1983-06-17 | 1984-06-15 | Method and apparatus of modulating digital data and of demodulating |
| AT84902369T ATE100961T1 (de) | 1983-06-17 | 1984-06-15 | Verfahren und vorrichtung zum modulieren digitaler daten und zum demodulieren. |
| US06/705,345 US4672363A (en) | 1983-06-17 | 1984-06-15 | Frequency modulation coding methods with reduced transition intervals |
| AU30630/84A AU569903B2 (en) | 1983-06-17 | 1984-06-15 | Method of modulating digital data |
| DE84902369T DE3486269T2 (de) | 1983-06-17 | 1984-06-15 | Verfahren und vorrichtung zum modulieren digitaler daten und zum demodulieren. |
| PCT/JP1984/000312 WO1985000067A1 (en) | 1983-06-17 | 1984-06-15 | Method of modulating digital data |
| MYPI87002616A MY101486A (en) | 1983-06-17 | 1987-09-30 | Methods of modulating digital data |
| US07/362,159 USRE33356E (en) | 1983-06-17 | 1989-06-06 | Frequency modulation coding methods with reduced transition intervals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108697A JPS601956A (ja) | 1983-06-17 | 1983-06-17 | デイジタルデ−タの変調方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5881292A Division JPH0771007B2 (ja) | 1992-02-13 | 1992-02-13 | ディジタルデータの復調方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601956A JPS601956A (ja) | 1985-01-08 |
| JPH0446017B2 true JPH0446017B2 (ja) | 1992-07-28 |
Family
ID=14491341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108697A Granted JPS601956A (ja) | 1983-06-17 | 1983-06-17 | デイジタルデ−タの変調方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US4564914A (ja) |
| EP (1) | EP0144449B1 (ja) |
| JP (1) | JPS601956A (ja) |
| AU (1) | AU569903B2 (ja) |
| DE (1) | DE3486269T2 (ja) |
| WO (1) | WO1985000067A1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151203A (ja) * | 1984-08-18 | 1986-03-13 | Fanuc Ltd | 数値制御方式 |
| FR2585905B1 (fr) * | 1985-08-02 | 1987-09-25 | Telediffusion Fse | Procede de modulation en bande de base d'un signal de donnees, appareil de modulation et appareil de demodulation correspondants |
| JPS62163109A (ja) * | 1986-01-14 | 1987-07-18 | Mitsubishi Electric Corp | 数値制御装置 |
| US4862777A (en) * | 1986-03-05 | 1989-09-05 | Honda Giken Kogyo Kabushiki Kaisha | Method and apparatus for forming surfaces on piston rings |
| JPS62264307A (ja) * | 1986-05-13 | 1987-11-17 | Fanuc Ltd | 法線ベクトル演算方法 |
| US4989316A (en) * | 1987-03-09 | 1991-02-05 | Gerber Scientific Products, Inc. | Method and apparatus for making prescription eyeglass lenses |
| EP0313554A1 (en) * | 1987-04-24 | 1989-05-03 | INNOFINANCE Altalános Innovácios Pénzintézet | Method and working machine for producing surfaces of non-circular but regular cross-sections |
| DE3828594C2 (de) * | 1987-08-24 | 2002-04-25 | Toshiba Machine Co Ltd | Numerisch gesteuerte Werkzeugmaschine und Verfahren zum Steuern des damit durchgeführten Schleifvorgangs |
| US4866643A (en) * | 1987-10-09 | 1989-09-12 | Brown & Sharpe Manufacturing Company | Method for automatic compensation of probe offset in a coordinate measuring machine |
| JPH01141436A (ja) * | 1987-11-27 | 1989-06-02 | Sony Corp | フレーム同期化方法 |
| JPH077296B2 (ja) * | 1988-04-05 | 1995-01-30 | 豊田工機株式会社 | 非真円形工作物加工用数値制御装置 |
| US5067284A (en) * | 1988-09-12 | 1991-11-26 | Ex-Cell-O Gmbh | Machine tool |
| JPH06104293B2 (ja) * | 1989-01-30 | 1994-12-21 | 豊田工機株式会社 | 非真円創成制御装置 |
| US5221306A (en) * | 1989-12-29 | 1993-06-22 | At&T Bell Laboratories | Method and apparatus for modifying the transverse cross section of a body |
| JP2767960B2 (ja) * | 1990-02-28 | 1998-06-25 | 松下電器産業株式会社 | 記録媒体の検査方法および検査装置ならびに記録再生装置の検査方法 |
| JP3030046B2 (ja) * | 1990-03-22 | 2000-04-10 | 豊田工機株式会社 | 非真円創成装置 |
| JPH04129602A (ja) * | 1990-09-20 | 1992-04-30 | Toyoda Mach Works Ltd | 非真円創成装置 |
| US5210695A (en) * | 1990-10-26 | 1993-05-11 | Gerber Optical, Inc. | Single block mounting system for surfacing and edging of a lens blank and method therefor |
| JPH04225625A (ja) * | 1990-12-27 | 1992-08-14 | Sony Corp | ディジタル変調方式 |
| EP0511814A1 (en) * | 1991-05-01 | 1992-11-04 | British United Shoe Machinery Limited | Controlling the progressive operation of a tool along a predetermined path |
| KR960013170B1 (ko) * | 1992-12-03 | 1996-09-30 | 미쯔시다덴기산교 가부시기가이샤 | 바이트이동식 절삭장치 |
| FR2749527B1 (fr) * | 1996-06-06 | 1998-07-17 | Const Mecaniques Des Vosges | Procedes pour l'usinage de pieces mecaniques, particulierement de pieces de forme complexe |
| DE19624722A1 (de) * | 1996-06-21 | 1998-01-08 | Iprotec Masch & Edelstahlprod | Verfahren und Vorrichtung zur Herstellung von von der Kreisform abweichenden Innen- und/oder Außenkonturen |
| AUPO876897A0 (en) * | 1997-08-25 | 1997-09-18 | Anca Pty Ltd | An improved clamping device and method of operation for a cnc machine |
| US6367359B1 (en) * | 1998-11-18 | 2002-04-09 | Ronald P. Ropos | Boring and contouring apparatus |
| JP2001132627A (ja) * | 1999-11-04 | 2001-05-18 | Sanden Corp | 斜板式圧縮機の斜板の面取加工方法 |
| DE10351536B4 (de) * | 2003-11-03 | 2009-12-24 | Carl Freudenberg Kg | Flächenreinigungsgerät |
| JP4451381B2 (ja) * | 2005-12-02 | 2010-04-14 | ヤマザキマザック株式会社 | Ｎｃ加工装置のｎｃ加工プログラム作成方法及びｎｃ加工プログラム作成装置 |
| DE102006022831A1 (de) * | 2006-05-16 | 2007-11-22 | Siemens Ag | Verfahren zum Steuern einer Schleifmaschine und numerisch gesteuerte Schleifmaschine |
| US20100030365A1 (en) * | 2008-07-30 | 2010-02-04 | Pratt & Whitney | Combined matching and inspection process in machining of fan case rub strips |
| US20110185529A1 (en) * | 2010-01-08 | 2011-08-04 | Freudenberg Household Products Lp | Cleaning implement |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623041A (en) * | 1969-07-22 | 1971-11-23 | Ibm | Method and apparatus for encoding and decoding digital data |
| DE1954845B2 (de) * | 1969-10-31 | 1977-12-29 | Gildemeister Ag, 4800 Bielefeld | Vorrichtung zur optimalen anpassung einer numerisch gesteuerten werkzeugmaschine an den bearbeitungsvorgang eines werkstueckes |
| US3698268A (en) * | 1970-08-07 | 1972-10-17 | Bendix Corp | Numerical control system for interrupted cutting conditions |
| JPS5424156B1 (ja) * | 1971-02-03 | 1979-08-18 | ||
| US3875382A (en) * | 1973-07-26 | 1975-04-01 | Hymie Cutler | Path generating apparatus and method particularly for generating a two-lobed epitrochoid contour |
| FR2267584B1 (ja) * | 1974-04-11 | 1978-01-13 | Renault | |
| US4033206A (en) * | 1974-07-11 | 1977-07-05 | Daihatsu Motor Co., Ltd. | Numerically controlled machine tool |
| JPS51119482A (en) * | 1975-04-09 | 1976-10-20 | Dainichi Kinzoku Kogyo Kk | Program control method for cutting and processing machine |
| US4135238A (en) * | 1976-01-26 | 1979-01-16 | Hamill Company, Inc. | Numerically controlled machine tool system |
| US4027335A (en) * | 1976-03-19 | 1977-05-31 | Ampex Corporation | DC free encoding for data transmission system |
| USRE31311E (en) * | 1976-03-19 | 1983-07-12 | Ampex Corporation | DC Free encoding for data transmission system |
| DE2732354C3 (de) * | 1977-07-18 | 1981-09-10 | Goetze Ag, 5093 Burscheid | Drehmaschine für die Unrundbearbeitung, insbesondere von Kolbenringen |
| JPS5467280A (en) * | 1977-11-08 | 1979-05-30 | Toyoda Mach Works Ltd | Numerical control unit for controlling the processing of a nonround work |
| DE2828219A1 (de) * | 1978-06-28 | 1980-01-10 | Bosch Gmbh Robert | Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher |
| US4234897A (en) * | 1978-10-05 | 1980-11-18 | Ampex Corporation | DC Free encoding for data transmission |
| CA1140998A (en) * | 1978-10-05 | 1983-02-08 | Jerry W. Miller | Dc free encoding for data transmission including limited look-ahead means |
| DE2908383A1 (de) * | 1979-03-03 | 1980-09-04 | Goetze Ag | Vorrichtung zur umfangsbearbeitung von unrunden werkstuecken, insbesondere kolbenringen |
| DE2918249A1 (de) * | 1979-05-05 | 1980-11-06 | Goetze Ag | Maschine zum vorzugsweise spanenden umfangsbearbeiten von unrunden werkstuecken, insbesondere kolbenringen |
| DE2922082C2 (de) * | 1979-05-31 | 1981-08-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren und Anordnung zur Übertragung einer Binärfolge |
| FR2460522A1 (fr) * | 1979-07-02 | 1981-01-23 | Cii Honeywell Bull | Procede et dispositif d'enregistrement magnetique numerique avec polarisation a haute frequence |
| US4250551A (en) * | 1979-07-11 | 1981-02-10 | Giddings & Lewis, Inc. | Methods and apparatus for lead segment machining |
| JPS5690407A (en) * | 1979-12-20 | 1981-07-22 | Sony Corp | Encoding circuit |
| JPS56160164A (en) * | 1980-05-10 | 1981-12-09 | Sony Corp | Modulating method of digital signal |
| NL8003476A (nl) * | 1980-06-16 | 1982-01-18 | Philips Nv | Werkwijze voor het coderen van databits op een regis- tratiedrager, inrichting voor het uitvoeren van de werkwijze, registratiedrager voorzien van een infor- matiestructuur en inrichting voor het decoderen van het van de registratiedrager uitgelezen signaal. |
| NL8003474A (nl) * | 1980-06-16 | 1982-01-18 | Philips Nv | Werkwijze voor het coderen van databits op een regis- tratiedrager, inrichting voor het uitvoeren van de werkwijze en registratiedrager voorzien van een informatiestructuur. |
| US4365301A (en) * | 1980-09-12 | 1982-12-21 | The United States Of America As Represented By The United States Department Of Energy | Positional reference system for ultraprecision machining |
| US4495528A (en) * | 1981-07-10 | 1985-01-22 | Victor Company Of Japan, Ltd. | Magnetic reproducing system for a digital signal |
-
1983
- 1983-06-17 JP JP58108697A patent/JPS601956A/ja active Granted
- 1983-07-28 US US06/523,197 patent/US4564914A/en not_active Expired - Fee Related
-
1984
- 1984-06-15 US US06/705,345 patent/US4672363A/en not_active Ceased
- 1984-06-15 EP EP84902369A patent/EP0144449B1/en not_active Expired - Lifetime
- 1984-06-15 AU AU30630/84A patent/AU569903B2/en not_active Expired
- 1984-06-15 WO PCT/JP1984/000312 patent/WO1985000067A1/ja active IP Right Grant
- 1984-06-15 DE DE84902369T patent/DE3486269T2/de not_active Expired - Fee Related
-
1989
- 1989-06-06 US US07/362,159 patent/USRE33356E/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU3063084A (en) | 1985-01-11 |
| WO1985000067A1 (en) | 1985-01-03 |
| JPS601956A (ja) | 1985-01-08 |
| DE3486269D1 (de) | 1994-03-10 |
| EP0144449B1 (en) | 1994-01-26 |
| USRE33356E (en) | 1990-09-25 |
| EP0144449A4 (en) | 1987-10-26 |
| US4672363A (en) | 1987-06-09 |
| AU569903B2 (en) | 1988-02-25 |
| US4564914A (en) | 1986-01-14 |
| EP0144449A1 (en) | 1985-06-19 |
| DE3486269T2 (de) | 1994-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0446017B2 (ja) | ||
| JPS5834002B2 (ja) | デイジタル信号の磁気記録再生方式 | |
| JPH0714145B2 (ja) | 情報変換方法 | |
| US3905029A (en) | Method and apparatus for encoding and decoding digital data | |
| JPH0575474A (ja) | デイジタルデータの復調方法 | |
| JPS634269B2 (ja) | ||
| US4612508A (en) | Modified Miller data demodulator | |
| JPH0578110B2 (ja) | ||
| JPS6260747B2 (ja) | ||
| JPS60114053A (ja) | 符号変換方式 | |
| JPS6243268B2 (ja) | ||
| JPS6355151B2 (ja) | ||
| JPS60248025A (ja) | ２進デ−タ変換・復号方式 | |
| JPS58150114A (ja) | ディジタル変調装置 | |
| JPH0384708A (ja) | 垂直磁気記録方法 | |
| JP2864529B2 (ja) | データの変調方法 | |
| JPS61154237A (ja) | 同期方式 | |
| JPH01112568A (ja) | 磁気再生装置 | |
| JPS6360465B2 (ja) | ||
| JPH05325425A (ja) | 符号検出装置 | |
| JPH0422061B2 (ja) | ||
| JPS6355152B2 (ja) | ||
| JPH0646491B2 (ja) | 同期信号方式 | |
| JPH0395705A (ja) | 垂直磁気記録方式 | |
| JPS59217213A (ja) | 同期信号方式 |