DE2711526C2 - Verfahren und Anordnung zur Codierung von sequentiell in aufeinanderfolgenden Bitzellen eines Übertragungskanals übertragenen Binärdaten in einem Signalzug - Google Patents

Description

diesem Miller-Code werden logische Einsen durch Signalsprünge an einer bestimmten Stelle in den entsprechenden Bitzellen insbesondere in Zellenmitte repräsentiert, während logische Nullen durch Signalsprünge an einer bestimmten früheren Stelle in den entsprechenden Zellen, speziell am Beginn bzw. an der Vorderkante jeder Bitzelle repräsentiert werden. Im Miller-Code wird jeder Signalsprung am Beginn eines Bitintervalls folgend auf ein einen Sprung in Intervallmitte enthaltendes Intervall unterdrückt Die Asymmetrie des gemäß diesen Regeln gebildeten Signals führt zu einer Gleichspannungskomponente im Informationskanal.

Ein auf dem Miller-Code basierender Code, in dem Gleichspannungskomponenten jedoch eliminiert sind, ist in IBM J. Res. Develop.. Vol.19, Nr. 4, Juü 1975, Seiten 366 bis 378 in einem Aufsatz mit dem Titel »Zero-Modulation Encoding in Magnetic Recording« beschrieben. Dieser gewöhnlich als ZM-Code bezeichnete Code basiert für die meisten Eingangssequenzen auf dem Miller-Code, wobei jedoch Sequenzen in der Form 0111---110 mit einer geraden Anzahl von Einsen nach speziellen Regeln codiert werden. Bei diesem Code werden zwar Gleichspannungskomponenten im codierten Signal eliminiert. Dabei ist jedoch erforderlich, daß jede speziell zu codierende Sequenz vor der Codierung jedes Teils der Sequenz erkannt werden muß. Dabei ergibt sich jedoch eine Codierverzögerung (und Codespeicherung), welche nahezu so lang wie die längstmögüche Sequenz des angegebenen Typs ist. Um die Notwendigkeit einer »unbegrenzten« Speicherung zu vermeiden, werden bei diesem Code die Eingangssequenzen periodisch durch Einfügung von zusätzlichen geeignet gewählten Paritätsbits unterteilt. Zur Anpassung an die eingefügten Bits ist dabei praktisch eine Folgefrequenzänderung erforderlich. Darüber hinaus beanspruchen diese Bits notwendigerweise für die Aufzeichnung zur Verfügung stehenden Raum.

Die vorliegende Erfindung sieht demgegenüber bei einem Verfahren der eingangs genannten Art vor, daß eine Sequenz einer geraden Anzahl von zweiten Bitwerten, welche auf einen ersten Bitwert folgt und einen normalen durch Signalsprünge gebildeten Signalzug bildet, dessen Integral bei normaler Übertragung einen mittleren, von Null verschiedenen Gleichspannungspegel besitzt, durch Erzeugung eines ersten, derartige Sequenzen repräsentierenden Anzeigesignals erfaßt wird und daß der normale durch Signalsprünge gebildete Signalzug zur Bildung eines modifizierten Signalzuges dessen Integral einen mittleren Gleichspannungspegel von Null besitzt, als Funktion des ersten Anzeigesignals, des Wertes des laufenden Bits und des Wertes des nächstfolgenden Bits modifiziert wird.

In Weiterbildung der Erfindung ist eine Anordnung zur Codierung von sequentiell in aufeinanderfolgenden Bitzellen eines Übertragungskanals eines selbstgetakteten Übertragungssystems übertragenen Binärdaten in einem Signalzug, der durch Signalsprünge gebildet ist, deren Integral einen mittleren Gleichspannungspegel repräsentiert, und der normalerweise durch erste logische Bitwerte, welche durch Signalspiünge in einem vorderen Bereich der entsprechenden Bitzellen übertragen werden, und durch zweite logische Bitwerte, welche durch Signalsprünge in einem hinteren Bereich der entsprechenden Bitzellen übertragen werden, gebildet ist, wobei jeder in einem vorderen Bereich einer Bitzelle liegende Signaisprung, weicher auf einen in einem hinteren Bereich der nächstvorhergehenden Bitzelle folgt, unterdrückt wird, und wobei auf einen ersten Bitwert folgende Sequenzen einer geraden Anzahl von zweiten Bitwerten einen normalen Signalzug von Signalsprüngen bilden, dessen Integral einen von Null verschiedenen mittleren Gleichspannungspegel besitzt, durch folgende Merkmale gekennzeichnet:
einen auf Bitwerte der Binärdaten ansprechenden Anzeigekreis zur Erzeugung eines ersten Anzeigesignals im Einsatz einer auf einen ersten Bitwert folgenden Sequenz von zweiten Bitwerten und durch einen auf das erste Anzeigesignal, den Wert des laufenden Bits der Binärdaten und den Wert des nächstfolgenden Bits der Binärdaten ansprechenden Kreis zur Modifizierung des normalen durch Signal-Sprünge gebildeten Signalzuges zwecks Bildung eines modifizierten Signalzuges, dessen Integral einen mittleren Gleichspannungspegel von Null besitzt.

Erfindungsgemäß wird ein binärer Eingangsdatenstrom mit der Folgefrequenz 1/TBits pro Sekunde in ein Binärsignal codiert, das ein Minimalintervall zwischen Sprüngen von /' Sekunden, ein Maximum zwischen Sprüngen von 3 T Sekunden, keinen Gleichspannungsgehalt und einen Maximalwert für das laufende Integral von 1,5 T Sekunden mal der halben Größe eines Sprungs besitzt. Die Codierung verlangt keine Folgefrequenzänderung und bedingt eine Codierverzögerung von lediglich 2 T Sekunden. Bei der Decodierung müssen nicht mehr als zwei aufeinanderfolgende Bitintervalle abgefragt werden. Fehler können sich daher lioer diese Grenze nicht hinauserstrecken. Das erfindungsgemäß verwendete Format vereinigt die Hochfrequer.zeigenschaften des Miller-Codes mit der gleichspannungsfreien Charakteristik des ZM-Codes ohne Foigefrequenzänderung und ohne zusätzliche Redundanz des letztgenannten Codes, wobei auch keine lange Speicherung erforderlich ist.

Das erfindungsgemäße F ^rTia; !;arm als gleichspannungsfreies, seibsttaktendes NRZ-Format (DCF-SC-NRZ-Format) bezeichnet werden. Die vorliegende Erfindung gibt also ein Verfahren und eine Anordnung zur seriellen Übertragung von Binärdaten über einen Informationskanal ohne Gleichspannungs-Übertragungseigenschaften an, wobei das Verfahren und die Anordnung jedoch in gleicher Weise auch für Informationskanäle mit Gleichspannungs-Übertragungseigenschaften geeignet sind. Die Daten werden dabei in selbsttaktender Form ohne Folgefreqi^nzänderung oder lange Speicherung übertragen.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert Es zeigt

F i g. 1 eine Anzahl von binären Signalformen einschließlich erfindungsgemäßen Code-Formaten und bekannten Code-Formaten;

F i g. 2 einen Vergleich zwischen dem Miller-Format und einem erfindungsgemäßen Code-Format einschließlich eines Vergleichs der Integrale der übertragenen Signale;

Fig.3 ein Blockschaltbild einer erfindungsgemäßen Anordnung;

Fig.4 ein Schaltbild einer Ausführungsform eines Codierers zur Verwendung in der Anordnung nach Fig.3;

Fig.5 ein Zeittaktdiagramm zur Erläuterung der Wirkungsweise des Codierers nach F i g. 4;

F i g. 6 eine Ausführungsform eines Decoders sowie eine Aüsführungäforni eines 2F-Taktgenerators zur Verwendung in der Anordnung nach F i g. 3;

Fig. 7 ein Zeittaktdiagramm zur Erläuterung der des BI-M-Signals wird durch Einführung eines Sprungs

Wirkungsweise der Schaltung nach Fi g. 6; am Beginn jeder Bitzelle erreicht. Obwohl bei den

F i _fe. 8 ein Schaltbild einer weiteren Ausführungsform Manchester-Codes eine Gleichspannungs-Übertra-

eines Decoders und eines Taktgenerators sowie einen gungsmöglichkeit nicht vorgesehen werden muß, führt

Signalsprungdetektor zur Verwendung in einer Anord- 5 jedoch die Einführung vieler zusätzlicher Signalsprünge

nung nach F i g. 3; und zu einer Erhöhung der notwendigen Bandbreite.

Fig.9 ein Zeittaktdiagramm zur Erläuterung der Ein Signalzug im Miller-Format gemäß der US-Pa-

Wirkungsweise der Schaltung nach F i g. 8. tentschrift 3108 261 ist in Fig. IC dargestellt. Dabei

Zur r«"'äuterung der vorliegenden Erfindung sowie werden ebenso wie beim Bl-M-Code eine logische 1 der durch sie erzielbaren Vorteile ist es zweckmäßig, io durch Signalsprünge in der Zellenmitte und eine verschiedene bisher verwendete binäre Datenformate logische 0 durch das Fehlen derartiger Signalsprünge zu betrachten. F i g. 1 zeigt eine Anzahl von Binärsignal- festgelegt. Beim Miller-Code sind jedoch keine Zeittaktformen, welche sich zur seriellen Übertragung oder sprünge am Beginn von eine logische 1 enthaltenden Aufzeichnung von Information in binärer Form eignen. Bitzellen vorhanden, wobei Signalsprünge unterdrückt Ein Signalzug IH stellt dabei eine Ausliihrungsform 15 werden, welche sonst am Beginn der entsprechenden eines erfindungsgemäßen Datenformates dar. Die Bitzellen auftreten, die dem entsprechenden Signal-Signalzüge nach Fig. 1 sind in Bitzellen unterteilt, sprung in der Zellenmitte folgen. Im grundsätzlichen wobei jede Bitzelle ein Datenbit in binärer Form enthält, Miller-Code bedeutet dies, daß mit Ausnahme des das heißt, in jeder Zelle liegt die Binärinfomatiori Falles, in dem eine logische 0 auf eine logische 1 folgt, in entweder in Form einer logischen 1 oder einer logischen 20 der Zellenmitte für jede logische 1 und am Beginn jeder 0 vor. Beispielsweise zeigt Fi g. IA den Binärwert der Zelle für eine logische ö ein Signaispfüng vorhanden ist. Information in einer Anzahl von aufeinanderfolgenden Die unterdrückten Signalsprünge sind im Signalzug IG Bitzellen. Die gleiche Information ist in verschiedenen mit χ bezeichnet. Obwohl der Miller-Code lediglich die entsprechenden Signalzügen enthalten. kleinere Bandbreite des NRZ-Codes benötigt und die

Bei dem Signalzug 1B handelt es sich um ein 25 selbsttaktende Eigenschaft der Manchester-Codes be-

RZ-Format, in dem eine logische 1 durch einen positiven sitzt, ist er nicht vollständig gleichspannungsfrei.

Wert und eine logische 0 durch einen negativen Wert Bestimmte Sequenzen von logischen Einsen und

gegeben ist, wobei das Signal zwischen den Zellen auf logischen Nullen können im Miller-Code zu einer

einen Null-bzw. Mittelwert zurückkehrt. unsymmetrischen Signalform führen. Beispielsweise im

Bei einem üblicherweise mehr verwendeten Daten- 30 Signalzug IB kann die Unterdrückung des Signalformat handelt es sich um den sogenannten NRZ-Da- Sprungs zwischen den Zellen 11 und 12 zu einer tenco·.: gemäß den Signalzügen IC und ID. Der Gleichspannungskomponente führen, welche nachfolsogenannte NRZ-L-Code gemäß dem Signalzug IC gend durch Unterdrückung eines Signalsprungs in entspricht dem RZ-Code gemäß dem Signalzug IB, entgegengesetzter Richtung nicht kompensierbar ist. ohne daß dabei zwischen den Bitzellen eine Rückkehr 35 Werden gleichartige Sequenzen wiederholt, so wächst auf Null stattfindet. Bei diesem Code verbleibt das die Gleichspannungskomponente, was im folgenden Signal für die gesamte, ein 1 -Bit enthaltende Zelle auf anhand von Fig. 2 noch genauer erläutert wird,
dem Wert 1 und geht auf den Wert 0, wenn in der Ein erfindungsgemäßes Code-Format ist in Fig. IH Bitzelle ein O-Bit vorhanden ist. Signalsprünge sind dargestellt, wobei es sich um ein DCF-SC-NRZ-Format daher nur vorhanden, wenn aufeinanderfolgende Zellen *o (gleichspannungsfreies selbsttaktendes NRZ-Format) unterschiedliche Bit-Werte enthalten. Bei dem söge- handelt. Erfindungsgemäß wird die Gleichspannungsnannten NRZ-M-Code gemäß dem Signalzug ID wird komponente durch Unterdrückung eines weiteren, eine logische 1 durch einen Signalsprung zwischen den jedoch gegensinnig gerichteten Signalsprungs unterbeiden möglichen Signalwerten angegeben, während drückt. Im Rahmen der Erfindung handelt es sich dabei eine logische 0 durch das Fehlen eines derartigen 45 um einen Signalsprung, der aus Gründen der speziellen, Sprunges gekennzeichnet ist. Die Schwierigkeit bei das Code-Format definierten Regeln später als unterderartigen NRZ-Codes besteht in der sehr großen drückt identifiziert werden kann. Speziell wird gemäß Wahrscheinlichkeit von Zeittaktfehlern, wenn das einer besonderen Ausführungsform der Erfindung der Signal in relativ großen Perioden einen der beiden nächstfolgende Signalsprung, welcher im Signalzug IH möglichen Werte beibehält. Es ist daher zweckmäßig, 50 durch χ bezeichnet ist, unterdrückt, wobei es sich um selbsttaktende Codes zu verwenden. einen Signalsprung in der Mitte der Bitzelle 11 handelt.

Bei den Signalzügen IE und IF handelt es sich um Die Tatsache des Auftretens eines Gleichspannungssogenannte Manchester-Codes, die auch als Biphase- problems bei Verwendung des Miller-Codes und die Codes in Form eines BI-L-Codes bzw. eines BI-M-Co- Vermeidung dieses Problems durch die vorliegende des bekannt sind. Im BI-L-Code gemäß dem Signalzug 55 Erfindung wird anhand von F i g. 2 erläutert Im nach F ig. IE wird der Wert des Bits durch die Richtung Miller-Code werden die Bits durch die Phase von eines Signalsprungs in der Bitzellenmitte definiert. Im Signalsprüngen identifiziert Mit einer Ausnahme Signalzug 1E definiert ein aufwärts gerichteter Signal- werden die Null-Bits durch Sprünge in einem relativ Sprung in der Zellenmitte eine logische 1, während ein frühen Teil einer Bitzelle identifiziert, während 1-Bits abwärts äerchteter Signalsprung in der Zellenmitte 60 durch relativ spät in der Bitzelle auftretende Sprünge eine logiscnv 0 U_."Ip!t» Tm BI-M-Code gemäß dem identifiziert werden. Speziell werden in den daigestell-Signalzug IF wird eine logische 0 durch einen entweder ten Signalzügen Null-Bits durch Sprünge am Beginn der aufwärts oder abwärts gerichteten Signalsprung in der Zelle identifiziert, während 1-Bits durch Sprünge in der Zellenmitte definiert, während eine logische 0 durch das Mitte der Zelle identifiziert werden. Die eine Ausnahme Fehlen eines derartigen Signalsprungs in der Zellenmit- 65 besteht darin, daß Sprünge unterdrückt werden, die in te definiert ist Eine Selbsttaktung eines BI-L-Signals einer Bitzelle eines früheren Sprungs auftreten. Der wird durch Ausnutzung der Signaisprünge in der Effekt ist dabei der, daß Sprünge unterdrückt werden. Zellenmitte in jeder Zelle erreicht Eine Selbsttaktung welche ein auf ein 1-Bit folgendes Null-Bit identifizieren.

In F i g. 2 zeigt insbesondere F i g. 2A beispielsweise die Binärwerte von aufeinanderfolgenden Bitzellen in einem Datenstrom. Beim Signalzug 2C handelt es sich um einen solchen, welcher die Bits eines derartigen Datenstroms gemäß dem Miller-Format identifiziert, s Fig.2D zeigt das Integral der Fläche unter dem Signalzug in F i g. 2C relativ zum Pegel des Mittelpunktes eines Sprungs. Die Sprünge laufen um eine Einheit über und um eine Einheit unter diesem Mittelpegel. Die Länge jeder Bitzelle ist gleich einer Zeit T. Es ist festzustellen, daß das Integral nach jeder Periode des Miller-Signals bis zur Bitzelle 7 auf Null zurückgeht. Danach bleibt das Integral negativ und wird zunehmend negativer. Aus diesem Grunde entsteht die oben erwähnte Gleichspannungskomponente, welche zu Fehlern führt, wenn im Informaüonskanal, beispielsweise bei einer magnetischen Aufzeichnung, keine Möglichkeit einer Gleichspannungsübertragung vorhanden ist.

Aus dsrri Sigr.sizug 2C für dieses sp^/inlle Beispiel eines Datenstromes ist ersichtlich, warum dies so ist. Für jede ein 1 -Bit enthaltende Bitzelle ist das Signal oberhalb und unterhalb des Mittelpegels symmetrisch, wodurch keine effektive Änderung im Integral auftritt. Sind aufeinanderfolgende O-Bits durch eine ungerade Anzahl von 1 -Bits getrennt, so liegen die Signalwerte in den entsprechenden O-Bitzellen in gegensinnigen Richtungen, so daß das Signal wiederum symmetrisch ist. Ein Problem tritt lediglich dann auf, wenn O-Bits durch eine gerade Zahl von 1 -Bits getrennt sind. In diesem Falle liegen die Signalwerte in den O-Bitzellen in der gleichen Richtung, was zu einer effektiven Vergrößerung der Fläche unter der Kurve und damit zu einer effektiven Verschiebung des Integrals aus dem Wert Null führt. Jedesmal, wenn eine Datenfolge vorhanden ist, in der zwei Nuli-Bits durch eine gerade Anzahl von 1 -Bits voneinander getrennt sind, ergibt sich eine effektive Verschiebung des Integrals. Natürlich kann die Verschiebung in beiden Richtungen liegen, so daß das Integral nach einiger Zeit auf Null zurückgeht. Es ist jedoch auch möglich, daß sich die Flächenbereiche gemäß dem Beispiel nach F i g. 2D akkumulieren.

Das Problem wird cffensichtlich durch Unterdrükkung des Sprungs am Beginn eines O-Bits hervorgerufen, das auf eine Folge von 1 -Bits mit gerader Anzahl folgt, wodurch das Signal unsymmetrisch wird. Die Lösung des Problems besteht darin, daß ein weiterer Sprung unterdrückt wird. Bei einem hier in Rede stehenden Code-Format wird der nächstvorangehende Sprung unterdrückt, wobei das durch den Signalzug 2E dargestellte Ergebnis entsteht, indem die zurützlichen unterdrückten Sprünge durch χ bezeichnet sind. Wie aus dem Integral gemäß dem Signalzug nach Fig.2F ersichtlich ist, ist eine effektive Gleichspannungskomponente nicht vorhanden. Natürlich ist dies nur möglich, wenn die unterdrückten Sprünge durch einen Decoder identifizierbar sind. Ist dies nicht der Fall, so ist die Information verloren. Die vorliegende Erfindung gibt ein Verfahren und eine Anordnung zur Identifizierung dieser unterdrückten Sprünge an.

Zur Erläuterung der Tatsache, wie eine derartige Identifikation zustande kommt, kann der Eingangsdatenstrom als eine Kaskade von Sequenzen variabler Länge in drei Typen betrachtet werden:

(a) Sequenzen der Form 1111—111 mit einer beliebi- &^K gen Zahl von 1-Bits und ohne O-Bits;

(b) Sequenzen der Form 0111—1110 mit jeder . ungeraden Anzahl aufeinanderfolgender 1-Bits oder ohne 1-Bits mit einem O-Bit in der ersten und letzten !'osu'On;

(c) Folgen der Form 0111 — 111 mit geraden Anzahlen aufeinanderfolgender 1-Bits, denen ein O-Bit vorangeht.

Eine Sequenz ist lediglich dann vom Typ c), wenn das erste Bit der nächstfolgenden Sequenz eine Null ist.

Wie oben erläutert, erreicht das Integral des resultierenden Signalzuges für Sequenzen des Typs a) und b) am Ende der Sequenz immer den Wert Null. Lediglich für die Sequenz des Typs c) erreicht das Integral des Signalzuges am Ende der Sequenz den Wert Null nicht. Vielmehr besitzt es einsn Wert ± T, wobei das Vorzeichen vom Richtungssinn des letzten der Sequenz vorausgehenden Sprunges abhängt. Foigt auf eine Sequenz des Typs c) entweder unmittelbar oder nach bestimmten Kombinationen anderer Sequenztypen eine weitere Sequenz des Typs c), so wächst das integral der Kaskade von Sequenzen. Für bestimmte Sequenzkaskaden wächst das laufende Integral ohne Grenze, wobei es sich dann um die Situation handelt, welche gemäß dem Kurvenzug 2D zu einer Gleichspannungskomponente im Signal führt.

jedes Inkrement des laufenden Integrals kann als von einer Sequenz des Typs c) ausgehend angesehen werden, da keine Sequenz eines anderen Typs einen effektiven Beitrag zum Integral leistet. Gemäß vorliegender Erfindung werden Sequenzen des Typs a) und b) nach dem Miller-Code codiert. Eine Sequenz des Typs c) wird gemäß den Regeln des Miller-Codes für alle Bits mit Ausnahme der letzten Eins codiert, wobei der Sprung für diese Eins einfach unterdrückt v/ird. Durch diese Maßnahme erscheint die Sequenz des Typs c) für sich betrachtet als Sequenz des Typs b), d. h. die letzte Eins stellt sich als Null dar, wobei das Integral der Sequenz auf Null gebracht wird. Im Beispiel nach F i g. 2 sind die entsprechenden Sequenztypen in Fig. 2B dargestellt.

Per Definition folgt auf die Sequenz des Typs c) unmittelbar eine logische Null unmittelbar am Beginn der nächsten Sequenz. Es kann dabei kein Sprung die Sequenz des Typs c) von der folgenden Null trennen. Daher ist die spezielle Codierung für Decodierungszwecke charakteristisch. Der Decodierer muß lediglich erkennen, daß bei Auftreten von zwei Bitintervallen ohne Sprünge nach einer normal codierten logischen Eins während dieser Intervalle aufeinanderfolgend eine logische Eins und eine logische Null am Ausgang abgegeben werden muli. Andere Sprungsequenzen werden gemäß dem Miller-Code decodiert.

Der Codierungsvorgang für diesen Code erfordert, daß eine Modulo-2-Zählung (Restzählung von 2) der Anzahl von 1-Bits am Ausgang des Codierers seit der letztvorangegangenen Null gewährleistet ist, weiche nicht das letzte Bit einer Sequenz des Typs b) ist. Ist die Zählung gleich 1 (ungerade Anzahl von 1-Bits) und sind die nächsten beiden zu codierenden Bits in ihrer Reihenfolge i und 0, so werden während der nächsten beider. Bitii.tervalle keine Sprünge zvr. A^-igan» abgegeben. Ist das nächstfolgende Bit eine weitere Nu«, so wird es von seinem Vorgänger durch einen Sprung im gewöhnlichen Miller-Code getrennt

Das Verfahren und die Anordnung gemäß vorliegender Erfindung eignen sich daher für die Übertragung von Daten in binärer Form über einen Informationskanal ohne Möglichkeiten zur Gleichspannungsübertragung, wobei die Information in selbsttaktender Form

übe^ra^en wiru. Wie oben bereits erwähnt, macht es keinen Unterschied, welcher Binärwert als logische 1 und welcher Binärwert als logische 0 angesehen wird. Im folgenden wird ein Wert, welcher normalerweise durch Sprünge in Zellenmitte markiert wird, als 1 -Bit betrachtet, während der Wert, der durch Sprürge am Zellenrand markiert ist, als O-Bit betrachtet wird.

F i g. 1 zeigt als Blockschaltbild eine Anordnung zur Codierung eines Datenstroms in serieller binärer Bitform gemäß dem oben beschriebenen Code-Format, zur Übertragung dieser Information über einen Informationskanal sowie zur Decodierung der empfangenen Signale zwecks nachfolgender Datennutzung. Eine Datenquelle 10 liefert Daten seriell in binärer Form auf einen Pfad 12, wobei eine Taktung durch Taktimpulse über einen Pfad 14 von einem Taktgenerator 16 erfolgt. Die Daten in der Datenquelle 10 können verschiedenen Ursprungs sein. Wo immer die Daten auch herstammen, werden sie in an sich bekannter Weise in Binärform überführt und durch die über den Pfad 14 kommenden Taktimpulse seriell ausgetaktet.

Der Taktgenerator 16 erzeugt Taktimpulse periodisch mit einer Frequenz 1 F. Dieser Datengenerator kann durch einen Oszillator an sich bekannter Form gebildet werden. Die Taktimpulse sollen dabei eine kleine Anstiegszeit besitzen. Da die Sprünge der signifikanten logischen Einsen und logischen Nullen in der Zellenmitte und am Zellenrand bzw. allgemeiner in einer späteren und einer früheren Phase auftreten, liefert der Taktgenerator 16 Taktimpulse in zwei Phasen. Taktimpulse der Phase 1 (Φ 1) werden über einen Pfad 18 geführt und sodann über den Pfad 14 zur Taktung in die Datenquelle 10 eingespeist. Taktimpulse der Phase 2 (Φ 2) werden über einen Pfad 20 geführt.

Ein Codierer 22 empfängt die Daten in serieller Form von der Datenquelle 10 über den Pfad 12 und weiterhin die Taktimpulse der Phase Φ 1 vom Pfad 18 über einen Pfad 24 und die Taktimpulse der Phase Φ 2 über den Pfad 20. Der Codierer 22 codiert die aufgenommenen Daten in dem oben erläuterten erfindungsgemäßen DCF-SC-NZR-Format. Die codierten Daten werden über einen Pfad 26 in einen Informationskanal 28 eingespeist, bei dem es sich um ein Magnetbandgerät handeln kann, in dem die Information aufgezeichnet und später ausgelesen wird. Sprünge im Signal werden durch einen Signalsprungdetektor 32 festgestellt, welcher auf einen Pfad 34 Signale liefert, welche ein Maß für die Sprünge sind.

Ein Decodierer 36 nimmt diese Sprungsignale auf und decodiert die Information in ihre ursprüngliche Form oder eine entsprechende Form zurück und liefert die decodierte Information üb;; einen Pfad 38 in ein Datennutzungsgerät 40 Wie oben bereits erwähnt, si das erfindungsgcmäße Signdformat selbsttaktend. Das bedeutet, daü der Decodierer 36 zeitlich entsprechend den ursprünglichen Signalen der Phasen Φ 1 und Φ 2 orientiert sein muß, um den in den Bitzellen auftretenden Sprung erkennen zu können. Diese Synchronisation wird durch Verwendung eines Taktgenerators 42 gewährleistet, welcher Taktimpulse mit der doppelten Frequenz der Impulse des Taktgenerators 16, d. h. mit einer Frequenz 2 F liefen. Zar Synchronisation des Taktes können Signalp vom Decoder über einen Pfad 44 oder Signale vom Signalsprungdetektor 32 über einen Pfad 44 auf den Taktgenerator 42 gegeben werden. In beiden Fällen kommen richtige Zeittaktsignale direkt über einen Pfad 48 zum Deeodc-r 36. Die Zeittaktsignale werden weiterhin auch in das Datennuliusjsgerät 40 eingegeben. Dies kann entweder direkt vom Taktgene· rator 42 über einen Pfad 50 oder indirekt durch den Decoder über einen Pfad 51 erfolgen. Es sei angemerkt, daß die genannten Pfade eine Vielzahl von Leitungen enthalten können.

Eine bevorzugte Ausführungsform für den Codierer 22 ist in F i g. 4 dargestellt, deren Zeittaktdia(jramm aus F i g. 5 ersichtlich ist. Die Eingangssignale für die Sei altung sind die Taktimpulse der Phase 1 (Φ 1} und der Phase 2 (Φ 2), welche über die Pfade S8 und 20 eingegeben werden, sowie die Dateneingangssignale Di, welche über den Pfad 12 eingegeben werden. Die Taktimpulse sind in F i g. 5 durch die Kurvenzuge 5Λ und 5ß dargestellt. (Die Punkte, in denen die entsprechenden Signale in der Schaltung erscheinen, sind in Fig.4 durch in Kreisen stehende Buchstaben gekennzeichnet.) Gemäß dem Signalzug 5A handeli es sich bei den Taktimpulsen der Phase Φ 1 uin gleichförniige Impulse, welche periodisch in einer Periode auftreten, die gleich einer Bitzellenlänge ist. Diese kleine Anstiegs- und Abfallzelten besitzenden Impulse besitzen eine Impulslänge, welche kleiner ais die Hälfte einer Bitzelle ist. Die Taktimpulse der Phase Φ 2 gemäß dem Signalzug 5B sind mit den Taktimpulsen der Phase Φ 1 mit der Ausnahme identisch, daß sie urr. eine haibe Bitzelle verzögert sind. Daher 'ipgt die ansteigende Flanke der Taktimpulse der Phase Φ 1 am Beginn der Bitzellen, während die Anstiegsflanke der Taktimpulse der Phase Φ 2 im Mittelpunkt der Bitzellen liegt. Die Eingangsdaten werden im NRZ-L-Format als nächstes Bit D] (Signalzug IC) eingegeben. Die Eingangsdaten (D]) für eine bestimmte Bitzelle werden in den /-Eingang eines /K-Flip-Flops 52 eingegeben. Gleichzeitig werden die Daten durch einen Inverter 54 invertiert und in den /(-Eingang des Flip-Flops 52 eingegeben. Die Taktimpulse der Phase Φ 1 werden in den Takteingang des /K-Flip-Flops 52 eingegeben, wobei jeder negative Signalsprung der Tnktimpuise der Phase Φ 1 gemäß Signalzug 5A eine Ausgabe der Signale am /- bzw. /C-Eingang auf einen Q- bzw. Q-Eingang bewirkt. Daher können die laufend an den Ausgängen Q und Q auftretenden Signale als Signal Do und invertiertes Signal Do der vorangehenden Bitstelle angesehen werden. Das Signal Do ist als laufendes Bit im Signalzug 5D dargestellt. Die Signalzüge liege-' dabei für eine logische 1 hoch und für eine logische 0 tief. Das Signal Do wird in einen Eingang/eines JK-FWp-Flops56 eingegeben, während die Taktimpulse der Phase Φ 2 in den Takteingang dieses /K-Flip-FIops 56 eingegeben werden. Ein //(-Flip-Flop ist so aufgebaut, daß es beim Auftreten eines Taktimpulses sei;,en Schaltzustand ändert, W2nn beide Eirigärge / und K auf hohem Pegel \\) liegen, und daß es seinen Schaltzustand beibehält, wenn beide Eingänge /und K auf tiefem Pegel (0) liegen.

Wenn der Eingang / auf tiefem Pegel (0) und der Eingang K auf hohem Pegel (1) liegt, wird ein /fi-Flip-Fiop nickgesetzt, d. h. sein Ausgang Q nimmt beim Auftreten eines Tiktimpuises einen tiefen Pegel (0) an. Liegt der Eingang / auf hohem Pegel (1) und der Eingang K auf tiefem Pegel (0), so wird ein /A'-Flip-Flop gesetzt, d. h, sein Ausgang Q nimmt beim Auftreten eines Taktimp-jlses einen hohen Pegs: Π) an. Bei dsv normalen Codierung, wenn keine unterdrückte 1 vorhanden ist, so wird der Eingang K in unten noch zu beschreibender Weise auf hohem Pegel (1) gehalten. Unter dieseti Bedingungen ärvderi -ie.her das /¹C-FUn-Fiop 56 mit jedsm TakiiittiWiE seinen Schaltzustand, wenn .0.. gleich 0 >si tsnd verWeibt \$t jeden Taktimpuls

im gleichen Zustand, wenn Do gleich 1 ist Mit anderen Worten zählt das Flip-Flop 56 O-Bits ic. Modulo-2-Zählung, wobei sein Ausgangssignal Pz gleich Null ist, wenn eine gerade Anzahl von O-Bits gezählt wird, und gleich 1 ist, wenn eine ungerade Zahl von O-Bits gezählt wd. s Das Ausgangsfignal tritt dabei am Ausgang Q des Flip-Flops 56 auf. Das Flip-Flop 56 wird durch Ausnutzung eines Rücksetzsignals rückgesetzt, das: bei Auftreten einer unterdrückten 1 in einen Eingang K eingespeist wird. Der Eingang /liegt notwendigerweise auf einem tiefen Pegel (0), wenn eine unterdrückte 1 auftritt Das /K-Flip-Flop 56 wird daher durch den nächsten nach einem Rücksetzsignal auftretenden Taktimpuls Φ 2 rückgesetzt Die Erzeugung dieses Rücksetzsignals wird im folgenden beschrieben.

Das Signal Do sowie die Taktimpulse der Phase Φ 2 werden in ein NAND-Gatter 58 eingespeist, dessen Ausgangssignal ein /X-Flip-Flop 60 löscht, wenn das Signal Db im Zeitpunkt des Taktimpulses gleich 0 ist Ein /- und K-Eingang des /K-Flip-Flops 60 sind mit einer positiven Bezugsspannung verbunden, wodurch jeder in den Takteingang des Flip-Flops 60 bewirkt, daß mit einem Ausgangssignal Po an einem Ausgang Q die Anzahl der auf den Takteingang gegebenen Impulse in einer ModuIo-2-ZähIung gezählt werden, da die letzte Null das Flip-Flop löscht Die in den Takteingang eingespeisten Signale sind die Signale CL(I) gemäß dem Signalzug 5G, deren Erzeugung im folgenden noch beschrieben wird. Das /K-Flip-Flop 60 zählt daher, ob die Anzahl der Einsen seit der letzten Null ungerade oder gerade ist wobei Po gleich 0 ist, wenn die Zählung gerade ist und Po gleich 1 ist, wenn die Zählung ungerade ist

Wie oben erläutert, soll die Codierung so erfolgen, daß abgesehen für eine Sequenz des Typs (c), bei der es 3s sich um eine Null mit einer nachfolgenden geraden Zahl von Einsen handelt, für jedes 1 -Bit ein Sprung in Zellenmitte vorhanden ist Die Flip-Flops 56 und 60 bestimmen, ob eine Sequenz des Typs (c) vorhanden ist oder nicht Da jede Anzahl von Sequenzen des Typs (a) und des Typs (b) eine gerade Anzahl von Nullen enthält, ist das Signal Pz für jede Sequenz des Typs (c) gleich 1.

Die Festlegung, ob ein Sprung unterdrückt werden soll oder nicht, wird durch ein NAND-Gatter 62 durchgeführt Wenn P₀ und Pz beide 1 sind und D\ gleichzeitig gleich 1 ist, wodurch angezeigt wird, daß das Signal D\ 0 ist so stellt das NAND-Gatter 62 die dann endende Sequenz des Typs (c) fest wobei sein Ausgangssignal S einen tiefen Pegel annimmt Dieses Signal S ist die invertierte Form eines Signals S, das durch den Kurvenzug 5J dargestellt ist. Ein NAND-Gatter 66 nimmt die Signale S und Do auf. Wenn daher das NAND-Gatter 62 anzeigt, daß ein Bit zu unterdrücken ist, so liefert das NAND-Gatter 66 ein Rückslellsignal für das /K-Flip-Flop 56, das im oben erläuterten Sinne durch den nächsten Taktimpuls der Phase Φ 2 rückgesetzt wird, wenn <i,vs in den Eingang / eingespeiste Eingangssignal ATo auf tiefem Pegel (0) liegt, wodurch angezeigt wird, daß sonst ein Signalsprung vorhanden wäre. Ist Do gleich 0, so erzeugt das Eingangssignal D₀ des NAND-Gätters66ein Ausgangssignal mit hohem Pegel (1) für den Eingang K des //f-Flip-Flops 56, wodurch der Eingang K im oben beschriebenen Sinne für die Zählung von Nullen auf hohem Pegel gehalten wird. In Verbindung mit F i g. 5J ist darauf hinzuweisen, daß das unterdrückte Signal S während ?ines Teils der Bitzellen für die letzte Eins und die auf die letzte Eins folgende Null einer Sequenz des Typs (b) ebenfalls einen hohen Pegel (1) annimmt Damit wird der Eingang K ebenfalls auf einen hohen Pegel (1) gebracht, wobei das /AT-Flip-Flop 56 nicht rückgesetzt wird, sondern seinen Schaltzustand ändert d. h„ es zählt eine Null, weil der Eingang /beim nächsten Taktimpuls der Phase Φ 2 ebenfalls auf hohem Pegel (1) liegt

Die Sprünge in Zellenmitte für 1-Bits werden durch ein NAND-Gatter 68 erzeugt, in das drei Signale, nämlich die Signale Da, die Taktsignale der Phase Φ 2 und die invertierten Unterdrückungssignale 5 eingespeist werden. Das Ausgangssignal des NAND-Gatters 68 ist daher der inverse Signalzug CL (t) gemäß F i g. 5G; dieses Ausgangssigna] des NAND-Gatters 68 wird für die Dauer eines Taktimpulses der Phase Φ 2 der in Zellenmitte auftritt, wenn D₀ gleich 1 ist, negativ, mit Ausnahme des Falles, in dem das NAND-Gatter 62 festgestellt hat daß der Sprung an dieser Stelle unterdrückt werden solL Das Ausgangssignal des NAND-Gatters 68 wird durch einen Inverter 70 invertiert, um Taktimpulse für das oben beschriebene /K-FIip-Flop 60 zu erzeugen.

Sprünge am Beginn von logische Nuiien enthaltenden Bitzellen werden durch ein NAND-Gatter 72 erzeugt, in das drei Signale eingespeist werden. Dabei handelt es sich um die Taktimpulse der Phase Φ 1, um die Signale D₀ und die Signale D\. Das inverse Ausgangssignal des NAND-Gatters 72 ist in Form des Signalzuges 5H dargestellt Das Ausgangssignal des NAND-Gatters 72 ist für die Dau<*r der Taktimpulse der Phase Φ 1 am Beginn jeder Bitzelle lediglich dann gleich Null, wenn sowohl D₀ und A Null sind. Das Signal CL(O-O) gemäß Fig.5H enthält positive Impulse am Beginn von logische Nullen enthaltenden Bitzellen, denen logische Nullen enthaltende Bitzelien vorausgehen. Das NAND-Gatter 72 unterdrückt daher Sprünge am Beginn von logische Nullen enthaltenden Bitzellen, denen logische Einsen vorausgehen. Gemäß dem normalen Miller-Code werden die Signale der NAND-Gatter 68 und 72 auf ein NAND-Gatter 74 gegeben, welches die Signale, die Sprünge in Zellenmitte für logische Einsen enthaltende Bitzellen markieren, und Signale, welche Sprünge am Zellenrand für logische Nullen enthaltende Bitzellen markieren, miteinander kombiniert wobei geeignete Sprünge erfindungsgemäß unterdrückt werden.

Das Ausgangssignal des NAND-Gatters 74 wird auf einen Takteingang C eines £>-Flip-Flops 76 gegeben, dessen Q-Ausgang mit dem D- Eingang verbunden ist, wobei jedes Springsignal am Eingang Cauf dem Pfad 26 eine Signalwertänderung bzw. einen Sprung gemäß dem Kurvenzug 51 erzeugt.

Die spezieller Anforderungen an den Codierer können wie folgt zusammengefaßt werden.

1. muß er den Beginn jeder Sequenz des Typs c) erkennen. Dies erfolgt beim Codierer nach F i g. 4 durch das Flip-Flop 56, das jedesmal dann i;ippr wenn eine Null codiert wird, und das jedesmal dann rückgesetzt wird, wenn ein Sprung am Ende einer Sequenz des Typs c) unterdrückt wird. Ersichtlich kippt dieses Flip-Flop während einer Sequenz des Typs b) zweimal und hält seinen Schaltzustand bei einer Sequenz des Typs a) bei, d. h. es steht vor dem Beginn jeder Sequenz in seinem rückgesetzten Zustand, wenn es vor dem Beginn der Codierung rückgesetzt ist.

2. muß dieses Flip-Flop das Ende einer Sequenz des Typs c) erkennen. Dies erfolgt im Codierer nach

20

F i g, 4 durch das Flip-Flop 60, das jedesmal kippt, wenn eine Eins codiert wird, und das jedesmal rückgesetzt v/ird, wenn eine Null codiert wird, Ist das Flip-Flop 60 gesetzt, das augenblicklich zu codierende Bit eine Eins, das nächstfolgende Bit ϊ eine Null und das die Null zählende Flip-Flop 56 gesetzt, so ist der Zeitpunkt zur Unterdrückung eines Sprungs gegeben. Daher muß dieser Teil des Codierers um ein Bit (jedoch nicht mehr) vorausschauen. Mit anderen Worten ausgedrückt in ist in diesem Teil des Codierers eine Verzögerung von einem Bit vorhanden.

Die gesamte übrige Codierung erfolgt gemäß dem Miller-Code nach der US-Patentschrift 31 08 261.

Wie Fig.3 zeigt, läuft die codierte Information im Pfad 26 durch den Informationskanal 28 und sodann durch einen Pfad 30 zum Signalsprungdetektor 3Z Dieser Signalsprungdetektor kann verschiedene Ausführungsformen besitzen. Eine Ausführungsform eines derartigen Signalsprungdetektors ist in Fig.8 dargestellt. Das Ausgangssignal des Signalsprungdetektors wird über den Pfad 34 in den Decoder 36 eingegeben.

Eine bevorzugte Ausführungsform des Decoders 36 sowie eine bevorzugte Ausführungsform des Taktgenerators 42 mit der Taktfrequenz 2 F ist in F i g. 6 dargestellt Zeittaktdiagramme für die Schaltung nach F i g. 6 sind in F i g. 7 dargestellt Der Signalsprungdetektor beispielsweise in der Ausführungsform nach F i g. 8 liefert Impulse auf den Eingangspfad 34 in Form des Signalzuges 7A, in dem ein scharfer Impuls einen Sprung markiert. Die Sprungimpulse werden auf den Takteingang eines als monostabiler Multivibrator geschalteten D-Flip-Flops 78 gegeben, welches an einem Ausgang Q Impulse gemäß dem Signalzug 7B liefert. Die Dauer der Ausgangsimpulse wird durch die Zeitkonstante eines integrierenden Widerstandes und einer Kapazität bestimmt, welche zwischen die Ausgänge Q und Q des D-Flip-Flops 78 geschaltet sind. Die Dauer der Impulse ist in bezug auf eine halbe Bitzelle kurz gewählt.

Die Signale gemäß dem Signalzug 7B werden auf den Takteingang eines D-Flip-Flops 80 gegeben, das so geschaltet ist, daß es seinen Schaltzustand mit jedem Taktimpuls ändert, wodurch am Ausgang Q ein Signal gemäß dem Signalzug 7D erzeugt wird, das mit jedem durch den Signalsprungdetektor 32 festgestellten Sprung seinen Wert ändert.

Der Taktgenerator 42, welcher in der dargestellten Ausfuhrungsform einen spannungsgesteuerten Oszillator 82 enthält, liefert Impulse mit der doppelten Bitfrequenz, welche durch den Signalzug 7C dargestellt sind. In der Schaltung nach F i g. 6 sind mit A 9 bezeichnete integrierte Schaltkreise, welche unter der Typenbezeichnung MC 10 116 von der Firma Motorola kommerziell erhältlich sind, in der dargestellten Weise geschaltet. Die Zeittaktung der Taktimpulse durch die übertragenen Signale wird im folgenden noch genauer erläutert. Die Taktimpulse mit der doppelten Frequenz 2 F werden in den Takteingang eines D-Flip-Flops 84 eingespeist, das bei jedem Taktimpuls an seinem Takteingang einen Sprung liefert. Das Ausgangssignal am Ausgang Q des D-Flip-Flops 84 ist daher ein rechteckförmiges Signal mit der Bitfrequenz gemäß dem Signalzug 7G. Das Ausgangssignal am Ausgang Q ist ebenfalls ein Rechtecksignal, das jedoch gegensinnige Phase besitzt.

Das Ausgangssignal am Ausgang <?des D-Flip-Flops

hO 84 wird auf ein NOR-Gatter 86 gegeben, dessen anderer Eingang das Signal gemäß dem Signalzug 7C in invertierter Form erhält Das Ausgangssignal des NOR-Gatters besitzt daher die Form des Signalzuges 7E, welches die Taktimpulse der Phase Φ1 mit Bitzellen-Folgefrequenz an der Zellengrenze liefert Entsprechend wird das Ausgangssignal am Ausgang Q des D-FIip-Flops 84 auf ein NOR-Gatter 88 gegeben, das weiterhin Signale mit in bezug auf den Signalzug 7C gegensinniger Phase erhält, wodurch Taktimpulse der Phase Φ 2 gemäß dem Signalzug 7F mit Bitzellen-Folgefrequenz in Zellenmitte erzeugt werden.

Das übertragene Signal gemäß dem Signalzug 7D wird auf den D-Eingang von D-Flip-Flops 90 und 92 gegeben. Das D-Flip-Flop 92 wird mit Taktimpulsen der Phase Φ 2 gemäß Signalzug 7F getaktet, wodurch am Ausgang Q bei Auftreten jedes Taktimpulses folgend auf einen Sprung im Datensignal gemäß Signalzug 7D eine Änderung im Ausgangssignal auftritt DaoJt wird ein Signal gemäß Signalzug 7H erzeugt, in dem ein Sprung in Zellenmitte für den Fall auftritt, daß ein Datensignalsprung am Beginn oder in der Mitte der entsprechenden Zelle vorhanden ist

Entsprechend wird das D-Flip-Flop 90 durch die Taktimpulse der Phase Φ1 gemäß Signalform 7 E getaktet, so daß sein Ausgangssignal gemäß Signalzug 71 mit dem Auftreten des ersten Taktimpulses der Phase Φ 1 nach einem Sprung im Signalwert seinen Wert ändert Im Signalzug 71 ist daher ein Sprung am Beginn einer Bitzelle im Falle eines Sprungs in Zellenmitte der vorhergehenden Bitzelle oder am Beginn der laufenden Bitzelle vorhanden.

Das Ausgangssignal am Ausgang Q des D-Flip-Flops 92 gemäß Signalzug 7H wird auf ein Exklusiv-ODER-Gatter 94 gegeben, das als Signalsprungdetektor geschaltet ist Ein Widerstand % und eine Kapazität 98 verzögern dabei die Einspeisung des Ausgangssignals vom Ausgang Q des D-Flip-Flops 92 in den anderen Eingang des Exklusiv-ODER-Gatters 94, wodurch ein Signalsprung im Ausgangssignal am Ausgang Q des D-Flip-FIops 92 momentan unterschiedliche Eingangssignale am Exklusiv-ODER-Gatter 94 bewirkt, bis das verzögerte Signal am anderen Eingang auftritt, wodurch dann beide Eingangssignale gleich sind. Die resultierenden Impulse sind im Signalzug 7] dargestellt.

Die Impulse gemäß dem Signalzug 7] stellen D-Flip-Flops 100 und 102 zurück, welche einen vierwertigen Zähler bilden, der auf den Eingang C des D-Flip-Flops 100 gegebene Impulse der Phase Φ 1 zählt. Dieser Zähler zählt daher Taktimpulse der Phase Φ 1, welche nach einer Bitzelle auftreten, in eier ein Sprung im übertragenen Signal vorhanden war. Das Ausgangssignal am Ausgang Q des D-Flip-Flops 102 geht am Beginn der zweiten Bitzelle, welche auf eine einen Sprung enthaltende Zelle folgt, auf Null. Aus der Art der Informationscodierung folgt daher, daß ein Sprung im übertragenen Signal unterdrückt ist, wenn der vierwertige Zähler nicht durch das Signal gemäß dem Signalzug 7j für die Mitte der zweiten Bitzelle, welche auf eine einen Sprung enthaltende Bitzelle folgt, rückgesetzt wird. Der Zählerwert des vierwertigen Zählers gemäß Signalform 7K identifiziert unterdrückte Sprünge. Das Signal gemäß Signalzug 7K wird in einen Eingang eines ODER-Gatters 104 eingespeist, dessert anderer Eingang die durch einen Inverter 106 invertierten Taktimpulse der Phase Φ 2 erhält. Damit wird ein Impuls in Zellenmitte der zweiten Zelle erzeugt, welche auf die letztvorhergehende Zelle folgt, in der ein Sprung

17 18

vorhanden war. Dieses Signal zeigt den im übertrage- empfangenen Sprünge nicht richtig synchronisiert ist. nen Signal unterdrückten Sprung an. Der Taktgenerator 42 kann sodann auf verschiedene Wie oben ausgeführt, identifizieren die D-Flip-Flops Weise, beispielsweise durch Unterdrückung eines 90 und 92 Sprünge, welche nach dem letztvorhergehen- Taktimpulses, in Synchronismus gebracht werden,
den entsprechenden Taktimpuls auftreten. Die entspre- <s Eine weitere Ausführungsform des Decoders 36 und chenden Signale an den Ausgängen Q werden in ein des Taktgenerators 42 ist in F ί g, 8 dargestellt, wobei Exklusiiv-ODER-Gatter 108 eingespeist, das daher ein das Zaittaktdiagramm für die Schaltung nach Fig.8 in Ausgangssignal 1 liefert, wenn die Ausgangssignale der F i g. 9 dargestellt ist Die Schaltung nach F i g. 8 enthält entsprechenden D-Flip-Flops 90 und 92 unterschiedlich weiterhin auch einen Signalsprungdetektor 32. Das sind Ein Unterschied tritt bei jedem Sprung im in empfangene Signal liegt in Form eines Sigmuzuges 9A übertragenen Datenstrom in einem Zeitpunkt auf, der vor. Dieses Signal wird über den Pfad 30 in einen durch das Flip-Flop festgelegt ist, das den Sprung zuerst Eingang A des Signalsprungdetektors 32 eingespeist erkennt Daher werden Sprünge in Zellenmitte zuerst Dieser Signalsprungdetektor 32 enthält einen Begrendurch das Flip-Flop 92 und Sprünge am Zellenrand zerkreis 132 sowie einen Differentiationskreis 134. Der zuerst durch das Flip-Flop 90 erkannt Das Ausgangssi- 15 Begrenzerkreis 132 verstärkt das Eingangssignal stark gnal des Exklusiv-ODER-Gatters 108 gemäß Signalzug und schneidet dessen Spitze ab, wodurch ein entspre-7M enthält daher Impulse, welche den Sprungimpulsen chendes Datenausgangssignal auf dem Pfad 34 mit im Signalzug 7A entsprechen. scharfen Sprüngen in den Nulldurchgängen des Die Signale gemäß Signaizug 7M werden in den Eingangssignals gemäß Signalzug 7 B entsteht Das D-Eingang eines D-Flip-Flops 110 eingespeist das 20 invertierte Ausgangssignal des Begrenzerkreises 132 durch die üvertierten Taktimpulse der Phase Φ 2 wird in den Differentiationskreis 134 eingegeben, getaktet wird. Damit wird für jede Bitzelle, in der ein welcher in einem Verstärker 136 Signale mit entgegenSprung in Zellenmitte vorhanden ist, am Ausgang Q des gesetzter Phase erzeugt Die beiden Ausgangssignale D-Flip-Flops 110 eine 1 und für alle anderen Zellen eine des Verstärkers 136 werden in NOR-Gatter 138 und 140 0 erzeugt 25 eingegeben, wobei das invertierte Signal durch eine zum Die Wiedereinführung des unterdrückten Impulses NOR-Gatter 138 führende Verzögerungsleitung 142 wird mittels eines D-Flip-Flops 112 und eines NOR- geringfügig verzögert und das nicht-invertierte Signal Gatters 114 durchgeführt, um ein rückgebildetes Signal durch eine zum MOR-Gatter 140 führende Verzögern NRZ-L-Format gemäß dem Signalzug 7P zu rungsleitung 144 geringfügig verzögert wird. Der erzeugen. Das rückgewonnene Signal durchläuft dann so Differentiationskreis 134 liefert daher auf dem Pfad 46 den Pfad 38 zum Datennutzungsgerät 40. Das ein Signal gemäß dem Signalzug 9C mit einem Impuls invertierte Aijsgangssignal des D-Flip-Flops 112 wird pro Sprung im Eingangssignal gemäß dem Signalzug auf einen Eingang des NOR-Gatters 114 gegeben, 9A.

während das unterdrückte Impulse anzeigende Signal Der Taktgenerator 42 enthält bei dieser Ausführungsgemäß Signalzug 7L auf den anderen Eingang des 35 form einen Eichmarkenoszillator, welcher an einem NOR-Gatters 114 gegeben wiiJ. Damit wird immer Schaltungspunkt D ein Signal gemäß dem Signalzug 9D dann eine Eins erzeugt wenn ein unterdrückter Impuls erzeugt, das nach Verstärkung und Begrenzung zu in einer Bitzelle auftritt, die auf eine ein 1-Bit einem Rechtecksignal in einem Schaltungspunkt E enthaltende Bitzelle folgt Dieses Signal wird mit dem gemäß dem Signalzug 9E wird. Im Taktgenerator Signal des D-Flip-Flops 110 in einem Schaltungspunkt 40 enthaltene integrierte Schaltkreise A3 werden bei 116 kombiniert, wodurch ein Signal gemäß Signalzug dieser Ausführungsform durch einen integrierten 70 entsteht Das D-Flip-Flop 112 wird durch die Schaltkreis des Typs MC 10 216 der Firma Motorola invertierten Taktimpulse der Phase Φ 2 getaktet, gebildet, wobei Anschlüsse 1 und 16 geerdet sind und an wodurch auf dem Pfad 38 das rückgebildete Datensignal einem Anschluß 8 eine Spannung von — 5,2 Volt liegt in NRZ-L-Format erzeugt wird. Die invertierten 45 Die Phase der Impulse auf dem Pfad 46 eilt den Taktimpulse der Phase Φ 2 werden über den Pfad 51 in Schwingungen im frequenzbestimmenden Kreis des das Datennutzungsgerät 40 eingegeben. Oszillators vor oder nach, um das Ausgangssignal im Zur Zeittaktung des spannungsgesteuerten Oszilla- Schaltungspunkt £ mit den Sprüngen in der Eingangsintors 82 des Taktgenerators 42 wird das Ausgangssignal formation zu synchronisieren. Die Phase des Taktausdieses spannungsgesteuerten Oszillators 82 über eine 50 gangssignals im Schaltungspunkt E kann durch eine Leitung 118 in einen Phasenkomparator 120 eingege- variable Induktivität 146 justiert werden, um die ben, welcher die Phase des Signals vom Oszillator 82 mit Taktimpulse gemäß Signalzug 9E in den richtigen der Phase des Ausgangssignals des D-Flip-Flops 78 Phasenzusammenhang mit den Datensprüngen gemäß vergleicht und über ein Filter 122 ein Ausgangssignal Signalzug 9B zu bringen.

liefert, dessen Größe und Richtung von der Phasenab- « Die Datensignale gemäß Signalzug 9B werden über

weichung dieser Signale abhängt Dieses unsymmetri- den Pfad 34 im Decoder 36 in den DEingang eines

sehe Signal wird in einen Differenzverstärker 124 DFlip-FIops 148 eingespeist. Die Taktimpulse gemäß

eingegeben, der bei der dargestellten Ausführungsform Signalzug 9E werden über einen Taktausgangskreis 150

einen linearen Operationsverstärker mit der Typenbe- in den C-Eingang des D-Flip-Flops 148 eingegeben,

zeichnung Amp 702 der Firma Fairchild enthält. Der f>o wobei sie durch einen Inverter 152 im Taktausgangs-

Differenzverstärker erzeugt eine Steuerspannung, wel- kreis 150 invertiert werden. Damit werden die Daten

ψ ehe in den spannungsgesteuerten Oszillator 82 eingege- vom DEingang zum O-Ausgang des D-Flip-Flops 148

<|j ben wird, um dessen Periode in der Weise zu steuern, getaktet, wodurch ein Signal gemäß Signalzug 9F

jgj daß sein Ausgangssignal in bezug auf die Sprünge, die entsteht, das den Eingangsdaten gemäß Signalform 9A

i'i durch das Ausgangssignal des D-Flip-Flops 80 definiert »>5 entspricht. Das Signal am Ausgang Q des D-Flip-Flops

}i sind, in die richtige Phase zu bringen. Ein Anzeigekreis 148 wird in den D-Eingang eines D-Flip-Flops 154

M; 128 zeigt mittels einer lichtemittierenden Diode 130 an, eingegeben. Die Taktimpulse gemäß Signalzug 9E

fl wenn der Taktgenerator 42 in bezug auf die werden durch einen Inverter 156 invertiert und in den

Sequenz tot auf bei ,,hher^m !»terjg von«««

-Gatter 162 gegeben, um als Taktimpul- halben Bitzelle seit dem vorhergehenden Sprung;

durchTaSfuke "erPhSeΦ 1 gemäß Signalzug 91 fünf halbe Bitzellen oder zwei und eine halbe B.tzelle

₅ sss s

«nuß Signalzug 9G werden mit den ist das Signal an diesem Ausgang durch den Signalzug

9K hocDasAusgangss gTal desWiv-ODER-Gat- » getaktet wird. Auf diese We.se wird e.n ters 1<* wird in dfn ^Eingang eines ^Flip-Flops 170 Sprung neu erzeugt, wodurch d.e Daten m eingegeben das ebenfalls durch die Taktimpulse der Q d DFlFlops

PhSi?g«näß Signalzug 91 getaktet ist, um an seinem Ausgang <? ein SignaJ gen^ß Signalzug 9N zu

£S^{dÜbtenenEinSen} mat am Ausgang Q des D-Flip-Flops 178 gemäß Signalzug 90 zurückgewonnen wurden. Das zuruckgebildete Signal wird über emen Pufferverstarker 180 auf

KS!S2 und das Ausgangssignal des D-FHd-fS S wlrdfn in ein ExklusW-NOR-Gatter m! SngegVbeTdas Sprünge im Dateneingangssignal eh eSSi vorangegangenen 2 /^Taktimpuls am Takteingang dei SBlops 154 feststellt. Ein Null-Ausgangssfgnaldts Exklusiv NOR-Gat.ers 172 zeigt daher linen Daten_SPrunggemäßSi_gnalzug9Lan.

We unterdrückten Datensprüngl werden durch ein Vier Bit-Schieberegister 174 festgestellt. In der darge-Sen Ausführurisfcrm nach Fig.8 wird dieses Schiebpregister durch einen entsprechenden integrier-Ten SchSk eis mit der Typenbezeichnung MC 10 141 der Rrma Motorola gebildet. Das Schieberegister 174 wW bd jed«n Datinsprung durch das Signal vom Susiv-NOR^Gatter 172 rückgestellt und durch die Sm Inverter !»Invertierten 2 F-Taktim_Pulse getaktet. DaT Schieberegister 174 taktet mit jedem Taktimpuls eine Eins ein und schiebt die Eins längs vier Ausgängen nacheinander weiter. Die Ausgangsschiltzustände sind daher aufeinanderfolgend 0000, 0001, 0011, Olli und 1111 In einem Dezimalsystem entspricht dies den zahlen 0, 3 7 und 15. Nachfolgende Taktimpulse werden beim Schaltzustand 1111 am Ausgang abgegeben Für das in F ig. 9 gegebene Beispiel ist der Schaltzustand des Schieberegisters zwischen den Signalzügen 9L unö 9M dargestellt. Da das Schieberegi· ster mit den 2 F-Taktimoulsen getaktet wird, schaltet es ^r^etndSÄerungg
F i g. 8 wurde angenommen, daß die Taktsigna.quel.e 72 mit dem Eingangssprung nchUg synchronisiert ist Da jedoch die Grundfrequenz des Taktgenerators 42 gleich

« der doppelten Bitzellenfrequenz .st, ist es möglich, daß der Takt nicht mit Sprüngen am Rand der Ze,.e. sondern mit Sprüngen in ZeUenmitte in Phase isi. In diesem Fall erscheint das Datenausgangssignal am Ausgang Q des Z>F!ip-Flops 178 η Form des Signalzuges 9P Die

fehlende Synchronisation kann durch einen Synchrondetektor 182 festgestellt werden, ^we^^r^^sJ™"^ zwingende Ausgangss.gnalzustande erfaßt. Be. dem in Verbindung mit den F i g. 8 und 9 beschriebenen Format muß jeder auf einen Null-Sprung am Zellenrand

folg-ader Sprung entweder zwei halbe Bitzellen später (für einen folgenden Null-B.t-Sprung) oder drei halbe Bitzellen später (für einen ^Bit-Sprung in Ze lemnitte) auftreten. Ist das System richtig .synchronisiert, so w d der Zähler 174 immer «^^^J^

oo folgend auf einen Null-Bit-Sprung rückgestellt Andererse.ts kann aer Zähler folgend auf emen I-Bi Sprung beisp.elswe.se in einer Sequenz 1010 weiterzählen, wobei der auf einen 1-Bit-Sprung in ZellenmiUe folgende Null-Bit-Sprung fehlt so dtDi vier^ halbe

«5 Bitzellen zwischen Sprüngen vorhanden sind. Wenn das SrWeberep^ 174 folgend au die Rücksetzung dreimal getastet .se, so muß der letzte Sprut*. wele...r dieses Schieberegister 174 rucksc.rt e.n l-B.t ge^en

sein, wenn das System in Synchronismus ist. Das Schieberegister 174 befindet sich in diesem Schaltzustand, wenn der dritte Ausgang eine Eins und der vierte Ausgang eine Null führt, wobei der dritte Ausgang durch den Anschluß 2 des Schieberegisters MC 10 141 gegeben ist. Der Schaltzustand von drei halben Bitzellen folgend auf die Rücksetzung wird durch ein Exklusiv-NOR-Gatter 184 erfaßt, welches ein Signal gemäß dem Signalzug 9Q liefert. Dieses Signal gemäß dem Signalzug 9Q wird in NOR-Gatter 186 und 188 eingegeben. In Abhängigkeit davon, ob das Datenausgangssignal am Ausgang Q des D-Flip-Flops 178 Eins oder Null ist, setzt das Signal gemäß Signalzug 9Q entweder D-Flip-Flops 190 und 192 über das Gatter 186 zurück oder taktet das D-Flip-Flop 190 über das Gatter 188. Das Flip-Flop 192 wird über das D-Flip-Flop 190 getaktet. Die Ausgangssignale an den Ausgängen Q der D-Flip-Flops 190 und 192 werden in ein NOR-Gatter 194 gegeben, das auf dem Pfad 44 ein Signal erzeugt, das ein Maß für fehlende Synchronisation ist, wenn die £ähiwerte der />Fiip-Fiops 190 und 192 den Wert 3 erreichen. Das Signal auf dem Pfad 44 wird in einen Impulsunterdrückerkreis 1% im Taktausgangskreis 150 gegeben. Der Kreis 196 enthält ein Paar von D-Flip-Flops 198 und 200 sowie ein NOR-Gatter 202. Die Flip-Flops 198 und 200 werden durch die 2 F-Taktimpulse gemäß Signalzug 9E getaktet, um am Ausgang des NOR-Gatters 202 ein Signal für das ODER-Gatter 158 zur Unterdrückung des Taktimpulses für das D-Flip-Flop 160 zu erzeugen, wodurch eine Periode des Ausgangssignals des D-Flip-Flops 160 entfällt und das System in die richtige Synchronisation gebracht wird.

Um die richtige Synchronisation sicherzustellen, ist es zweckmäßig, die Übertragung mit einer einführenden Impulsfolge von Zeichenspriingen zu beginnen, welche ein leicht erkennbares Signal bei fehlender Synchronisation darstellt. Eine derartige Folge ist beispielsweise die Folge 10101. Damit wird ein Datenverlust vermieden, bevor die Daten selbst eine Folge von Sprüngen geliefert haben, welche den Synchronisationsfehler eliminieren.

Es sei erwähnt, daß ein entsprechender Synchronisationskreis auch im Decoder nach F i g. 6 verwendbar ist.

An Stelle der beschriebenen Ausführungsformen für den Codierer und den Decodierer können auch andere geeignete Schaltungen für den gleichen Zweck verwendet werden. Ferner sind im Rahmen der Erfindung auch noch andere Code-Formate verwendbar, wie sie beispielsweise in den deutschen Patentanmeldungen P 29 40 506.9 und P 29 40 488.4 beschrieben sind. Generell wird durch die vorliegende Erfindung ein Verfahren und eine Anordnung angegeben, wobei ein Datenstrom in binärer serieller Form als Kaskade einer Vielzahl von Sequenztypen logischer Einsen angesehen werden kann, von denen bestimmte Sequenzen eine Gleichstromunsyrtirriciris hervorrufe" können, *vcnn der Mi!!^pr-C^nfta nach der US-PS 31 08 261 benutzt wird. Die Erfindung sieht dabei Maßnahmen vor. um am Beginn von Sequenzen logischer Einsen erfassen zu können, ob die Sequenz Gleichspannungs-Unsymmetrien hervorruft oder nicht. Weiterhin ist dann die Möglichkeit gegeben, durch Vorausschau auf lediglich einen Bitwert das Ende einer speziellen Sequenz von logischen Einsen zu erfassen und anzuzeigen, ob diese spezielle Frequenz bei m. ;maler Übertragung eine Gleichspannungskomponente in das Übertragungssignal einführt oder nicht. Als Funktion dieser letzten Anzeige wird die Gleichspannungskomponente sodann am Ende der Sequenz eliminiert. Jede Modifikation der Signale wird in der Weise durchgeführt, daß sie in einem entsprechenden Decodierer erkannt werden kann.

Hierzu 7 Blatt Zeichnungen

Claims (12)

Patentansprüche:

1. Selbsttaktendes Verfahren zur Codierung von sequentiell in aufeinanderfolgenden Bitzellen eines Übertragungskanals übertragenen Binärdaten in einen Signalzug, der durch Sigpalsprünge gebildet ist, deren Integral einen mittleren Gleichspannungspegel repräsentiert, und der normalerweise durch erste logische Bitwerte, welche durch Signalsprünge in einem vorderen Bereich der entsprechenden Bitzellen übertragen werden, und durch zweite logische Bitwerte, welche durch Signalsprünge in einem hinteren Bereich der entsprechenden Bitzellen übertragen werden, gebildet ist, wobei jeder in einem vorderen Bereich einer Bitzelle liegende Signalsprung, welcher auf einen in einem hinteren Bereich der nächst vorhergehenden Bitzelle folgt, unterdrückt wird, dadurch gekennzeichnet, daß eine Sequenz einer geraden Anzahl von zweiten Bitwerten, welche auf einen ersten Bitwert folgt und einen normalen durch Signalsprünge gebildete» Signalzug bildet, dessen Integral bei normaler Übertragung einen mittleren, von Null verschiedenen Gleichspannungspegel besitzt, durch Erzeugung eines ersten, derartige Sequenzen repräsentierenden Anzeigesignals erfaßt wird und daß der normale durch Signalsprünge gebildete Signalzug zur Bildung eines modifizierten Signalzuges, dessen Integral einen mittleren Gleichspannungspegel von Null besitzt, als Funktion des ersten Anzeigesignals, des Wertes des laufenden Bits und des Wertes des nächstfolgenden Bits modifiziert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Funktion d;s ersten Anzeigesignals und des Wertes des nächstfolgenden Bits das Ende einer Sequenz von zweiten irtwerten, welche bei normaler Übertragung eine Gleichspannungskomponente im übertragenen Signal erzeugt, durch Erzeugung eines zweiten, eine solche Sequenz repräsentierenden Anzeigesignals erfaßt wird, und daß die Übertragung von Signalsprüngen am Ende einer solchen Sequenz zwecks Eliminierung von Gleichspannungskomponenten modifiziert wird.

3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Übertragung von Signal-Sprüngen durch Unterdrückung des dem letzten zweiten Bitwert in der Sequenz einsprechenden Signalsprungs modifiziert wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das übertragene Signal dadurch decodiert wird, daß aus dem Signalsprünge im vorderen Bitzellenbereich und im hinteren Bitzellenbereich unterscheidenden übertragenen Datensignalsprung ein Zeittaktsignal erzeugt wird, daß erste Bitwerte aus Signalsprüngen im vorderen Bitzellenbereich und zweite Bitwerte aus Signalsprüngen im hinteren Bitzellenbereich bestimmt werden, daß eine Modifizierung einer normalen Übertragung erfaßt und der zweite Bitwert durch die Erfassung einer solchen Modifizierung angezeigt wird und daß ein erster Bitwert bei Fehlen eines Signalsprungs in jeder anderen Bitzelle angezeigt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bei der Decodierung ein unterdrückter, im hinteren Bitzellenbereich liegender Signalsprung durch das Fehlen emes Signalsprungs innerhalb zwei Bitzellen plus einem Bruchteil einer Bitzelle folgend auf einen im hinteren Bitzellenbereich liegenden Signalsprung erfaßt und ein zweiter Bitwert durch Erfassen eines unterdrückten, im hinteren Bitzellenbereich liegenden Signalsprungs angezeigt wird,

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das erste Anzeigesignal erzeugt wird, wenn die Anzahl der ersten Bitwerte folgend auf einen unterdrückten zweiten Bitwertsprung ungerade ist, daß das zweite \nzeigesignal erzeugt wird, wenn die Anzahl der zweiten Bitwerte am Ende der Sequenz von zweiten Bitwerten gerade ist und daß die Übertragung von Signalsprüngen dadurch modifiziert wird, daß jeder dem letzten zweiten Bitwert in einer entsprechenden Sequenz von zweiten Bitwerten entsprechende Signalsprung unterdrückt wird, wenn das erste Anzeigesignal eine ungerade Anzahl erster Bitwerte und das zweite Anzeigesignal eine gerade Anzahl von zweiten Bitwerten anzeigt

7. Anordnung zur Codierung von sequentiell in aufeinanderfolgenden Bitzellen eines Übertragungskanals eines selbstgetakteten Übertragungssystems übertragenen Binärdaten in einem Signalzug, der durch Signalsprünge gebildet ist, deren Integral einen mittleren Gleichspannungspegel repräsentiert, und der normalerweise durch erste logische Bitwerte, welche durch Signalsprünge in einem vorderen Bereich der entsprechenden Bitzellen übertragen werden, und durch zweite logische Bitwerte, welche durch Signalsprünge in einem hinteren Bereich der entsprechenden Bitzellen übertragen werden, gebildet ist, wobei jeder in einem vorderen Bereich einer Bitzelle liegende Signalsprung, welcher auf einen in einem hinteren Bereich der nächstvorhergehenden Bitzelle folgt, unterdrückt wird und wobei auf einen ersten Bitwert folgende Sequenzen einer geraden Anzahl von zweiten Bitwerten einen normalen Signalzug von Signalsprüngen bilden, dessen Integral einen von Null verschiedenen mittleren Gleichspannungspegel besitzt, gekennzeichnet durch einen auf Bitwerte der Binärdaten ansprechenden Anzeigekreis zur Erzeugung eines ersten Anzeigesignals im Einsatz einer auf einen ersten Bitwert folgenden Sequenz von zweiten Bitwerten und durch einen auf das erste Anzeigesignal, den Wert des laufenden Bits der Binärdaten und den Wert des nächstfolgenden Bits der Binärdaten ansprechenden Kreis zur Modifizierung des normalen durch Signalsprünge gebildeten Signalzuges zwecks Bildung eines modifizierten Signalzuges, dessen Integral einen mittleren Gleichspannungspegel von Null besitzt.

8. Anordnung nach Anspruch 7, gekennzeichnet durch einen auf das erste Anzeigesignal und lediglich ein auf ein laufendes Bit nächstfolgendes Bit ansprechenden Kreis zur Erzeugung eines zweiten Anzeigesignals, das das Ende einer Sequenz zweiter Bitwerte, welche bei normaler Übertragung im übertragenen Signal eine Gleichspannungskomponente hervorrufen kann, anzeigt, und durch einen auf das zweite Anzeigesignal ansprechenden Kreis zur Modifizierung der Übertragung von Signalsprüngen am Ende einer derartigen Sequenz im Sinne einer Eliminierung von Gleichspannungskomponenten.

9. Anordnung nach Anspruch 7 und 8, dadurch gekennzsichnet, daß der die Übertragung von Signalsprüngen modifizierende Kreis den Signal-

3 4

sprung unterdrück·:, rter dem Istzten zweiten Bitwert einem vorderen Bereich der entsprechendes}

in einer Sequenz entspricht, welche bei normaler übertragen werden, und durch zweite kigische Bitwerte,

Übertragung eine Gleichspannungskomponente im welche durch Signalsprü;·;;.e in einen; hinteren Bsreich

übertragenen Signal erzeugt der entsprechenden üiizeiie« üt?mc8£tra werden.

10. Anordnung zur Decodierung von übertrage- 5 jjebild« ist, wobei jeder in einem vorderen Bereich nen Signalsprüngen, gekennzeichnet durch einen auf einer Bitzelle liegende Signalsprung, welcher auf einen übertragene Signalsprünge ansprechenden Decoder k> einem hinteren Bereich der nächst vorhergehenden zur Erfassung der Bitwerte von übertragenen Bitzelle folgt, unterdrückt wird,

Binärdaten mit Weiterhin betrifft die Erfindung eine Anordnung :*ur

einem auf die übertragenen Signalsprünge anspre- io Durchführung einer solchen Codierung,
chenden Synchronisationskreis zur Erzeugung von Daten oder Informationen in binärer Form werden

ZeiUüküJg-wlen zur Unterscheidung zwischen Si- durch Datenbits gebildet, wobei die Information in gnalsprüngen im vorderen Bitzellenbereich und jedem Bit in der Form eines von zwei möglichen Wercen Signalsprüngen im hinteren Bitzellenbereich, vorliegt Diese Werte werden oft als logische »1« und

einen ersten, auf die übertragenen Signalsprünge 15 als logische »0« bezeichnet Bei der Behandlung von und die Zeittaktsignale ansprechenden Detektor- Information in binärer Form ist es notwendig, die kreis zur Anzeige erster Bitwerte beim Empfang von entsprechenden logischen Werte für jedes Bit erkennen Signalsprüngen im vorderen Bitzellenbereich und zu können. Ob nun diese Bits auf einem Band zweiter Bitwerte beim Empfang von Signalsprüngen aufgezeichnet oder in anderer Weise aufgezeichnet im hinteren Bitzellenbereich, 20 oder ausgesendet werden, kann jedes Informationsbit

einen zweiten, auf die übertragenen Signalsprünge als in einer Bitzelle befindlich betrachtet werden, welche und die Zeittaktsignale ansprechenden Detektor- ein Zeitintervall bzw. einen Zeitraur. Jarstellt, der das kreis zur Feststellung der Modifizierung einer entsprechende lniormaiionsbit enthält Oic logischen normalen Übertragung durch Erzeugung eines Werte können als »Ja« oder »Nein«, »Plus« oder Modifikationssignals und 25 »Minus«, »Hoch« oder »Tief« sowie als »Wahr« oder

einen auf die Zeittaktsignale ansprechenden Kreis »Nicht wahr« erkannt und bezeichnet werden. Wird die zur Anzeige jedes anderen Bit als im ersten Bitwert Informe tion auf einem Magnetbandgerät aufgezeichnet, befindlich. so sind diese Werte durch gegensinnige magnetische

11. Anordnung nach Anspruch 10, dadurch ge- Polarisation gegeben. Es ist weiterhin gebräuchlich, kennzeichnet, daß der Decoder einen auf die 30 einen Wert als Bezugswert und den anderen Wert als übertragenen Signalsprünge und die Zeittaktsignale einen sich von diesem unterscheidenden Wert zu ansprechenden, unterdrückte Signalsprünge erfas- betrachten, wobei in diesem Falle der zweite Wert senden Detektor, der das Fehlen eines Signalsprungs durch ein erkennbares Signal dargestellt werden kann, innerhalb 2V2 Bitzellen folgend auf einen Signal- während der erste Wert durch das Fehlen eines sprung im hinteren Bitzellenbereich erfaßt und ein 35 derartigen Signals dargestellt ist Weiterhin gibt es eine unterdrückte Signalsprünge anzeigendes Signal positive und eine negative Logik. Es macht darüber erzeugt, und einem auf dieses Signal ansprechenden hinaus im Rahmen der vorliegenden Erfindung auch Kreis zur Anzeige des Bits mit zweitem Bitwert, das keinen Unterschied, welcher der beiden Werte als »1« auf dasjenige Bit folgt, das dem den 2V2 Bitzellen und welcher Wert als »0« bezeichnet wird,
vorangehenden Signalsprung entspricht, aufweist 40 Wie bereits angegeben, finden das erfindungsgt mäße

12. Anordnung nach Anspruch 10 und/oder 11, Verfahren und die erfindungsgemäße Anordnung dadurch gekennzeichnet, daß der erste Anzeigekreis insbesondere für Informationskanäle, beispielsweise auf erste Bitwerte folgend auf einen unterdrückten magnetische Aufzeichnungskanäle, Anwendung, weiche zweiten Bitwert anspricht und das erste Anzeigesi- bei der Frequenz Null kein Übertragungsvermögen gnal erzeugt, wenn die Anzahl der auf einen 45 besitzen. Dies heißt mit anderen Worten, daß sie keine unterdrückten zweiten Bitwert folgenden Bitwerte Gleichspannung übertragen. Es ist generell wünschensungerade ist, daß der zweite Anzsigekreis durch das wert, Datenbits ohne unzulässig große Fehler so eng wie erste Anzeigesignal wirksam geschaltet ist und dabei möglich aufzuzeichnen. Für diesen Zweck sind verschleauf zweite Bitwerte folgend auf eine ungerade dene Aufzeichnungsformate bzw. Binärdaten-Codes Anzahl von ersten Bitwerten anspricht, um das 50 entwickelt worden. Einige dieser Codes sind in zweite Anzeigesignai zu erzeugen, wenn die Anzahl wünschenswerter Weise selbsttaktend, d. h. die Bitzelder zweiten Bitwerte am Ende der Sequenz von len-Intervalle können in den aufgezeichneten Bitdaten zweiter«, Bitwerten gerade ist und daß der auf das ohne besondere Zeittaktimpulse erkannt werden,
zweite Anzeigesignal ansprechende Kreis Signal- In Informationskanälen, welche keine Gleichspansprünge im übertragenen Signal unterdrückt, welche 55 n'ing jbertragen, erleiden binäre Signale Verzerrungen dem letzten zweiten Bitwert in einer Sequenz von ihres Spitzenamplitudenwertes und der Lage ihres zweiten Bitwerten entsprechen. Nulldurchgangs, weiche durch Kompensationsnetzwer-

ke mit linearer Charakteristik nicht eliminierbar sind, es

sei denn, der Kanal ist bei Frequenzen, die wenigstens so

60 groß wie die Bicfolgefrequenz sind, stark empfindlich. Diese Verzerrungen werden gewöhnlich als Wandern

Die vorliegende Erfindung betrifft ein Verfahren zur der Bezugslinie bezeichnet und reduzieren das effektive Codierung von sequentiell in aufeinanderfolgenden Signal-Rauschverhältnis, wodurch die Zuverlässigkeit Bitzellen eines Übertragungskanals übertragenen Bi- der Feststellung der aufgezeichneten Signale nachteilig närdaten in einen Signalzug, der durch Signalspriinge 65 beeinflußt wird.

gebildet ist, deren Integral einen mittleren Gleichspan- Ein spezieller gebräuchlicher Übertragung: Code, bei

nungspegel repräsentiert, und der normalerweise durch dem es sich u:ri den sogenannten Miller-Code handelt, erste logische Bitwerle welche durch Signalsprünge in ist in der US-Patentschrift 31 08 261 beschrieben. 2ei