DE2512541A1

DE2512541A1 - Einfuegung zusaetzlicher informationselemente in nachrichten und herausnahme solcher informationselemente aus nachrichten

Info

Publication number: DE2512541A1
Application number: DE19752512541
Authority: DE
Inventors: Paul Callens; Jean-Louis Picard; Alain Poulet
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1974-04-12
Filing date: 1975-03-21
Publication date: 1975-10-30
Also published as: FR2267669A1; US4017688A; FR2267669B1; GB1481581A; JPS582497B2; JPS50144305A

Description

2512541 Böblingen, den 12. März 1975

ker-hr

Anmelderin: International Business Machines

Corporation, Ärmonk, N,Y. 10504

Amtliches Aktenzeichen:*" Neuanmeldung Aktenzeichen der Anmelderin: FR 973 014

Einfügung zusätzlicher Informationselemente in Nachrichten !und Herausnahme solcher Informationselemente aus Nachrichten

'Die Erfindung betrifft Verfahren und Schaltungsanordnungen zur Einfügung von Folgen zusätzlicher Informationselemente in digitale Nachrichten entsprechend dem Oberbegriff des Patentanspruchs 1 und zur Herausnahme der zugesetzten Informationselemente aus !solchen Nachrichten.

Maßnahmen der vorgenannten Art können bei der Kompensatioriunterischiedlicher Übertragungsgeschwindigkeiten von Informationselementen über aufeinanderfolgende Abschnitte und Schalter von Übertragungsnetzwerken von Bedeutung sein. Zur Zeit sind drei Haupttechniken für die Übertragung digitaler -Nachrichten über Netzwerke imit verschiedenen Wegen bekannt, nämlich die nachrichtenweise Vermittlung, die paketweise Vermittlung und die Leitungsschaltvermittlung .

Die nachrichtenweise Vermittlung umfaßt die Speicherung über ankommende Wege eines betrachteten Netzwerks einlaufender Nachrichte und die Weiterübertragung zu einem späteren Zeitpunkt über abgehende Leitungen. Die paketweise Vermittlung ist der nachrichtenweisen Vermittlung ähnlich, mit der Außnahme jedoch, daß einlaufende Nachrichten zuerst in einzelne Teile, in Pakete, unterteilt jwerden, die dann gespeichert und weiterübertragen werden.

509844/0315

Die Leitungsschaltvermittlung, sowohl die räumliche als auch die zeitliche, besteht in der Herstellung von Schaltwegen zwischen den ankommenden und abgehenden Leitungen. Diese Technik hat eine weitere Verbreitung erlangt, als das nachrichtenweise und paketweise Vermitteln; insbesondere, soweit die Verarbeitung sehr langer Nachrichten betroffen ist, wie sie z. B. bei optischen Zeichenlesern oder bei digitaler Sprachcodierung erzeugt werden; die abgeteilte Verarbeitung solcher langer Nachrichten würde sehr große Speicher erfordern. Praktisch wird die nachrichtenweise und paketweise Vermittlung nur auf besonders wichtigen Strecken von übertragungsnetzwerken verwendet.

Die Leitungsschaltvermittlung an sich ist gut bekannt. Jede Telephonverbindung zwischen zwei Teilnehmern benutzt sie. Die Leitungs™ schaltvermittlung wird auch bei der Übertragung digitaler Daten verwendet, da geeignete Einrichtungen die Umwandlung digitaler Daten in Signale ermöglichen, die über normale Telephonleitungen übermittelt werden können, und die Wiedergewinnung der ursprünglich eingegebenen Daten am Empfangsende gestatten.

Da jedoch Netzwerke häufig lange und/oder vielfältige Abschnitte umfassen, kann es gelegentlich zur Vermeidung von Verstümmelungen der originären Daten erforderlich werden, die empfangenen Signale zwischendurch zu demodulieren und vor der Weiterübertragung erneut zu modulieren.

Die exakte Vorkehrung der gleichen Verarbeitungsfolgefrequenz auf beiden Seiten eines Netzabschnittes bereitet gelegentlich Schwierigkeiten. Die vorliegende Erfindung ist dazu ein Hilfsmittel, bei dem keine besonderen Anforderungen an die Synchronisierung der einzelnen Netzwerkskomponenten gestellt werden.

Ein Weg zur Erleichterung der Datenübertragung ist auf beiden Seiten der übertragungsstrecke die Verwendung von Einrichtungen, deren Verarbeitungsgeschwindigkeit geringfügig kleiner ist als die geringste Geschwindigkeit auf den einzelnen übertragungsab-

FR 973 014

509844/0315

schnitten. Dabei kann auf der Sendeseite die Einfügung zusätzlicher Informationselemente erfolgen und die insgesamt übertragene Digitalelementzahl verändert werden; sie kann auf den einzelnen übertragungsabschnxtten vergrößert oder verkleinert werden zwecks Kompensation der verschiedenen Übertragungsfolgefrequenzen* j

Verschiedene Verfahren sind bekannt geworden zur Einfügung zusätzlicher Elemente zwischen die Informationselemente. Z. B. kann eine gegebene Zahl aufeinanderfolgender gleichartiger Elemente eingefügt werden. Dabei ist jedoch bei allen bekannten Verfahren nirgends die Möglichkeit gegeben, zu beliebigen Zeiten die Einfügung oder Entfernung der zusätzlichen Informationselemente durchzuführen.

Um die übertragung von Informationselementen transparent zu gestalten, und zwar unabhängig von ihrem Informationsgehalt, und um ziiermögliehen, daß zusätzliche Informationselemente zu beliebigen Zeiten eingefügt und herausgenommen werden können, womit sich das Erfordernis sehr großer Pufferspeicher erübrigt, müssen die folgenden Forderungen erfüllt werden:

1. Die Einfügung zusätzlicher Elemente muß unmittelbar erfolgen, d. h. unmittelbar beim Empfang einer Nutznachricht.

2. Die Entfernung der zusätzlichen Elemente muß ebenfalls praktisch unmittelbar erfolgen können, d. h. innerhalb sehr kurzer Zeit nach dem Empfang der entsprechenden Informationen.

Die Wahrscheinlichkeit, daß die Konfigurationen sämtlicher Teile der Informationselemente identisch mit denen der zusätzlichen Elemente sind, muß klein gehalten werden; für den Fall der Konfigurationsgleichheit muß die einfache Abwandlung der Informations elemente möglich sein.

Die Aufgabe der vorliegenden Erfindung ist die Schaffung eines Verfahrens zur Bestimmung einer Zusatzelementfolge, die unmittelbar in eine Folge von Informationselementen oder in eine Folge vorher bereits zugesetzter Elemente einfügbar ist, ohne, daß sich dabei störende Einwirkungen auf die Nutzelemente ergeben. Die

FR 973 014

509844/031 S

zugesetzten Elemente müssen sich aus den übertragenen Nachrichten sofort wieder entfernen lassen, wenn eine entsprechende Anweisung gegeben wird, ohne daß die Nutzelemente gestört werden. Nachträgliche Beeinflussungen der jeweils übrigbleibenden Informationselemente sollen vermieden werden. Die Wahrscheinlichkeit der Übereinstimmung von Nutzelementen und Zusatzelementen soll klein j sein, und für den Fall gelegentlicher Übereinstimmungen soll eine , leichte Abhilfe möglich sein. ;

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet, j Vorteilhafte Ausgestaltungen sowie Schaltungsanordnungen zur Durchführung sind in den Unteransprüchen angegeben.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben.

Fig. 1 zeigt das Schema eines Übertragungsnetzwerks,

bei dem die vorliegende Erfindung anwendbar ist.

Fign. 2 und 3 zeigen Zusatzelementfolgen aus Kombinationen von

Bitwerten mit n=2 und n=3 Bits.

Fig. 4 illustriert eine Nachricht mit einigen zuge

fügten Folgen und zeigt die Art und Weise, wie diese zugesetzten Folgen wieder entfernt werden können.

Fig. 5 zeigt eine Nachricht mit zugesetzten Elementen

anderer Anordnung und deren Entfernung.

Fig· 6 zeigt das Schema des Arbeitens mit Folgen gemäß

Fig. 5.

Fig. 7 illustriert das Verfahren zur Vermeidung des

Auftretens von mit Nutzelementfolgen identischen

Zusatzfolgen.

FR 973 014

S09844/031S

Fig. 8 illustriert eine andere Methode zur Entfernung

von zugesetzten Informationselementen aus einer Nachricht.

Fign. 9 und 10 illustrieren verschiedene spezielle Elementanordnungen .

Fig. 11 ist ein Schema zur Illustration der Schnittstelle

zwischen verschiedenen Netzabschnitten.

Fign. 12A und B illustrieren den zeitlichen Zusammenhang innerhalb der Schaltkreise gemäß Fig. 11.

Fign. 13A und B zeigen ein den Fign. 12 ähnliches Zeitschaubild.

Fig. 14 ist ein Schema zur Illustration von Schaltkreisen f zur Erzeugung von Zusatzelementfolgen.

;Fig. 15 ist ein Schema einer anderen Version der Schalt- ! kreise gemäß Fig. 14.

Fig. 16 ist ein Zeitschaubild zur Illustration der Funk-

j ■

¹ tionen von Schaltkreisen gemäß Fig. 15.

!Fign. 17 und 18 illustrieren abgewandelte Verwendungen der

! Schaltkreise gemäß Fig. 15.

: Fig. 19 ist das Schema von Schaltkreisen zur Wiedererkennung zugefügter Elementfolgen.

j Fig. 20 zeigt eine entsprechende andere Möglichkeit gei maß Fig. 19.

Fig. 21 ist das Zeitschaubild zur Erläuterung der Funktionen der Schaltkreise gemäß Fig. 20.

FR 973 014

5098U/0315

— ο —

Fign. 22 bis 25 zeigen mögliche Ausführungen'der logischen

Schaltkreise entsprechend den vorangehenden Figuren.

In Fig. 1 ist in schematischer Form ein Übertragungsnetzwerk zwischen zwei digitalen Anordnungen ST1 und ST2 dargestellt, wobei dieses Netzwerk die vorliegende Erfindung benutzt. Die Verarbeitungsfolgefrequenzen auf den einzelnen Netzabschnitten sind dabei nur als Beispiele angegeben. Dies betrifft auch die Arbeitsgeschwindigkeiten der Anordnungen ST1 und ST2. Die dargestellten Arbeitsgeschwindigkeitswerte mögen als typisches Beispiel der Verhältnisse dienen, wie sie gegenwärtig praktisch bei einer normalen Folgefrequenz von 2400 Bits pro Sekunde verwendet werden.

Die digitalen Anordnungen ST1 und ST2 mögen z. B. Multiplexer, Computer oder Endstellen mit Druckern, Tastaturen, Kartenlesern oder Datenanzeigegeräten sein. Im allgemeinen werden die Empfangskreise so ausgelegt, daß sie sich automatisch mit der exakten Folgefrequenz synchronisieren, mit der die Daten empfangen werden.

Die Synchronisierung der Datenfolgegeschwindigkeit innerhalb des Netzwerks zwischen ST1 und ST2 erfordert jedoch die Verwendung komplizierterer Einrichtungen in den Schaltabschnitten X1, X2 und X3. Der Empfänger E des Abschnitts X1 arbeitet automatisch synchron mit dem Sender S von XO, während der Empfänger E des Abschnitts X2 automatisch mit dem Sender S des Abschnitts X1 synchron arbeitet. Es ist jedoch erforderlich, in den drei Schaltabschnitten X1 bis X3 jeweils den Empfänger E mit dem zugehörigen Sender S zu synchronisieren. Dabei ergibt sich eine wesentliche Komplikation der Gesamtausführung. Auch in einem Netzwerk mit Leitungsvermittlung in den einzelnen Schaltabschnitten müssen die Sender und Empfänger an den Enden der einzelnen Abschnitte zusammenarbeiten. Ein Leitungsabschnitt wie der zwischen den Verbxndungsabschnitten X1 und X2 ist jedoch nicht immer mit denselben weiterführenden Leitungsabschnitten verbunden, womit sich

FR 973 014

509844/031S

— *7 —

erhöhte Schwierigkeiten bei der Synchronisierung des Empfängers eines Leitungsabschnitts mit dem Sender eines anderen ergeben.

Gemäß der vorliegenden Erfindung arbeiten die Leitungsabschnitte des Netzwerks unabhängig voneinander. Jeder Empfänger gibt die empfangenen Nachrichtenelemente mit derselben Geschwindigkeit, wie er sie empfängt, an den nächsten Sender über eine noch zu beschreibende Schnittstelle weiter. Diese Schnittstelle enthält einen Puffer PF und sichert die Kontinuität der Übertragung.

Im.gegebenen Beispiel mit dem Sender S des Schaltabschnitts X1, dem Daten mit 2395 BPS (Bits pro Sekunde) zugeführt werden und der diese Daten mit 2400 BPS zum Schaltabschnitt X2 weitersendet, besorgt die Schnittstelle die Einfügung einer zusätzlichen Bitfolge, wobei ein minimaler Wert L von Daten im zugehörigen Puffer PF speicherbar ist. Andererseits wird die so modifizierte Nachricht am Schaltabschnitt X2 mit 2400 BPS empfangen und zum Abschnitt X3 mit 2395 BPS weitergegeben. Entsprechend muß die Schnittstelle am Sender S des Schaltabschnitts X2 die zugefügten Elemente wieder herausnehmen, wobei ein maximaler Wert H von Daten im zum Schaltabschnitt X2 gehörigen Puffer PF' speicherbar ist.

Die üblichen Fälle, für die die vorliegende Erfindung das Kontinuitätsproblem lösen kann, sind somit anhand der Fig. 1 umrissen. Dabei werden zusätzliche Elementfolgen in die Nachricht eingefügt und wieder herausgenommen.

Im folgenden werden zuerst anhand von Beispielen die Anforderungen an solche Maßnahmen, um die ursprüngliche Nachricht nicht zu stören, und die Definition zusetzbarer Elementfolgen entsprechend der vorliegenden Erfindung erläutert; danach wird eine Beschreibung der Schnittstelle gegeben, die die Durchführung des angegebenen Verfahrens ermöglicht.

FR 973 014

509844/0315

Wenn die Zahl der Schnittstellen und insbesondere die Zahl der vorzukehrenden Pufferspeicherstellen eingeschränkt werden soll, ist eine der zu erfüllenden Forderungen die, daß die Einfügung von Zusatzelementen in eine Nachricht unmittelbar beim Empfang einer entsprechenden Instruktion völlig unabhängig von der Bedeutung der Nutzelemente zu diesem Zeitpunkt stattfindet.

Während eine Nachricht bereits eine oder mehrere solcher Zusatzelementfolgen enthalten kann, sollte es auch möglich sein, noch weitere zusätzliche Elemente hinzuzufügen. Die sich dabei ergebende Elementfolge muß so beschaffen sein, daß sie immer und zweifelsfrei als Block zugesetzter Elemente erkennbar ist. Des weiteren sollte es möglich sein, aus der Nachricht die eingefügte erste Zusatzanordnung allein zu entfernen, wenn eine entsprechende Instruktion gegeben wird.

Entsprechend der vorliegenden Erfindung lassen sich Familien von Folgeelementanordnungen wie folgt definieren: Eine Familie der Ordnung η entspricht der Einfügung einer zusetzbaren Anordnung von 2ⁿ Bits. Diese Folgeanordnungen werden definiert durch 2ⁿ mögliche Kombinationen von η Bits. Dabei ergibt sich eine Folge von η + 2 Bits, bei denen die ersten η Bits eine erste Kombination von η Bits darstellen, das zweite bis zum (n + 1)-ten Bit eine zweiteKombination, das dritte bis zum (n + 2)-ten eine dritte Kombination usw., bis zur durch die letzten η Bits gegebenen Kombination. Alle diese Kombinationen sind untereinander verschieden; ausgenommen jedoch die letzte, die mit der ersten Kombination wiederum identisch ist. Dies führt zur Definition von 2ⁿ Folgeanordnungen von 2ⁿ Bits. Während bisher nur der Fall mit Binärelementen als Digitalelementen behandelt ist, ist das vorerwähnte Verfahren jedoch auch anwendbar auf Digitalelemente, die P mögliche Werte annehmen können. Dann müßte man K = Pⁿ Kombinationen anstelle von 2ⁿ Kombinationen von η Digitalelementen betrachten. Eine Folge SU von η + K Digitalelementen ergäbe die Definition von K Folgeanordnungen von K Digitalelementen.

FR 973 014

S098A4/031S

Für den praktischen Fall mit Binärelementen mit P = 2 illustriert die Fig. 2 die Familie der Ordnung η = 2.

In Fig. 2A sind die 2ⁿ = 4 Kombinationen von zwei Bits auf dem Umfang eines Kreises dargestellt. Fig. 2B zeigt die Folge SU von η + 2 =6 Bits. Die ersten zwei Bits sind die Kombination 10, das zweite und dritte Bit die Kombination 00, das dritte und vierte Bit die Kombination 01, das vierte und fünfte Bit die Kombination 11 und das fünfte und sechste Bit wiederum die Kombination 10. Die vier verschiedenen Kombinationen sind symbolisch dargestellt als Ausdruck "STUF". Verschiedene Startkombinationen ergeben natürlich andere Folgeanordnungen. 01 ergibt z. B. 011001 usw. Die vier möglichen Zusatzanordnungen, die sich durch zyklische Permutationen der Folge SU erzielen lassen, sind in Fig. 2C dargestellt.

Immer,wenn eine zusätzliche Folgeanordnung in eine Nachricht eingesetzt wird, wird die Nachricht unterbrochen. Die eingesetzte ,Anordnung enthält 2ⁿ Bits, wobei das erste eingefügte Bit und η - 1 Nutznachrichtenbits, die der Unterbrechung vorangingen, die "n-Bitkombination bestimmen, die in der Familie der Ordnung η der Kombination folgt, die aus den η Nutznachrichtenbits vor der Unterbrechung gebildet werden und welche die Startkombinatxon sind. Die Folge der einzufügenden Bits wird so definiert, daß »bei gegebener Startkombination jedes nachfolgend eingefügte Bit so beschaffen ist, daß dieses Bit und die η - 1 vorangehenden Bits die n-Bitkombination bilden, die auf die Kombination folgt, die durch die η dem eingefügten Bit vorangehenden Bits gebildet werden. Für den Fall η = 2 sind die K - 4 einfügbaren Anordnungen von vier Bits in Fig. 2C innerhalb der strichpunktierten Umrandung dargestellt. Wenn die η - 2 der Unterbrechung vorangehenden Nutznachrichtenbits die Kombination 10 sind, dann sind die aufeinanderfolgend einzufügenden. Bits 0110. Dabei sind insgesamt vier Kombination üQ_e 01, 11 und 10 vor der Unterbrechung als Startkoiubination möglich.

FR 973 014

25 1 25 A1

I
Das Verfahren zur Bildung von η Zusatzfolgeanordnungen von : η Bits innerhalb der Familie der Ordnung n, das voranstellend unter der Annahme η = 2 beschrieben wurde, ist in Fig. 3 mit η = ;illustriert. In Fig. 3A sind die 2ⁿ = 8 Kombinationen von 3 Bits auf dem Umfang eines Kreises dargestellt. Fig. 3B zeigt die Folge SU von n+2ⁿ =3+8=11 Bits für die Startkombination 100, wobei die einzelnen Kombinationen symbolisch durch den Ausdruck "SEQUANDO" bezeichnet sind. Die 2ⁿ = 8 zusetzbaren Anordnungen von je 8 Bits, die abhängig von den der Unterbrechung vorangehenden 2 =8 Kombinationen von η = 3 Bits eingefügt werden, sind in der Fig. 3C in strichpunktierter Umgrenzung dargestellt. Es ist zu erkennen, daß in den Fign. 2C und 3C die letzten η Bits der einzufügenden Folgeanordnung identisch mit den η Bits der Nachricht sind, die der Unterbrechung vorangehen. Es ist ebenfalls zu erkennen, daß die Tabellen gemäß Fign. 2C und 3C durch zyklische Permutation der Folgeanordnungen gemäß Fign. 2B und 3B erreicht werden.

Bisher wurde angenommen, daß es nur eine Möglichkeit zur Klassifizierung der P möglichen Kombinationen von η Digitalelementen gibt. In der Tat sind jedoch zahlreiche solcher Möglichkeiten gegeben. Eine Klassifizierung eines gegebenen Typs T entspricht jeweils einer Möglichkeit. Abhängig von der gewählten Möglichkeit ergibt sich eine Familie der Ordnung η und des Typs T. Die Zahl M von Möglichkeiten zur Klassifizierung der P? Kombinationen hängt allerdings von P und η ab und ist immer begrenzt. Für P = und η = 2 zeigt Fig. 2 die Klassifizierung von vier 2-Bitkombinationen. Für P = 2 und η = 3 zeigt Fig. 3 die 2=8 3-jBitkombinationen. Der Kreis gemäß Fig. 3A stellt eine Möglichkeit der Klassifizierung dieser acht Kombinationen dar. Wie in Form eines Beispiels anhand der Fig. 17 erläutert wird, existiert jedoch noch ein zweite Möglichkeit, die eine Folge SU ergibt, die von der gemäß Fig. 3B verschieden ist.-Wenn η = 2 ternäre Dlgitaleleiuente wie a« B. -1, 0, Ί-1 bsmitzt werden, lassen sich P " S2 3 " ss 9 mögliche Kombinationen eraielen_f und es gibt M = 5 ■yerschiedene Möglichkeiten_f die neun Kombinationen entsprechend

FR 973 014

S098U/031S

_ 1 1 _

der Erfindung aufeinanderfolgend zu klassifizieren. Jede Möglichkeit der Klassifizierung der K = Pⁿ Kombinationen von η Digitalelementen, die die Werte P annehmen können, ergibt immer einen Satz von K Zusatzanordnungen von K Digitalelementen entsprechend den K Startkombinationen.

Anhand der Fign. 4 und 5 wird gezeigt, daß alle eingefügten Zusatzanordnungen leicht wiedererkennbar und entfernbar sind, völlig unabhängig von ihrer Anordnung innerhalb der Nachricht. Die beiden Figuren illustrieren den Fall mit η = 3 Bits, obwohl damit auch keine Eiiagrenzung beabsichtigt ist. Die Zeile L1 in Fig. 4 stellt als Funktion der Zeit t die aufeinanderfolgenden Bits einer Nachricht dar, von der nur zwei mit (1) und (2) bezeichnete Stücke dargestellt sind. Es wird angenommen, daß zwei Folgeanordnungen zusätzlicher Bits in die Stücke (1) und (2) zu den Zeiten ti und t2 einzufügen sind. Die Zeile L2 zeigt die beiden mit S1 und S2 bezeichneten Folgeanordnungen, die als Funktion des Wertes der η = 3 den Zeiten ti und t2 vorangehenden Bits einzufügen sind. Die Zeile L3 zeigt die Teile (1) und (2), die jetzt mit (1A) und (2A) bezeichnet sind, der unterbrochenen Nachricht mit den eingefügten Folgeanordnungen S1 und S2.

Nun soll angenommen v/erden, daß die Nachricht gemäß Zeile L3 in einem der Schaltabschnitte des Netzwerks empfangen wird, wobei eine der Folgeanordnungen zusätzlicher Bits entfernt werden soll. Wie untenstehend erläutert wird, kann die zu entfernende Folgeanordnung die Form jeder beliebigen Folge aufeinanderfolgender Bits in dem Teil der Nachricht einnehmen, die zwischen den beiden Pfeilen gemäß Zeile L4 enthalten ist. Dies erfordert natürlich, daß eine Instruktion "Zusatzfolgeanordnung entfernen" nicht später als zur Zeit θ gegeben wird. Wenn die Instruktion zur Zeit θ empfangen wird, dann sind nur die auf die Instruktion folgenden acht Bits, die zur Folge S1 gehören, gemäß Zeile L6 zu entfernen, wobei sich wiederum der Teil (1) der ursprünglichen Nachricht ergibt. Wenn jedoch die Instruktion vor der Zeit θ empfangen wird, kann die Entfernung der eingefügten Anordnung ein

FR 973 014

609844/031S

Bit vorher beginnen, wie dies in Zeile L7 dargestellt ist. In die-j sem Falle wird das Bit Null im schraffierten Bereich, das zur ! ursprünglichen Nachricht auf Zeile L1 gehörte, entfernt, aber, wie durch gestrichelte Pfeillinie bezeichnet, im rechten Teil der Nachricht wiedergefunden, so daß nach der Entfernung von acht aufeinanderfolgenden Bits der ursprüngliche Nachrichtenteil (1) wieder erzielbar ist. Die Entfernung der eingefügten Anordnung kann maximal um η Bits vorverlegt werden. Da im betrachteten Falle η = 3 ist, kann die Entfernung der 2ⁿ = 8 eingefügten Bits um höchstens drei Bits vorverlegt werden, wie dies in den Zeilen L8 und L9 mit dem Ergebnis gemäß Zeile 10 erkennbar ist. Dies begründet sich auf der Tatsache, daß jede eingefügte Folgeanordnung mit denselben η Bits endet, die den dem Unterbrechungspunkt vorangehenden η Bits gleich sind.

Es ist zu beachten, daß nicht nur die Bits der Anordnung S1, sondern auch die aller der η Anordnungen von 2 Bits, die 1, 2, ..., η Bits früher beginnend entfernt werden, zur Familie der Ordnung η von zusätzlichen Bitanordnungen gehören, wie dies für η = 3 durct die Tabelle gemäß Fig. 3C bestätigbar ist. Wenn die Entfernung η + 1 Bits früher als θ oder nach θ versucht wird, ergibt sich, daß die dann entfernte Folgeanordnung von 2ⁿ Bits nicht zur Familie der Ordnung η gehört. Eine zusätzliche Bemerkung dazu, wird noch anhand der Fig. 8 später gemacht.

Es ist somit verständlich gemacht worden, daß eine Instruktion "Zusatzanordnung entfernen" erst ausgeführt werden kann, wenn eine Folge von 2ⁿ Bits empfangen ist, die mit den 2ⁿ Anordnungen der Familie der Ordnung η identisch ist .-Es wird nachstehend noch erläutert, daß Maßnahmen getroffen werden können zur Sicherstellung, daß kein Teil der Nutzinformationselemente auftritt, der dieselbe Konfiguration wie die 2ⁿ zusetzbaren Folgeanordnungen haben könnte.

FR 973 014

S09844/031S

Während einlaufende Nachrichten in den einzel-nen Verbindungsabschnitten unabhängig vom Inhalt ihrer Nachrichtenelemente zu verarbeiten sind, werden eine oder mehrere Folgeanordnungen häufig in vorangehend eingefügte Folgeanordnungen.und nicht etwa nur zwischen Nutznachrichtenelemente eingefügt; die Kombination von zwei oder mehr Folgeanordnungen wird dabei als Block zusätzlicher Elemente oder als Zusatzblock bezeichnet. Ein solcher Zusatzblock kann aus h Zusatzfolgeanordnungen bestehen.

Wie noch anhand der Fig. 5 als Beispiel erläutert wird, wird angenommen, daß bei η = 3 beliebige Folgen von 2 Bits aus einem Zusatzblock entfernt werden können, wenn eine Instruktion zur Entfernung einer Zusatzfolgeanordnung in einem der Schaltabschnitte gegeben wird. Wenn ein Zusatzblock aus h Folgeanordnungen besteht, kann der ganze Block aus der Nachricht entfernt werden, wenn eine Instruktion zur Entfernung von h Folgeanordnungen gegeben wird.

In den rechten Teil (2) der Nachricht gemäß Zeile L1 in Fig. 4 wurde eine Folgeanordnung S2 zur Zeit t2 eingesetzt und ergab die Folge (2A) entsprechend Zeile L3 der Figur. Beide Folgen, (2) und (2A), sind in Zeile L'1 von Figur 5 dargestellt. Nun soll angenommen werden, daß beim Empfang dieser Nachricht in irgendeinem der Schaltabschnitte entschieden wird, daß in die Folgeanordnung S2 zur Zeit t3 ein weiterer Folgeabschnitt S3 gemäß Zeile L'2 einzufügen ist, der ebenfalls nach den vorerwähnten Regeln gebildet wird. Es ergibt sich damit aus dar Folge (2A) die Folge (2E), innerhalb darer S3 zwischen den Elementen S2a und S2b der ursprünglichen Folgeanordnung S2 angeordnet ist, die ihrerseits zwischen den Elementen (2a) und (2b) der ursprünglichen Elementfolge (2) steht.

Es läßt sich arkennsn, daß im Falle der Einfügung einer einzelnen Polgeanordruing dia letsten η = 3 Bits von S3 identisch mit den η Bits v?ii C2ZU si-üa, die dem Zeitpunkt vorangehen, su dem (2A)

FR 973 OU

509844/031

unterbrochen wurde zur Einfügung von S3; d.h./ daß die letzten η Bits von S2 identisch sind mit den η Bits von (2), die dem Zeitpunkt vorangehen, zu dem (2) zur Einfügung von S2 unterbrochen wurde, d.h. mit den drei Bits vor dem Zeitpunkt t2.

Wie in Fig. 5 dargestellt, bilden die Folgen S2 und S3 einen zusätzlichen Block, dessen Anordnung in gleicher Folge zweimal auftritt. Der Grund dafür ist anhand Fig. 6 erkennbar, die für η = 3 die 2ⁿ = 8 Kombinationen auf einem Kreisumfang darstellt. Die Einfügung der acht aufeinanderfolgenden Bits, die eine zusetzbare Folgeanordnung bilden, in eine Nachricht ergibt die aufeinanderfolgende Einfügung der acht Kombinationen von drei Bits; und zwar mit der Kombination beginnend, die auf die letzten drei Bits vor der Unterbrechung folgt und wieder mit der Startkombination endet. Dies entspricht einer vollständigen ümrundung des Kreises gemäß Fig. 6, unabhängig vom Startpunkt. So ist z.B. die Einfügung der Anordnung S2 in die Folge (2) gemäß Fig. 5 in Fig. 6 durch den Pfad F1 dargestellt, der im Uhrzeigersinne vom Punkt M1 bis wieder zum Punkt M1 um den Kreis herumläuft. Ähnlich entspricht die Einfügung der Anordnung S3 dem Pfad F1 von M1 bis M2, bei dem die Folge unterbrochen wird_? dann dem Pfad F2 von M2 bis M2 und schließlich wieder dem Pfad FI von M2 zurück nach M1. Dies letzte entspricht zwei vollständigen Umläufen, die bei M1 beginnen; sie entsprechen der Einfügung zweier aufeinanderfolgender Anordnungen in S2. Ee ist""einzusehen, daß beim Einsetzen einer weiteren Anordnung S4 ein zusätzlicher Block erzielt würde, der drei aufeinanderfolgenden Anordnungen S2 äquivalent wäre. Die Wiederholung der Ausgangsanordnmig S2 seigfc, daß jede Folge von 2-8 Bits im zusätzlichen Elook einer susätalichen Anordnung entsprichtc die. wieder entfernbar lsi:« Da der zusätzliche Block, j der aus h — 2 folgenden Anordnungen besteht, tatsächlich j h mal äsr Äusgangsanordnung entspricht, sind die letzten η Bits fder wiederholten Anordnung S2 nnä des Blockes selbst die gleichen, wie als r» Bits, die dem Unterbrechungs^eitpunkt der Nachricht zur Einfügung voranliefen.

FR 973 014

509844/031S

Die Entfernung einer der h Anordnungen, die den Zusatzblock bildenj kann bis zu η Bits vorbegonnen werden. In Fig. 5 zeigen die Zeilen¹ L¹3 bis L¹G, daß eine Anordnung entfernt werden kann, wenn die erforderliche Instruktion dazu vor der Zeit θ 2 gegeben wird, und daß der ganze Zusatzblock entfernt werden kann, wenn die Instruktion dazu vor der Zeit θ 1 gegeben wird. Z.B. ergibt die Entfernung nur einer der Anordnungen die Folge gemäß Zeile L'4, womit die Folge (2A) gemäß Zeile L¹5 wiedergewonnen wird. Wenn der Gesamtzusatzblock entfernt wird, dann werden die beiden, durch gestrichelte Linien begrenzten Folgen herausgenommen und die Folge (2).gemäß Zeile L¹6 wird wiedergewonnen.

Anhand der Fig. 7 wird nun das Verfahren beschrieben, nach dem entsprechend der Erfindung das Vorkommen einer Hutzbitfolge vermieden wird, die mit irgendeiner der 2ⁿ Anordnungen von 2 Bits der Familie der Ordnung η identisch ist. Es genügt dabei, nur eine Familie zu betrachten, weil für eine gegebene Anwendung nur eine spezifische Familie benutzt wird.

Wenn ira Grenzfall in einer zu übertragenden Nachricht eine Bitfolge vorkommt, die mit den ersten K - 1 Elementen (im Beispiel den ersten 2ⁿ - 1 Bits) einer der Zusatzanordnungen von Pⁿ Digitaleleraenten (2ⁿ Bits im Beispiel) der Familie der Ordnung η auf der Sendeseite des Netzwerks als identisch erkannt wird, dann wird ein Element (hier ein als Einfügungsbit bezeichnetes Bit) grundsätzlich zwischen die.identisch erkannte Folge und das als V bezeichnete Bit eingefügt, das innerhalb der Nachricht nachfolgt, wobei der Binärwert des Einfügungsbits das Komplement des Bits ist welches in der Zusatzanordnung nachfolgt. Damit wird die Folge vonj der Zusatzanordnung verschieden gemacht, und zwar unabhängig vom Wert des Bits V. Die Einfügung des Einfügungsbits für η = 3 ist in der linken Seite der Fig. 7 dargestellt. Dabei ist für das Nachrichtenbeispiel 0001110V... das Vorkommen der ersten 2ⁿ - 1 = 7 Bits einer Zusatzanordnung 00011101 zu erkennen. Da das achte Bit der Zusatzanordnung eine Eins ist, wird ein Einfugungsb.it Null in

FR 973 0 14

509844/0315

! - 16 -

!die Nachricht vor dem Bit V eingeschoben. Die eingefügten Bits ,können aus den Nutznachrichten auf der Empfangsseite des Netzwerks leicht entfernt werden. Immer wenn eine einlaufende Nachrichten-folge als identisch mit den ersten 2ⁿ - 1 Bits einer Anordnung der Familie der Ordnung η auf der Empfangsseite erkannt wird, wird das darauffolgende Bit, nämlich das auf der Sendeseite eingefügte Einfügungsbit, grundsätzlich aus der Nachricht herausgenommen. Dies ist im rechten Teil der Fig. 7 dargestellt.

Fig. 8 illustriert ein mögliches Verfahren zur Entfernung von Zusatzanordnungen aus Nutznachrichten. Die 2ⁿ Bits einer in eine Nachricht eingefügten Zusatzanordnung und die 2ⁿ - 1 diesen vorangehenden Bits können, unabhängig davon, ob es sich bei den letzteren um Informationsbits oder nicht handelt _T eine oder mehrere Gruppen von 2 aufeinanderfolgenden Bits enthalten, !die mit den 2 Bits von Anordnungen der Familie der Ordnung η (im Beispiel η = 3) identisch sein mögen. In einem solchen Falle kann jede dieser Gruppen als Anordnung entfernt werden, ohne daß es zu störenden Auswirkungen auf die ursprünglichen Nachrichtenelemente kommt. Wenn natürlich Digitalelemente verwendet werden, die P mögliche Werte annehmen können, dann würden die Gruppen aus den K = Pⁿ Elementen der Zusatzanordnung bestehen und aus den K - 1 Elementen, die ihnen vorangehen; mehrere Folgen von Pⁿ Elementen, die identisch mit einer oder mehreren Zusatzanordnungen sind, könnten definiert werden. Dies ist in Fig. 8 für η = 3 Bits dargestellt. Eine Anordnung S von 2ⁿ Bits und die 2ⁿ - 1 vorangehenden Bits, nämlich die Bits JKABO11 (wobei diese letzten drei zur Definition der Anordnung ähnlich gemäß Fig. 3c dienen), bilden eine der vorgenannten Gruppen. Als Beispiel sei angenommen, daß die Werte der Bits KAB die Binärwerte 100 haben; dajbei ergibt sich die Folge 1000111...1. Diese Folge kann eine oder mehrere Gruppen von 2ⁿ = 8 aufeinanderfolgendenBits aufweisen, die mit einer oder mehreren der acht möglichen Anordnungen identisch sind, deren drei—(a), (b) und (c)-in Fig. 8 dargestellt sind.

FR 973 014

S098A4/031S

Jede dieser Gruppen kann erforderlichenfalls als Anordnung herausgenommen werden, ohne die originären Nachrichtenelemente zu stören, da die herausgenommenen Informationsbits als Gruppenteile exakt dieselben sind, wie die verbleibenden Bits in der Folge S. Z.B. hat die Entfernung der Informationsbits 0011 als Teil der Gruppe (a) keine Auswirkung auf die ursprüngliche Nachricht, da die Bits 0011 der Zusatzanordnung dann nicht entfernt werden. Es ist zu bemerken, daß die betrachteten Bitgruppen das Bit I nicht enthalten können, da, wie bereits erläutert, Vorkehrungen zur Verhinderung des Auftretens von 2ⁿ aufeinanderfolgenden Informationsbits, die identisch mit einer Zusatzanordnung sein würden, getroffen sein sollen.

Das vorliegende Verfahren zur Einfügung zusätzlicher Anordnungen ist sehr flexibel und kann notwendigenfalls an gegebene äußere Anforderungen unter Beibehaltung seiner typischen Merkmale angepaßt werden.

Angenommen z.B., daß eine Nachricht so übertragen v/erden soll, daß unter normalen Betriebsbedxngungen niemals Folgen 000 oder 111 vorkommen, wobei diese Folgen zu internen Steuer- oder anderen ,Zwecken reserviert sind. Das Verfahren gemäß der vorliegenden Erfindung, sollte nie zur Einsetzung einer dieser Folgen in eine Nachricht, führen oder auch das Wiedererkennen solcher Folgen i einschränken.

Fig. 9 zeigt eine Art und Weise, bei der 2ⁿ = 8 Kombinationen von drei Bits der Familie der Ordnung η = 3 so verwendet werden können ,j daß die vorgenannten Anforderungen erfüllt werden. In Fig. 9a ist zu erkennen, da£> beira Verfolgen des mit Pfeilen gekennzeichneten Pfades anstelle der Bewegung im Uhrzeigersinne entsprechend Fig. ^!3a keine Zusatzanordnung erzielt wird, die beim Einsetzen in eine .Nachricht eine Folg« 000 oder 111 bewirkt. Wenn dagegen die ursprüngliche Nachricht solcha Folgen enthält, müssen die- ^:se als Folgen von Hüllen bzw,. Einsen erhalten: foieih-an. Fig. 9b zeigt die Folge von Bits mit 2²ⁱ ~ 2 ~ 6 definierten Kombinationen

FR 973 GU

SÖ9844/031

außer 000 und 111. Die 2ⁿ - 2 = 6 Anordnungen von 2ⁿ - 2 Bits

sind in Fig. 9c dargestellt, die der Fig„ 3c entspricht. Fig. 9d

zeigt, auch die nach 000 bzw. 111 einzusetzenden Bitfolgen.

■£i.Tv weiteres Beispiel der Flexibilität der vorliegenden Erfindung wird nunmehr angegeben. Die Pⁿ (hier 2ⁿ) Kombinationen von η Digitalelementen (hier η Bits) einer Familie der Ordnung η können unterteilt werden in eine Anzahl von Gruppen Gi mit Ki Kombinationen. Jeder dieser Ki Kombinationen entspricht eine von Ki Zusatzanordnungen, deren jede Ki Elementen (hier Ki Bits) entspricht. Innerhalb jeder Gruppe muß jedoch der Übergang von einer Kombination zur anderen mit der gegebenen allgemeinen Vorschrift übereinstimmen, daß nämlich das Element (in diesem Falle das Bit) , das einzufügen ist, so beschaffen sein muß, daß es zusammen mit den η - 1 ihm vorangehenden Bits die Kombination bildet, die auf !die folgt, die durch die dem Element vorangehenden η Bits gebildet wird. Theoretisch braucht nicht jede dieser Gruppen die gleiche Kombinationszahl aufzuweisen. Praktisch ist es jedoch erwünscht, daß alle Gruppen eine identische Zahl von Kombinationen enthalten, da dies zu einer Erleichterung für die sur Durchführung erforderlichen Schaltkreise führt. Der Grund dafür ist, daß Gruppen mit verschiedenen Kombinationszahlen zu verschiedenen Zahlen zusätzlicher Elemente führen würden; dabei würden, sich Anordnungen verschiedener Länge ergeben, da, wie genannt, eine Gruppe von Ki Kombinationen Ki zusätzlichen Anordnungen zu je Ki Bits entspricht.

Diese Technik kann in vielen Fallen erforderlich werden, deren einer als Beispiel anhand von Fig. 10 erläutert wird.

Das dabei zu behandelnde Problem ist ähnlich dem,das anhand der Fig. i/ beschrieben wurde,, rrdt dem Unterschied jedoch, daß jetzt Folgen GOQO und 1111 anstelle von 000 bzw. 111 betroffen sind. Dabei ergiü sich,· daß einig© der 16 Eitkomfoinationen der Familie 5i::-° Ordnung η - besonders au betrachten sind. Die 16 Kombinationen könntfea 16 SusatsanordnuRcjen darstellen, deren zwei j.edoch

FR 373 014

509844/0 315

entsprechend Fig. 1Od auszunehmen sind. Somit bleiben nur 14 Kombinationen als verwendbare Zusatzfolgeanordnungen übrig. Dazu sind andererseits besondere Schaltkreise, insbesondere Registerstellen, erförderlieh.

um die damit gegebenen Schwierigkeiten zu lösen, werden die 14 Bitkombinationen in zwei Gruppen zu je 7 Bitkombinationen unterteilt,, wobei sich zwei Sätze von je 7 Zusatzanordnungen mit je 7 Bits ergeben. Die erste Gruppe ist unter Fig. 10b1 dargestellt, die sieben Zusatzanordnungen, die sich damit ergeben, sind innerhalb der Fig. 10c1 in der gebrochenen Umrandung enthalten. Die zweite Gruppe ist unter Fig. 10b2 gezeigt und definiert sieben Zusatzanordnungen, die in Fig. 10c2 innerhalb der gebrochenen Umrandung enthalten sind. Die speziellen Anordnungen, die durch die Kombinationen 0000 und 1111 definiert werden ,· können ähnlich Fig. D hier aus sieben Nullbits bzw. sieben Einsbits bestehen. Die Unterteilungstechnik ermöglicht die Erzielung von Zusatzanordnungen gleicher Länge und gleichzeitig dabei die Vermeidung uner-

wünschter Folgen 0000 bzw. 1111 in einer Nachricht. Diese Kombina-I tionen mögen wieder für besondere Steuerzwecke reserviert werden, j Sie sind in Fig. 1Od dargestellt.

liun sollen die Schaltkreise beschrieben werden, die für die Durchführung des aufgezeigten Verfahrens entsprechend der vorliegenden Erfindung verwendbar sind.

Fig. 11 zeigt die Schnittstelle zwischen zwei Leitungsabschnitten mit einem Empfänger 219 für den Abschnitt A. und einem Sender 218 für den Abschnitt A. .. . Sender und Empfänger sollen mit verschiedenen Geschwindigkeiten arbeiten.

Die Schnittstelle gemäß Fig. 11 enthält Schaltkreise 211 und 209 zur Einfügung und Erkennung zusätzlicher Anordnungen entsprechend der Erfindung. Diese Schaltkreise sollen anhand der Fign. 14 bis 21 näher beschrieben werden. Da es zum Gegenstand der Erfindung

TR 973 014

509844/0315

j gehört, Variationen der übertragungsgeschwindigkeit innerhalb ei· ines Netzwerkes auszugleichen, sollen diese Funktionen ebenfalls

,Die Schnittstelle enthält des weiteren den Puffer PF gemäß Fig„ Dieser Puffer besteht aus Speicherstellen 200, die irgend- ί einer herkömmlichen Art, wie z.B. Verrieglungsglieder, Ferritspei-j

eher o.a., sein können. Die einzige Anforderung ist nur, daß die Speicherstellen geschwindigkeitsmäßig den Geschwindigkeiten genügen, mit denen die Informationselernente über die Abschnitte des Netzwerkes ein- und auszulesen sind. Der als Beispiel in Fig. 11 dargestellte Puffer weist 16 Speicherstellen 200 auf; MO bis M15. Ankommende Nachrichtenelemente werden in diese Stellen unter Steuerung einer Anordnung 202 von Schaltgliedern eingelesen. Ähnlich erfolgt die Auslesung aus diesen Speicherstellen unter !Steuerung durch eine Anordnung 203 von Schaltgliedern. Ein Empfangstaktgeber 205 und ein Sendetaktgeber 207 sind den übertragungsgeschwindigkeiten der Leitungsabschnitte A. und A. .. angepaßt. Zähler 206 und 208 zählen die ein- bzw. auszulesenden Informationselemente ab. Ein Vergleicher 214 vergleicht den Stand

Nun soll die Funktionsweise der Schnittstelle gemäß Fig. 11 näher erläutert werden. Dazu wird auf die Fign. 12 und 13 bezug genommen, die die Zeitabläufe innerhalb der Schaltkreise gemäß Fig. beim Einfügen und Entfernen von Zusatzanordnungen erläutern.

Den einen Fall, die Einfügung betreffend, soll angenommen werden, daß Nachrichten mit einer ersten Geschwindigkeit 1/T1 empfangen und mit einer zweiten Geschwindigkeit 1/T2 gesendet werden. Im betrachteten Beispiel soll T1 = 3 T2/2, d.h. T1> T2, sein. Die Empfangstaktimpulse mit der Periode T1 und die aufeinanderfolgenden Zählstände des Zählers Z1/206, der unter Steuerung durch diese Taktimpulse steht, sind im rechten Teil der Fig. 12 dargestellt. Die Sendetaktimpulse mit der Periode T2 und die aufeinanderfolgenden Zählstände des Zählers Z2/2O8 sowie die über die Leitung Sx übermittelten Elemente sind im linken Teil der Fig. 12 dargestellt, der Inhalt der Speicherstellen 200 dagegen in der Mitte '.der Figur.

■Während T2 kleiner als T1 ist, beginnt das Auslesen, wenn der Puffer gefüllt oder nahezu gefüllt ist. Die aufeinanderfolgenden Eingabe- und Ausgabefunktionen sind durch dicke und dünne Linien in der Mitte von Fig. 12 dargestellt. In Fig. 12B ist ein Bezirk K gekennzeichnet, in dem sich die Eingaben und Ausgaben zeitlich I überlappen. Dies ist jedoch unkritisch, wie noch einzusehen ist. I Wenn der Unterschied der Zählstände der Zähler Z1 und Z2 einen vorgegebenen Maximalwert (hier 6-2=4) erreicht, gibt der Ver- : gleicher 214 gemäß Fig. 11 über eine Leitung 217 ein Signal ab, ¹ das die Pufferauslesefunktionen unterbricht und das Zählen des 'Zählers Z2 unterbindet, während die Schaltkreise 211 eine I Zusatzanordnung bei in Stellung s befindlichem Schalter 204 eini fügen. Im Beispiel soll die Zusatzanordnung definiert sein durch i eine der Drei-Bitkombinationen der Familie der Ordnung η = 3, ; welche 2ⁿ = 8 Bits umfaßt. Wie bereits ausgeführt wurde, wird dies einzufügende Anordnung durch die letzten η Nutznachrichtenelemente definiert, die über den Leitungsabschitt Ai empfangen werden, und über den Abschnitt A. .. übertragen. Die drei Bits sind in die-

FR 973 014

509844/0315

sem Falle A4, B4, C4. Diese drei Elemente werden über eine Leitung 212a auch zu den einfügenden Schaltkreisen 211 übertragen. Wie die Fig. 12B zeigt, wird die Auslesung aus den Speicherstellen 200 unterbrochen, während die Zusatzanordnung S1 dem Sender 218 gemäß Fig. 11 über die Leitung Sx zugeführt wird. Beim betrachteten Beispiel soll eine andere Zusatzanordnung S2 eingefügt werden, wenn das Nachrichtenelement C6 übertragen ist.

Nun zum anderen Fall, der Entfernung von Zusatzanordnungen. Es wird angenommen, daß die wie vorerwähnt gebildete Nachricht mit den Zusatzanordnungen S1 und S2 über den Leitungsabschnitt A. .. mit der Geschwindigkeit 1/T2 übermittelt und am anderen Ende empfangen und über einen Leitungsabschnitt A. ~ ^rait der Geschwindigkeit 1/T3 < 1/T2 weiterübertragen wird. Dieser Fall ist gerade das umgekehrte des vorher betrachteten Falles; die Geschwindio- : keit auf dem Abschnitt A. .. ist jetzt größer als die auf dem Abschnitt ^Α·₊₂·

Fig. 13 ähnelt der Fig. 12. Die Empfangstaktimpulse mit der Periode T2 und die aufeinanderfolgenden Zählstände des Zählers Z1 sind rechts in der Fig. 13 dargestellt, wohingegen die Sendetaktimpulse mit der Periode T3 und die aufeinanderfolgenden Zählstände des Zählers Z2 sowie die über die Ausgangsleitung Sx zum nächsten Abschnitt A. ₂ ausgesandten Elemente links in der Figur ; dargestellt sind. Der Inhalt der Speicherstellen 2OO ist in der ! Mitte von Fig. 13 dargestellt. T3 ist größer als T2. '

Die aufeinanderfolgenden Eingabe- und Ausgabefunktionen sind wiederum mit dicken und dünnen Linien in der Mitte von Fig. 13 dargestellt. Dabei ergibt sich ein Zeitbereich N¹ gemäß Fig. 13A, bei dem sich Eingaben und Ausgaben überlappen. Sobald die Differenz zwischen den Zählständen der Zähler Z1 und Z2 einen vorgegebenen Maximalwert erreicht, wird eine Entscheidung gefällt, die anschließend ankommende Zusatzanordnung zu entfernen. Wie

FR 973 014

5098U/0315

bereits erläutert wurde, kann die Entfernung einer Zusatzanordnung bis zu η (hier η = 3) Bits vorverlegt werden. Damit wird ein Sicherheitsbereich gewährleistet. So können die Bits A4, B4, C4 und die fünf danach folgenden Bits 1, 2, ..., 5 entfernt werden, während 6, 7 und 8 mit A4, B4 und C4 identisch sind. Somit werden 2ⁿ = S Bits A4 ... 5 aus den entsprechenden Speicherstellen 200 i unterdrückt und die nachfolgenden acht Bits, nämlich 6,7,...

• j

weitergegeben. Sobald das Bit 5 empfangen ist, wird eine 8 vom '

Zählstand des Zählers Z1 subtrahiert. Damit wird der Zählstand :

7 - ö = -1 = 15; 6 wird in der Speicherstelle MO gespeichert, in ,

der vorher das Bit A4 stand. Danach werden weiter einlaufende ',

Bits in den Stellen 200 in üblicher Weise zwischengespei- j

chert. Auf ähnliche Weise wird ebenfalls die Zusatzanordnung S2 i entfernt. Dies ist im unteren Teil der Fig. 13B dargestellt.

Hier ist eine wichtige Bemerkung zu machen. Wenn die Übertragungsgeschwindigkeit 1/T3 (i. B. gleich 1/T1 ) viel kleiner als 1/T2 ist, dann tritt die Zone W bereits viel früher auf, bevor die Zusatzanordnung S1 empfangen ist. Dies ergibt jedoch kein Problem. S1 wurde in der Schnittstelle zwischen den Abschnitten A. j und A.₊₁ eingefügt; da 1/T3 sehr viel kleiner ist als 1/T2, ist 1/T3 kleiner als 1/T1, d.h. kleiner als die Übertragungsgeschwindigkeit auf dem Abschnitt A.. Dies bedingt jedoch, daß die Geschwindigkeit auf der Eingabeseite bei ST1 des Netzwerkes gemäß Fig. 1, die kleiner als die kleinste Geschwindigkeit im gesamten Netzwerk sein muß, kleiner als sowohl 1/T3 als auch 1/T1 ist. | Somit muß die über den Abschnitt A. übermittelte Nachricht bereits j Zusatzanordnungen eingefügt enthalten. Bevor die Zusatzanordnung ' S1 empfangen wird, müssen bereits andere Zusatzanordnungen in der Schnittstelle zwischen A. ... und A. ^₀ entfernt werden. !

1+I l+

Eine zweite wichtige Anmerkung ist zu machen. Da das Entfernen einer Zusatzanordnung ihrer NichtÜbertragung über den nachfolgenden Leitungsabschnitt gleichkommt, kann die Entfernung einer

FR 973 014

509844/0315

ίZusatzanordnung nur dann durchgeführt werden, wenn ihre übertra-'gung über den nächsten Leitungsabschnitt noch nicht begonnen hat. '-. Somit wird sofort beim Empfang der Anordnung der Zählstand des Zählers Z1 und dieser Zählstand -8 beide in den Schaltkreisen 215 gemäß Fig. 11 gespeichert, womit die Pufferstellen 200 gekennzeichnet werden, in denen die Zusatzanordnung gespeichert ist. Beim Empfang der Instruktion "Zusatzanordnung entfernen" bestimmt der Vergleicher 214, ob der Zählstand des Zählers Z2 innerhalb der beiden in den Schaltkreisen 215 gespeicherten Grenzwerte liegt. Wenn dies der Fall ist, dann bedeuted dies, daß die Auslesung der Zusatzanordnung aus den Speicherstellen 200 zur Weiterübertragung begonnen hat; wenn es nicht der Fall ist,, bedeuted dies, daß die Zusatzanordnung noch nicht weiterübertragen ist und wie erklärt entfernt werden kann.

Nun sollen die Schaltkreise 211 und 209 gemäß Fig. 11 zur Einfügung bzw. Erkennung von Zusatzanordnungen näher erläutert werden.

Die einfügenden Schaltkreise 211 sind in Fig. 14 dargestellt. Ein Register 300 mit η Stellen (in diesem Falle mit η = 3), ein Speicher 302 zur Speicherung der 2ⁿ (im Beispiel 8) Zusatzanordnungen, die durch 2ⁿ Kombinationen im Register 300 definierbar sind, und logische Schaltkreise 301 zur Adressierung der im Speicher 302 enthaltenen Zusatzanordnungen sind darin vorgesehen.

Die in eine Nachricht einzufügenden Zusatzanordnungen können jederzeit bestimmt werden, wenn die η vorangehenden Bits bekannt sind. Das entsprechende, im Speicher 302 enthaltene Anordnungswort wird dann unter Steuerung durch Taktimpulse über eine Leitung 207a ausgelesen und ergibt auf der Leitung 213 die Zusatzanordnung, die ihrerseits der Leitung Sx über den in der Stellung s befindlichen Schalter 204 zugeführt wird. Für diesen Fall sind die im Speicher 302 enthaltenen Worte die in der Fig. 3C in gebrochenen Umrandungen dargestellten Zusatzfolgeanordnungen.

FR 973 014

509844/0315

-25- 25125A1

Eine andere Ausführung der Schaltungsanordnung 211 ist in Fig. für η = 3 dargestellt. Bei dieser Ausführung wird jede Zusatzanordnung Bit für Bit zusammengestellt und nicht aus einem Speicher wie gemäß Fig. 14 ausgelesen. Eine Leitung 212a¹ ist mit der Leitung Sx und nicht mit der Leitung 212 verbunden. Damit wird es dem Register 300 in Fig. 15 ermöglicht, Informationen aus der gesendeten Nachricht aufzunehmen; damit wird auch jedes der aufeinanderfolgenden Bits der übertragenen Zusatzanordnung aufgenommen und jeweils das nächste Bit bestimmt. Dies ist unabhängig vom Wert von n.

Mit der Einrichtung gemäß Fig. 15 erfordert die Erzeugung von durch Drei-Bitkombinationen gemäß Fig. 3a definierten Zusatzanordnungen logische Funktionen (F) derart, daß bei Y = Z = 0-*-ß=1 wird und die Steuerleitung el eingeschaltet ist, wobei sich der Ausgabewert e3 auf der Leitung 213 unter Weglassung des Inverters 306 erzielen läßt. Die Fig. 16, für die angenommen wird, daß die in = 3 letzten Bits vor der Einfügung 011 sind, zeigt die auftretenden Vorgänge als Funktion der Zeit mit in den Registerstellen X, Y, Z gespeicherten Werten und mit α, β, e2, e3 die dann am Ausgang für e3 abgegebenen einzufügenden Werte der Zusatzanordnung S, während der Schalter 204 in die Stellung s umgelegt ist, sobald die Entscheidung zur Einfügung einer Zusatzanordnung getroffen ist.

Wenn die Erzeugung von Zusatzanordnungen verlangt wird, die durch Kombinationen der Familie der Ordnung η = 3 entsprechend Fign. 17a und 17b definiert sind, muß einfach el = 1 gemacht werden. Die logische Funktion (F) ist dann derart, daß bei Y=Z=I -*ß = 1; dabei wird e3~ mit eingeschalteten Inverter 306 auf die Leitung 213 ausgegeben. Angenommen, daß die Startkombination 000 sei, ist die entsprechende Zusatzanordnung in der Spalte e3~ gemäß Fig. 17c gegeben. Jede beliebige andere Startkombination kann natürlich verwendet werden. Z.B. ergibt die Startkombination 101 die Zusatzanordnung 11000101, wie in der Tabelle gemäß

FR 973 014

509844/0315

Fig. 17c gezeigt ist.

Die Erzeugung der Zusatzanordnungen der Unterfamilie der Ordnung η = 3, die mit der Fig. 9 erv/ähnt wurden, erfordert mit el = O ein (F) derart, daß mit Y=Z = O-*-ß = 1 die Übertragung der Werte e3 über die Leitung 213, wie in Fig. 18 dargestellt, erfolgt. Die Tabelle gemäß Fig. 13 zeigt, daß Kombinationen 111 oder 000 Zusatzanordnungen aus sechs Einsen oder sechs Nullen nach sich ziehen, daß aber alle anderen Drei-Bitkombinationen Anordnungen gemäß Fig. 9c definieren.

Daraus läßt sich erkennen, daß die Einrichtung geraäß Fig. 15 wie auch die Einrichtung gemäß Fig. 14 besonders flexibel ist und mit begrenztem Schaltkreisaufwand auszuführen ist.

Die Schaltkreise 304 und 305 gemäß Fig. 15 können solche herkömmlicher Art sein, wie sie in den Fign. 23 bis 25 illustriert sind.

Nun sollen die Schaltkreise 209 gemäß Fig. 11 zur Erkennung der Zusatzabschnitte erläutert werden.

Die Schaltkreise 209 sind als ein Beispiel in Fig. 19 dargestellt. Sie umfassen ein Register 400 mit 2ⁿ Stellen, in denen über eine Leitung 210 einlaufende Nachrichtenbits gespeichert werden. Die ι Ausgänge dieser Stellen führen zu logischen Schaltkreisen 401, die bei jeder der 2 verschiedenen Kombinationen von Bitwerten, i welche 2ⁿ Zusatzanordnungen der Familie der Ordnung η definieren, , ein Signal über die Leitung 216 geben, welches seinerseits kennzeichnet, daß eine dieser Zusatzanordnungen eingelaufen ist. Die logischen Schaltkreise 401 können üblicher Art sein gemäß ι Fig. 22 mit 2ⁿ = 8 ünd-Gliedern mit je 2ⁿ = 8 Eingängen, deren Aus·;-

gänge mit einem ODER-Glied verbunden sind, dessen Ausgang die Leitung 216 ist.

FR 973 014

5098U/031 S

Fig. 20 zeigt eine andere Version der Schaltkreise 209. Diese Version ist sehr ähnlich den Schaltkreisen 211 gemäß Fig. 15 und umfaßt ein Register 3o6, Schaltkreise 304' und 3O5¹ und ein Antivalenz-Glied XO mit den Eingängen α und β , wie sie in Fig. 20 dargestellt sind. Das Ausgangssignal dieses Antivalenz-Glieds wird über eine Leitung s2 zu einem der Eingänge eines zweiten Antivalenz-Glieds geführt, dessen anderem Eingang die über die Leitungen 210 und si empfangenen'Nachrxchtenelemente zugeführt werden. Das Ausgangssignal des zweiten Antivalenz-Glieds wird über eine Leitung s3 zu einem Zähler 307 geführt. Dieses Ausgangssignal ist immer dann ¹V, wenn das empfangene Element mit den vorangehenden Elementen eine entsprechende Kombination der Familie der Ordnung η bildet. Der Zähler 307, der immer dann auf "0" gelöscht wird, wenn eine "0" auf der Leitung s3 erscheint, zählt diese Einsen. Wenn 2=8 gezählt wird, bedeuted dies, daß eine Zusatzanordnung eingelaufen ist. Beim Abzählen der acht Einsen gibt der Zähler 307 über die Leitung 216 ein Signal ab, das den Empfang einer Zusatzanordnung kennzeichnet.

Fig. 21 illustriert die Funktionen der Schaltkreise gemäß Fig. In zeitlicher Folge sind die in den Registerstellen X, Y, Z gespeicherten Werte und ebenfalls die über die Leitungen si, s2, s3 und 216 laufenden Signale dargestellt. Gemäß Fig. 21 wird angenommen, daß die empfangene Nachricht die Informatxonselemente A, B, 0, 1, 1 und darauffolgend eine Zusatzanordnung S gemäß der vorliegenden Erfindung enthält. Die Schaltkreise gemäß Fig. 20 können leicht so ausgeführt werden, daß sie Zusatzanordnungen anderer Familien der Ordnung η mit verschiedenen Werten η erkennen können.

Kachstehend werden noch einige zusätzliche Anwendungen erwähnt, die nur geringfügige Änderungen des beschriebenen Verfahrens und der Schaltungsanordnungen gemäß der vorliegenden Erfindung erfordern .

FR 973 014

5098U/0315

Zusatzanordnungen könnten zur Trennung aufeinanderfolgender Nachrichtenteile verwendet werden, womit Auswahlen am Empfangsende erleichert werden, wie sie z.B. in einem Multiplexübertragungssystem interessant sind. Es wäre ebenfalls möglich, kurze Zusatzanordnungen zu verwenden, um die einzelnen Zeichen innerhalb einer Nachricht zu trennen. Da Nachrichten durch die eingefügten Zusatzanordnungen nicht gestört werden, können auch verschiedene Anordnungen verschiedenen Typs für verschiedene Zwecke in eine Nachricht eingefügt werden; so könnten z.B. die Anordnungen eines Typs dazu verwendet werden, Variationen der Übertragungsgeschwindigkeit auf aufeinanderfolgenden Leitungsabschnitten eines Netzwerks zu kompensieren; andere Anordnungen entsprechend der Erfindung, die jedoch zu einer anderen Familie gehören und mit abgewandelten Schaltkreisen erzeugt werden, könnten zur Trennung der einzelnen Nachrichtenteile einer Nachricht verwendet werden.

FR 973 014

509844/0315

Claims

•L^{A T} ENTANS P R Ü C H 13

Verfahren zur sendeseitigen Einfügung von Folgen zusätzlicher Inforraationselemente in digitaJLe Nachrichten, dadurch gekennzeichnet,
daß die jeweils einzusetzende Folgeanordnung durch die Werte der η Digitalelemente bestimmt wird, die der Unterbrechung zur Einfügung vorangehen,

und die als Folgeanordnungen einsetzbaren Wertekombinationen aus Digitalelementen bestehen, deren jedes einen von P Werten annehmen kann,

wobei die Bestimmung der einsetzbaren Folgeanordnungen nach den nachstehenden Verfahrensregeln erfolgt:

a) Aus einer gegebenen Familie der Ordnung η mit K = Pⁿ möglichen Kombinationen von η Digitalelementen wird eine vor M Möglichkeiten zur Definition der K zu verwendenden Kombinationen vorgegeben, bei der sich jede der Kombinationen aus der vorangehenden Kombination durch Zufügung eines Digitalelementes zu den η - 1 letzten Elementen der vorangehenden Kombination ergibt, womit aus der Familie der Ordnung η eine Klasse des Typs T definiert ist.

b) Es wird eine Folge SU von η + K Digitalelementen gebildet^ deren η erste Elemente eine der vorgenannten Kombinationen bilden,

wobei die nachfolgenden Digitalelemente so angeordnet sind, daß jedes Digitalelement mit den η - 1 ihm vorangehenden Elementen eine Gruppe von η Elementen bildet, deren Wertekombination der gleicht, die in der Klasse des Typs T folgt,

ferner die Kombination aus den η ihr vorangehenden Elementen gebildet ist und

die gebildete Folge SU nach K - 1 anderen Kombinationen am Ende wieder die Startkombination aufweist.

FR 973 014

509844/031 5

c) Auf diese Weise wird die Folgeanordnung von K Digitalelementen bestimmt, die nach der Kombination der η Elemente, welche am Anfang der Folge SCJ verwendet werden, einzufügen ist.

d) Durch zyklische Permutationen der Folge SU wird die Gesamtheit der K einsetzbaren Folgeanordnungen von K Dxgxtalelementen bestimmt, die jeweils auf die einzelnen K möglichen Kombinationen von η Dxgxtalelementen folgen sollen.

e) Bei jeder Unterbrechung wird die Folgeanordnung eingefügt, die der durch die η der Unterbrechung vorangehenden Elemente gegebenen Kombination entspricht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet.

daß die aufeinanderfolgenden Schritte für jede der M Mög- ^: lichkeiten zur Klassifizierung der K Kombinationen von η Dxgxtalelementen mit P möglichen Werten durchgeführt werden„ daß auf diese Weise ein Vorrat von K einsetzbaren Folgeanordnungen für jede der genannten M Klassifizierungsmöglichkeiten bestimmt wird und

daß bei der Verarbeitung in einem Nachrichtennetz überall ' die Folgeanordnungen der gleichen Typklasse zur Anwendung kommen.

3. Verfahren nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet,

daß die Familie von K möglichen Kombinationen in j Gruppen unterteilt ist, deren Gruppe Gi (i = 1, ..., j) Ki Kombinationen umfaßt, und

daß für jede Gruppe Gi eine Folge von η + Ki Dxgxtalelementen gebildet wird, die die Gesamtheit von Ki Folgeanordnungen mit Ki Elementen definieren.

FR 973 014

509844/0315

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,

daß mindestens eine Gruppe gegeben ist, deren einsetzbare Folgeanordnung aus der Wiederholung der letzten ihr vorangehenden Kombination besteht.

5. Verfahren nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet,

daß bei der Unterteilung in Gruppen und ebenfalls bei der Wiederholung von Kombinationen in allen Fällen die einsetzbaren Polgeanordnungen die gleiche Zahl von Digitalelementen aufweisen.

6. Verfahren nach einem der vorgenannten Ansprüche, dadurch . gekennzeichnet,

daß die verwendeten Digitalelemente Binärelemente mit P = sind.

7. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorgenannten Ansprüche, gekennzeichnet durch empfangsseitige Schaltkreise zur fortlaufenden Erkennung von Digitalelementfolgen, die zu einer eingefügten Folgeanordnung gehören.

β. Schaltungsanordnung nach Anspruch 7, gekennzeichnet durch sendeseitige Schaltkreise mit den folgenden Merkmalen:

a) Ein Register (300) zur Aufnahme aufeinanderfolgender zu übermittelnder Nachrichtenelemente und zur Speicherung von η Digitalelementen des Wertes P.

b) Logische Schaltkreise (301), die auf alle der möglichen Wertekombinationen von η eingespeicherten Elementen ansprechen.

FR 973 O'4

B098AA/0315

c) Ein Speicher (302) zur Abgabe jeweils eines von K Worten, die jedes einer der möglichen einsetzbaren K
Folgeanordnungen entsprechen und jedes dieser Worte
über die vorgenannten logischen Schaltkreise aufgrund in einer zu übermittelnden Nachricht enthaltener Elementanordnungen adressierbar ist.

9. Schaltungsanordnung nach Anspruch 7, gekennzeichnet durch sendeseitige Schaltkreise zur elementweisen Erzeugung einsetzbarer Folgeanordnungen in Abhängigkeit
von den η einer Unterbrechung vorangehenden Elementen mit den folgenden Merkmalen:

a) Ein Register (300) zur Speicherung von η Digitalelementen des Wertes P, wobei diesem Register sämtliche zu übermittelnden Nachrichtenelemente, sowohl die Nutzelemeiji te als auch die Elemente eingefügter Folgeanordnungen, zuführbar sind.

b) Logische Schaltkreise (304, 305) mit UND- und ODER-Gliedern, mit deren Hilfe entsprechend der Wertkombination im Register das nachfolgende Digitalelement innerhalb
der einzufügenden Folgeanordnung bestimmbar ist.

10. Schaltungsanordnung nach Anspruch 7, gekennzeichnet durch empfangsseitige Schaltkreise mit den folgenden Merkmalen:

a) Ein Register (400) zur Aufnahme von P Werte annehmenden Digitalelementen, wobei die Kapazität dieses Registers ausreicht, sämtliche Digitalelemente einer sendeseitig eingefügten Folgeanordnung aufzunehmen.

FR 973 014

5098U/0315

25125Λ1

b) K Sätze logischer Schaltkreise (401), die auf innerhalb der empfangenen Nachrichtenelemente enthaltene, den sendeseitig einfügbaren K Folgenanordnungen entsprechende Elementanordnungen ansprechen und mit deren Hilfe ein Steuersignal beim Empfang einer solchen Folgeanordnung erzeugbar ist.

11. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet,

daß die empfangsseitigen Schaltkreise zur Überwachung einlaufender Folgen daraufhin ausgebildet sind, ob das jeweils' empfangene Element zusammen mit dem η - 1 ihm vorangehenden Elementen die Kombination ergibt, die der nachfolgt, die durch die ihm vorangehenden η Elemente gegeben sind, unter Vorkehrung der folgenden Merkmale:

a) Ein Register (3θ6) zur Speicherung von η Digitalelementen mit P Werten.

b) Logische Schaltkreise (3Ο4¹, 305', XO) , die das normalerweise in einer der K Folgeanordnungen nachfolgende Digitalelement bestimmen, dieses Element mit dem empfangenen vergleichen und ein Steuersignal im Übereinstimmungsfalle abgeben.

c) Ein Zähler (307) zur Zählung, wie oft hintereinander ein vorgegebenes übereinstimmungssignal gebildet wird, und der dann ein Signal abgibt, wenn der erreichte Zählstand mit der vorgegebenen Elementzahl einer eingefügten Folgeanordnung übereinstimmt.

FR 973 014

509844/031 5