JPS59115648A - マンチエスタ符号復号化回路 - Google Patents
マンチエスタ符号復号化回路Info
- Publication number
- JPS59115648A JPS59115648A JP57225379A JP22537982A JPS59115648A JP S59115648 A JPS59115648 A JP S59115648A JP 57225379 A JP57225379 A JP 57225379A JP 22537982 A JP22537982 A JP 22537982A JP S59115648 A JPS59115648 A JP S59115648A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- bit cell
- decoding
- manchester code
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
本発明はマンチェスタ符号復号化回路９％にクロック同
期、符号則認識に基いて確実にエンコードデータをもと
のデータにデコードするマンチェスタ符号復号化回路に
関するものである。
期、符号則認識に基いて確実にエンコードデータをもと
のデータにデコードするマンチェスタ符号復号化回路に
関するものである。
（１３）、 技術の背景
例えば、光信号を利用したローカルネットワーク等にお
ける伝送路への信号を、ＮＲＺ方式により符号化した場
合、「０」が連続したり「１」が連続したときに、伝送
路上のリピータ等において。
ける伝送路への信号を、ＮＲＺ方式により符号化した場
合、「０」が連続したり「１」が連続したときに、伝送
路上のリピータ等において。
ＡＧＣが正常に動作しなくなり、またクロック抽出がで
きなくなるという問題がある。そこで、その問題を解決
するものとして、マンチェスタ符号による符号化方式が
提案されている。
きなくなるという問題がある。そこで、その問題を解決
するものとして、マンチェスタ符号による符号化方式が
提案されている。
第１図はマンチェスタ符号則の説明図を示す。
マンチェスタ符号により符号化する場合、１ビツトの情
報を示すビットセルを前半と後半に２分割し、前半部分
の極性を反転させる。すなわち、データｒＯＪ、ｒｌＪ
は第１図（イ）図示の如く表わされる。例えば、原デー
タが、第１凹部）図示め如く。
報を示すビットセルを前半と後半に２分割し、前半部分
の極性を反転させる。すなわち、データｒＯＪ、ｒｌＪ
は第１図（イ）図示の如く表わされる。例えば、原デー
タが、第１凹部）図示め如く。
ｒｏｌｌｏｏＪである場合には、マンチェスタ符号によ
ろエンコード干−タＭＲＤは、第１図（ハ）図示の如＜
、ｒｌｏｏｌｏｌｌｏｌｏＪの信号になる。
ろエンコード干−タＭＲＤは、第１図（ハ）図示の如＜
、ｒｌｏｏｌｏｌｌｏｌｏＪの信号になる。
マンチェスタ符号によれば、マーク率は一定となり、ま
た信号断の判定も可能である。
た信号断の判定も可能である。
（０，従来技術と問題点
マンチェスタ符号の復号化回路は、まだあまり知られて
いないが１例えば第２図図示の如き回路が考えられてい
る。
いないが１例えば第２図図示の如き回路が考えられてい
る。
第２図において、１ないし４けフリップ７０ツブ、５け
インバータ、６はナンド回路、７けアンド回路、ＭＲＤ
Ｈマンチェスタ・エンコードデータ、Ｄ１％はマンチェ
スタ・デコード結果タを表ワす。
インバータ、６はナンド回路、７けアンド回路、ＭＲＤ
Ｈマンチェスタ・エンコードデータ、Ｄ１％はマンチェ
スタ・デコード結果タを表ワす。
クロック信号ＣＬＯＣＫけ、符号方式に無関係に。
例えば高い周波数でサンプリングすることによつ−（、
受信信号の変換点を検出し、その情報に基づいて生成さ
れたクロック信号である。クロック信号ＣＬＯＣＫは、
フリップフロッグ１〜３に供給されろ。マンチェスター
エンコードデータＭＲＤは。
受信信号の変換点を検出し、その情報に基づいて生成さ
れたクロック信号である。クロック信号ＣＬＯＣＫは、
フリップフロッグ１〜３に供給されろ。マンチェスター
エンコードデータＭＲＤは。
クロック信号ＣＬＯＣＫによって、フリップフロップ１
に取り込まれ、さらに１クロツク遅れて、フリップフロ
ップ２に取り込まれろ。ナンド回路６の出力は、フリッ
プフロップ１およびフリップフロッグ２の出力ＱｆＪ″
−１ともに「］」になったときだけ、「０」になる。す
なわち、２連続“Ｈ”レベルを検出する。フリップフロ
ップ３は、クロック信号ｅＬＯｃＫを１／２分周するた
めのもので、２連続“Ｈ”レベルが検出されてから動作
を開始する。
に取り込まれ、さらに１クロツク遅れて、フリップフロ
ップ２に取り込まれろ。ナンド回路６の出力は、フリッ
プフロップ１およびフリップフロッグ２の出力ＱｆＪ″
−１ともに「］」になったときだけ、「０」になる。す
なわち、２連続“Ｈ”レベルを検出する。フリップフロ
ップ３は、クロック信号ｅＬＯｃＫを１／２分周するた
めのもので、２連続“Ｈ”レベルが検出されてから動作
を開始する。
フリップフロッグ３の出力の立ち上がりで、フリップフ
ロッグ４けマンチェスタ・エンコードデータＭＲ，Ｄを
取り込む。その結果、フリップフロッグ４の出力算がマ
ンチェスターデコードデータとなる。
ロッグ４けマンチェスタ・エンコードデータＭＲ，Ｄを
取り込む。その結果、フリップフロッグ４の出力算がマ
ンチェスターデコードデータとなる。
すなわち、上記提案されている第２図図示の回路は、マ
ンチェスターエンコードデータＭＲＤの各ビットセルの
前半のデータを基にして復号化していることになる。
ンチェスターエンコードデータＭＲＤの各ビットセルの
前半のデータを基にして復号化していることになる。
しかし、上記方式によれば、マンチェスタ符号認識が欠
如しているので、有効データ、無効データに無関係にデ
コードすることとなり、信頼性に欠ける。また、有効デ
ータでもクロック同期がはずれた場合、そのままデコー
ドされ、無効データになるという欠点を有している。す
なわち、同期引き込み、同期はずれが検出不可能で、有
効／無効データの識別が困難であり、さらに同期はずれ
時のデコード動作が不明となる。
如しているので、有効データ、無効データに無関係にデ
コードすることとなり、信頼性に欠ける。また、有効デ
ータでもクロック同期がはずれた場合、そのままデコー
ドされ、無効データになるという欠点を有している。す
なわち、同期引き込み、同期はずれが検出不可能で、有
効／無効データの識別が困難であり、さらに同期はずれ
時のデコード動作が不明となる。
（至）発明の目的と構成
本発明は上記問題点の解決を図り、クロック同期および
マンチェスタ符号則認識を行い、確実にデコードするマ
ンチェスタ符号復号方式を提供することを目的としてい
る。そのため２本発明は単にマンチェスタ符号のビット
セルの片側だけをデコードするのではなく、ビットセル
の前半と後半とをそれぞれ別々に復号化し、復号化した
データを逐次比較して、マンチェスタ符号則に反してい
ないかどうかをチェックするようにしたものである。す
なわち９本発明のマンチェスタ符号幾号化回路は、マン
チェスタ符号則によるエンコードデータの復合化回路に
おいて、データの開始を検出しビットセルの前半に同期
した第１のクロックおよびビットセルの後半に同期した
第２のクロックを生成するクロック同期部と、上記第１
のクロックに基づいてビットセルの前半部分をデコード
するとともに上記第２のクロックに基づいてビットセル
の後半部分をデコードする復合化部と、上記ビットセル
の前半部分および後半部分のデコード結果の一致／不一
致によりマンチェスタ符号であることを判別するマンチ
ェスタ符号認識部とをそなえたことを特徴としている。
マンチェスタ符号則認識を行い、確実にデコードするマ
ンチェスタ符号復号方式を提供することを目的としてい
る。そのため２本発明は単にマンチェスタ符号のビット
セルの片側だけをデコードするのではなく、ビットセル
の前半と後半とをそれぞれ別々に復号化し、復号化した
データを逐次比較して、マンチェスタ符号則に反してい
ないかどうかをチェックするようにしたものである。す
なわち９本発明のマンチェスタ符号幾号化回路は、マン
チェスタ符号則によるエンコードデータの復合化回路に
おいて、データの開始を検出しビットセルの前半に同期
した第１のクロックおよびビットセルの後半に同期した
第２のクロックを生成するクロック同期部と、上記第１
のクロックに基づいてビットセルの前半部分をデコード
するとともに上記第２のクロックに基づいてビットセル
の後半部分をデコードする復合化部と、上記ビットセル
の前半部分および後半部分のデコード結果の一致／不一
致によりマンチェスタ符号であることを判別するマンチ
ェスタ符号認識部とをそなえたことを特徴としている。
以下１図面を参照しつつ実施例に従って説明する。
（ト）０発明の実施例
第３図は本発明の一実施例構成、第４図は第３図図示実
施例の動作を説明するためのタイムチャートを示す。
施例の動作を説明するためのタイムチャートを示す。
図中、１０けクロック同期部、１ｌＦｉ復号化部。
１２はマンチェスタ符号認識部、１３ないし２０はフリ
ップフロッグ、２１および２２はインバータ、２３およ
び２４はナンド（ＮＡＮＤ）回路、２５ないし２８？′
ｉアンド（ＡＮＤ）回路、２９はイクスクルーシプ・オ
ア（ＥＯＩ’（、）回路を表わす。
ップフロッグ、２１および２２はインバータ、２３およ
び２４はナンド（ＮＡＮＤ）回路、２５ないし２８？′
ｉアンド（ＡＮＤ）回路、２９はイクスクルーシプ・オ
ア（ＥＯＩ’（、）回路を表わす。
クロック同期部１０け、受信信号中の２連続“Ｈ”レベ
ル検出でもって、データの立ち上がりを検出し。
ル検出でもって、データの立ち上がりを検出し。
データの立ち上がりに同期した２つのクロックを発生す
る回路である。本実施例の場合には、この同期化のため
にｒｌｌｏｏｌｌｏｏＪのパターンが数バイト実際のデ
ータの前に付加され通信が行われている。発生させられ
るクロックの１つは、ビットセルの前半に同期したもの
であり、もう一方はピントセルの後半に同期したもので
ある。
る回路である。本実施例の場合には、この同期化のため
にｒｌｌｏｏｌｌｏｏＪのパターンが数バイト実際のデ
ータの前に付加され通信が行われている。発生させられ
るクロックの１つは、ビットセルの前半に同期したもの
であり、もう一方はピントセルの後半に同期したもので
ある。
復号化部１１は、クロック同期部１０が発生したクロッ
クに基づいて、ビットセルの前半部分と後半部分とを、
それぞれ別々にデコードする回路である。マンチェスタ
符号認識部１２は、復号化部１１がデコードしたビット
セルの前半部分の出力を反転させたものと、ビットセル
の後半部分の出力とを比較し、一致するときに、マンチ
ェスタ・デコードデータＲ，Ｄとして、デコード結果を
出力するものである。なお２本実施例において１ｌ−１
′。
クに基づいて、ビットセルの前半部分と後半部分とを、
それぞれ別々にデコードする回路である。マンチェスタ
符号認識部１２は、復号化部１１がデコードしたビット
セルの前半部分の出力を反転させたものと、ビットセル
の後半部分の出力とを比較し、一致するときに、マンチ
ェスタ・デコードデータＲ，Ｄとして、デコード結果を
出力するものである。なお２本実施例において１ｌ−１
′。
四期保穫のブζめに、同期が外れても２ビツトだけは同
期が外れていないとみるようにする２段の保護回路が付
加されている。
期が外れていないとみるようにする２段の保護回路が付
加されている。
次に第４図を参照しつつ、第３図図示回路の動作を説明
する。
する。
クロック同期部１０には、別口路でもって符号方式に無
関係に生成されたクロック信号ＣＬＯＣＫを、インバー
タ２１で反転させた信号Ａが供給される。この信号Ａは
、フリップフロップ１３〜１５の動作クロックとされる
。受信信号のマンチェスタ・エソコードデータＭＲＤは
、信号Ａのクロックにより、フリップフロップ１３に取
り込まれる。
関係に生成されたクロック信号ＣＬＯＣＫを、インバー
タ２１で反転させた信号Ａが供給される。この信号Ａは
、フリップフロップ１３〜１５の動作クロックとされる
。受信信号のマンチェスタ・エソコードデータＭＲＤは
、信号Ａのクロックにより、フリップフロップ１３に取
り込まれる。
フリップフロップ１３の出力信号Ｂｉ−ｊ、第４図図示
の如くになる。次の信号Ａのクロックにより。
の如くになる。次の信号Ａのクロックにより。
信号Ｂはフリップフロップ１４に取り込まれ、フリップ
フロップ１３には、新しいマンチェスタ轡エンコードデ
ータＭｌ（Ｄがセットされる。すなわち。
フロップ１３には、新しいマンチェスタ轡エンコードデ
ータＭｌ（Ｄがセットされる。すなわち。
フリップフロップ１３とフリップフロップ１４ 、！：
は、常に１クロック分のずれが生じている。
は、常に１クロック分のずれが生じている。
フリップフロップ１３の出力とフリップフロップ１４の
出力とは、ナンド回路２３に入力され。
出力とは、ナンド回路２３に入力され。
２連続“Ｈ”レベルの検出が行われる。すなわち。
フリップフロップ１３とフリップフロップ゛１４の出力
が、ともにＦ１”レベルのときにだけ、ナンド回路２３
σ）出力は、“Ｌ″レベルなる。
が、ともにＦ１”レベルのときにだけ、ナンド回路２３
σ）出力は、“Ｌ″レベルなる。
フリップフロップ１５は、２連続“Ｈ”レベル検出によ
るデータの立ち上がりに同期して、信号Ａのクロックを
１ｌ２分周するためのものである。
るデータの立ち上がりに同期して、信号Ａのクロックを
１ｌ２分周するためのものである。
フリップフロップ１５の否定出力Ｑとナンド回路２３の
出力とのアンドを取り込むことにより実現され、７１Ｊ
ツブフロツプ１５の出力信号１ｕ、第４図図示の如くに
なる。信号Ａをインノ（−夕２２によって反転させたも
のと、信号ｌとのアンドをアンド回路２６によってとる
ことにより、ビットセルの前半に同期したクロックＣが
得られる。また、信号Ａを反転させたものと、フリップ
フロップ１５の否定出力Ｑとのアンドを、アンド回路２
７によってとることにより、ビットセルの後半に同期し
たクロックＤが得られる。
出力とのアンドを取り込むことにより実現され、７１Ｊ
ツブフロツプ１５の出力信号１ｕ、第４図図示の如くに
なる。信号Ａをインノ（−夕２２によって反転させたも
のと、信号ｌとのアンドをアンド回路２６によってとる
ことにより、ビットセルの前半に同期したクロックＣが
得られる。また、信号Ａを反転させたものと、フリップ
フロップ１５の否定出力Ｑとのアンドを、アンド回路２
７によってとることにより、ビットセルの後半に同期し
たクロックＤが得られる。
復号化ｓ １１のフリップフロップ１６は、クロックＣ
の笠ち上がり時に信号Ｂ、すなわち、フリップフロップ
１３にセットされたマンチェスタ・エンコードデータＭ
ＲＤを取り込む。出力信号Ｆは、第４図図示の如くにな
る。また、フリップフロップ１７は、ビットセルの後半
のクロックＤの立ち上がりで、信号Ｂを取り込む。従っ
て、フリップフロップ１７の出力信号Ｅは、第４図図示
の如くになり、ビットセル後半のデコードデータを表わ
す。フリップフロップ１６の出力信号Ｆは。
の笠ち上がり時に信号Ｂ、すなわち、フリップフロップ
１３にセットされたマンチェスタ・エンコードデータＭ
ＲＤを取り込む。出力信号Ｆは、第４図図示の如くにな
る。また、フリップフロップ１７は、ビットセルの後半
のクロックＤの立ち上がりで、信号Ｂを取り込む。従っ
て、フリップフロップ１７の出力信号Ｅは、第４図図示
の如くになり、ビットセル後半のデコードデータを表わ
す。フリップフロップ１６の出力信号Ｆは。
後半クロックＤのタイミングで、フリップフロップ１８
に取り込まれる。フリップフロップ１８の出力信号Ｇは
、ビットセルの前半によるデコードデータとなり、第４
図図示の如くになる。
に取り込まれる。フリップフロップ１８の出力信号Ｇは
、ビットセルの前半によるデコードデータとなり、第４
図図示の如くになる。
マンチェスタ符号認識部１２け、イクスクルーシプ・オ
ア回路２９によって、信号Ｅと信号Ｇとの排他的論理和
をとる。ビットセルの後半部によるデコード結果と、前
半部によるデコード結果とが一致していれば、イクスク
ルーシプ・オア回路２９の出力信号Ｈけ Ｍ Ｌ”レベ
ルとなる。これによって、入力受信信号がマンチェスタ
符号則に反していないかどうかのチェックがなされるこ
とになる。
ア回路２９によって、信号Ｅと信号Ｇとの排他的論理和
をとる。ビットセルの後半部によるデコード結果と、前
半部によるデコード結果とが一致していれば、イクスク
ルーシプ・オア回路２９の出力信号Ｈけ Ｍ Ｌ”レベ
ルとなる。これによって、入力受信信号がマンチェスタ
符号則に反していないかどうかのチェックがなされるこ
とになる。
信号Ｈに、ビットセルの後半クロックＤのタイミングで
フリップフロップ１９に取り込まれ９次のクロックＤで
フリップフロップ１９の内容がフリップフロップ２０に
移される。ナンド回路２４によって、フリップフロップ
１９の出力とフリップフロップ２０の出力とが、ともに
“Ｈ″レベルないかどうかのチェックが行われる。とも
に”Ｈ”レベルでないときに、データイネブール信号Ｊ
が“Ｈ”レベルにガリ、アンド回路２８を介して、マン
チェスタ・デコードデータＲＤが出力さレル。々お、こ
の同期保護のためのフ１１ ノブフロップ１９および２
０は、必ずしも必要ではなく。
フリップフロップ１９に取り込まれ９次のクロックＤで
フリップフロップ１９の内容がフリップフロップ２０に
移される。ナンド回路２４によって、フリップフロップ
１９の出力とフリップフロップ２０の出力とが、ともに
“Ｈ″レベルないかどうかのチェックが行われる。とも
に”Ｈ”レベルでないときに、データイネブール信号Ｊ
が“Ｈ”レベルにガリ、アンド回路２８を介して、マン
チェスタ・デコードデータＲＤが出力さレル。々お、こ
の同期保護のためのフ１１ ノブフロップ１９および２
０は、必ずしも必要ではなく。
また必要に応じて２段以上設けるようにしてもよい。
（Ｆ）０発明の詳細
な説明した如く本発明によれば、マンチェスタ符号の復
号化にあたって、同期はずれの検出および伝送路エラー
の検出が可能になり、確実な復号化が可門詫になる。ま
た、データの区切りも検出でき、パフォーマンスを向上
させ、信頼性を向上させることができる。
号化にあたって、同期はずれの検出および伝送路エラー
の検出が可能になり、確実な復号化が可門詫になる。ま
た、データの区切りも検出でき、パフォーマンスを向上
させ、信頼性を向上させることができる。
第１図はマンチェスタ符号側の説明図、第２図は従来提
案されているマンチェスタ符号復号化回路の例、第３図
は本発明の一実施例構成、第４図は第３図図示実施例の
動作を説明するためのタイムチャートを示す。 図中、１０はクロック同期部、１１は復号化部。 １２はマンチェスタ符号認識部を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １）寛（外１名）
案されているマンチェスタ符号復号化回路の例、第３図
は本発明の一実施例構成、第４図は第３図図示実施例の
動作を説明するためのタイムチャートを示す。 図中、１０はクロック同期部、１１は復号化部。 １２はマンチェスタ符号認識部を表わす。 特許出願人 富士通株式会社 代理人弁理士 森 １）寛（外１名）
Claims (1)
- マンチェスタ符号則によるエンコードデータの復号化回
路において、データの開始を検出しピットセルの前半に
同期した第１のクロックおよびビットセルの後半に同期
した第２のクロックを生成するクロック同期部と、上記
第１のクロックに基づいてピットセルの前半部分をデコ
ードするとともに上記第２のクロックに基づいてピット
セルの後半部分をデコードする復号化部と、上記ビット
セルの前半部分および後半部分のデコード結果の一致／
不一致によりマンチェスタ符号であることを判別するマ
ンチェスタ符号認識部とをそなえたことを特徴とするマ
ンチェスタ符号復合化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225379A JPS59115648A (ja) | 1982-12-22 | 1982-12-22 | マンチエスタ符号復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225379A JPS59115648A (ja) | 1982-12-22 | 1982-12-22 | マンチエスタ符号復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59115648A true JPS59115648A (ja) | 1984-07-04 |
| JPH0129339B2 JPH0129339B2 (ja) | 1989-06-09 |
Family
ID=16828424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57225379A Granted JPS59115648A (ja) | 1982-12-22 | 1982-12-22 | マンチエスタ符号復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59115648A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0187342A2 (en) * | 1984-12-27 | 1986-07-16 | Hitachi, Ltd. | Decoding circuit |
| JPS6429120A (en) * | 1987-04-30 | 1989-01-31 | American Telephone & Telegraph | Manchester code receiver and its operation method |
| JPH02153644A (ja) * | 1988-12-05 | 1990-06-13 | Komatsu Ltd | シリアルデータ通信システムにおけるエラー検出方式 |
| EP0469622A2 (de) * | 1990-08-02 | 1992-02-05 | Sgs-Thomson Microelectronics Gmbh | Verfahren und Vorrichtung zur Demodulation eines biphasenmodulierten Signals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503563A (ja) * | 1973-05-12 | 1975-01-14 | ||
| JPS5255462A (en) * | 1975-10-31 | 1977-05-06 | Toshiba Corp | Signal converter |
-
1982
- 1982-12-22 JP JP57225379A patent/JPS59115648A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503563A (ja) * | 1973-05-12 | 1975-01-14 | ||
| JPS5255462A (en) * | 1975-10-31 | 1977-05-06 | Toshiba Corp | Signal converter |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0187342A2 (en) * | 1984-12-27 | 1986-07-16 | Hitachi, Ltd. | Decoding circuit |
| JPS6429120A (en) * | 1987-04-30 | 1989-01-31 | American Telephone & Telegraph | Manchester code receiver and its operation method |
| JPH02153644A (ja) * | 1988-12-05 | 1990-06-13 | Komatsu Ltd | シリアルデータ通信システムにおけるエラー検出方式 |
| EP0469622A2 (de) * | 1990-08-02 | 1992-02-05 | Sgs-Thomson Microelectronics Gmbh | Verfahren und Vorrichtung zur Demodulation eines biphasenmodulierten Signals |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0129339B2 (ja) | 1989-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027335A (en) | DC free encoding for data transmission system | |
| US4462051A (en) | Demodulator for an asynchronous binary signal | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| EP1176753B1 (en) | Method and system for sychronizing serial data | |
| US4628309A (en) | System and device for remote surveillance of equipment on a digital transmission link without interrupting traffic | |
| JPS59115648A (ja) | マンチエスタ符号復号化回路 | |
| AU612431B2 (en) | Frame synchronizing method and system | |
| ES418941A1 (es) | Un metodo para registrar un bloque de datos digitales, des-codificar dichos datos registrados y detectar errores de formato en dichos datos registrados. | |
| CN102355318A (zh) | 时钟基准类型的识别方法及装置 | |
| US4689790A (en) | Method and apparatus for remote signalling on a digital transmission link | |
| JPH0152937B2 (ja) | ||
| JPS61101138A (ja) | フレ−ム同期方式 | |
| JPS5869151A (ja) | 復号化回路 | |
| JPS61263326A (ja) | フレ−ム同期検出方法 | |
| CN116961866A (zh) | 一种容错同步时钟传输系统 | |
| JPH0221183B2 (ja) | ||
| JP2718095B2 (ja) | パリテイチエツク方式 | |
| JPS63226754A (ja) | バスデ−タエラ−検出方式 | |
| JPH03184446A (ja) | マンチェスタ符号復号化回路 | |
| JPH0345948B2 (ja) | ||
| JPS58220545A (ja) | デイジタル伝送方式 | |
| JPS61135230A (ja) | Ｃｍｉ符号誤り検出回路 | |
| JPH0137890B2 (ja) | ||
| KR20040084231A (ko) | 전송 장치의 수신 속도 감지 장치 | |
| JPS6129228A (ja) | デジタルデ−タ伝送方式 |