CN116961866A - 一种容错同步时钟传输系统 - Google Patents

一种容错同步时钟传输系统 Download PDF

Info

Publication number
CN116961866A
CN116961866A CN202310754895.7A CN202310754895A CN116961866A CN 116961866 A CN116961866 A CN 116961866A CN 202310754895 A CN202310754895 A CN 202310754895A CN 116961866 A CN116961866 A CN 116961866A
Authority
CN
China
Prior art keywords
codes
transmission
unique
transmission system
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310754895.7A
Other languages
English (en)
Inventor
梁科
王元龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Norel Systems Ltd
Original Assignee
Norel Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Norel Systems Ltd filed Critical Norel Systems Ltd
Priority to CN202310754895.7A priority Critical patent/CN116961866A/zh
Publication of CN116961866A publication Critical patent/CN116961866A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Abstract

本发明公开了一种容错同步时钟传输系统，包括第一传输终端、第二传输终端、第一传输通道，第一传输终端通过第一传输通道连接第二传输终端，第一传输终端以预设时间间隔通过第一传输通道向第二传输终端发送第一传输帧，第一传输帧包含第一同步头，第二传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟，第一同步头由n1个开始符组成，n1≥3，开始符经过线路码编码，第二传输终端使用接收到的开始符确定第一同步头的位置，在所述n1个开始符中，当最多两个开始符出现错误时，第二传输终端仍能够使用接收到的开始符确定其所在第一同步头的位置。

Description

一种容错同步时钟传输系统
技术领域
本发明涉及通信技术领域，具体涉及一种容错同步时钟传输系统。
背景技术
在串行数据传输系统中，为节省线材，通信线路上往往没有专门用于传输时钟信号的时钟线，为使得接收端能够正确接收数据，一般使用将数据进行线路码编码后再传输的方法，通过线路编码增加传输数据比特之间的跳变，在接收端再通过时钟与数据恢复电路恢复出来时钟，进行数据采样。此方法在PCIe、USB3.0、Displayport等传输协议中所使用。上述方法中，要求传输数据是连续的不能中断，否则会造成时钟恢复过程中断，进而导致接收数据错误。
在另一类基于时间片的分时传输系统中，例如在常见的车载音频传输系统中，常采用分时传输的办法传输音频数据，每个时间片传输一个或多个音频采样点，系统在时间片之间不传输数据，也就是说，时钟恢复电路不能依赖于数据的连续传输。
为了进行时钟恢复，发送端可在一个时间片的数据前增加一段特殊字符作为同步头，接收端在收到同步头后，使用同步头位置可进行时钟恢复生成本地时钟，所述同步头位置为接收端收到同步头最后1比特后的时间，接收端利用生成的本地时钟采样数据，从而达到正确接收数据的目的。
在车载串行数据传输系统中，由于车内环境可能存在噪声干扰，同步头可能出现误码情况，若同步头因误码被漏检，有可能引起时钟恢复错误。
目前缺少一种既可以通过接收到的同步头位置恢复时钟，而同步头位置检测又能够不受同步头误码影响的方法。
发明内容
本发明所要解决的技术问题是，如何既可以通过接收到的同步头位置恢复时钟，而同步头位置检测又能够不受同步头误码影响。
为了解决上述技术问题，本发明采用的技术方案是：
作为本发明的一种容错同步时钟传输系统，包括第一传输终端、第二传输终端、第一传输通道，第一传输终端通过第一传输通道连接第二传输终端，所述第一传输终端以预设时间间隔通过第一传输通道向第二传输终端发送第一传输帧，所述第一传输帧包含第一同步头，所述第二传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟，所述第一同步头由n1个开始符组成，n1≥3，所述开始符经过线路码编码，所述第二传输终端使用接收到的开始符确定第一同步头的位置，在所述n1个开始符中，当最多两个开始符出现错误时，第二传输终端仍能够使用接收到的开始符确定其所在第一同步头的位置。
优选地，所述n1个开始符中至少包含3个唯一K码。
优选地，所述3个唯一K码为K1、K2、K3，3个K码互不相同。
优选地，所述3个唯一K码为K1、K1、K1，3个K码相同，所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1，D1在第一同步头中不是第一个或最后一个开始符。
优选地，所述3个唯一K码为K1、K1、K2，2个K1相同，K1与K2不同，所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1。
优选地，所述3个唯一K码为K1、K1、K1，3个K码相同，所述n1≥5，除3个唯一K码外，n1个开始符中还包含D码D1和D2，D1与D2不同。
优选地，所述第一传输帧还包含第一数据域，用于传输数据。
优选地，所述同步时钟传输系统还包含第二传输通道及第三传输终端，所述第二传输通道连接第二传输终端，第二传输终端通过第二传输通道向第三传输终端发送第二传输帧，所述第二传输帧包含第二同步头，所述第二同步头与第一同步头同步，所述第三传输终端使用接收到的第二同步头位置进行时钟恢复生成本地时钟，所述第二同步头由n2个开始符组成，n2≥3，所述开始符经过线路码编码，所述第三传输终端使用接收到的开始符确定第二同步头的位置，在所述n2个开始符中，当最多两个开始符出现错误时，第三传输终端仍能够使用接收到的开始符确定其所在第二同步头的位置。
优选地，所述n2个开始符中至少包含3个唯一K码。
优选地，所述3个唯一K码为K1、K2、K3，3个K码互不相同。
优选地，所述3个唯一K码为K1、K1、K1，3个K码相同，所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1，D1在第一同步头中不是第一个或最后一个开始符。
优选地，所述3个唯一K码为K1、K1、K2，2个K1相同，K1与K2不同，所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1。
优选地，所述3个唯一K码为K1、K1、K1，3个K码相同，所述n1≥5，除3个唯一K码外，n1个开始符中还包含D码D1和D2，D1与D2不同。
优选地，所述第二传输帧还包含第二数据域，用于传输数据。
优选地，所述第二传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟，然后使用生成的本地时钟发送第二传输帧。
优选地，所述线路码编码为8b/10b编码。
优选地，所述线路码编码为9b/10b编码。
作为本发明的一种传输终端，连接着第一传输通道，所述传输终端从第一传输通道接收按预设时间间隔传输的第一传输帧，所述第一传输帧包含第一同步头，所述传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟，所述第一同步头由n1个开始符组成，n1≥3，所述开始符经过线路码编码，所述传输终端使用接收到的开始符确定第一同步头的位置，在所述n1个开始符中，当最多两个开始符出现错误时，所述传输终端仍能够使用接收到的开始符确定其所在第一同步头的位置。
优选地，所述n2个开始符中至少包含3个唯一K码。
优选地，所述3个唯一K码为K1、K2、K3，3个K码互不相同。
优选地，所述3个唯一K码为K1、K1、K1，3个K码相同，所述n2≥4，除3个唯一K码外，n2个开始符中还包含D码D1，D1在第一同步头中不是第一个或最后一个开始符。
优选地，所述3个唯一K码为K1、K1、K2，2个K1相同，K1与K2不同，所述n2≥4，除3个唯一K码外，n2个开始符中还包含D码D1。
优选地，所述3个唯一K码为K1、K1、K1，3个K码相同，所述n2≥5，除3个唯一K码外，n2个开始符中还包含D码D1和D2，D1与D2不同。
优选地，所述第一传输帧还包含第一数据域，用于传输数据。
优选地，所述传输终端还连接着第二传输通道，所述传输终端通过第二传输通道发送第二传输帧，所述第二传输帧包含第二同步头，所述第二同步头由n2个开始符组成，n2≥3，
优选地，所述开始符经过线路码编码，所述第二同步头与第一同步头同步，接收第二同步头的终端使用接收到的第二同步头位置进行时钟恢复生成本地时钟，所述接收第二同步头的终端使用接收到的开始符确定第二同步头的位置，在第二同步头所述n2个开始符中，当最多两个开始符出现错误时，接收第二同步头的终端仍能够使用接收到的开始符确定其所在第二同步头的位置。
优选地，所述n2个开始符中至少包含3个唯一K码。
优选地，所述3个唯一K码为K1、K2、K3，3个K码互不相同。
优选地，所述3个唯一K码为K1、K1、K1，3个K码相同，所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1，D1在第一同步头中不是第一个或最后一个开始符。
优选地，所述3个唯一K码为K1、K1、K2，2个K1相同，K1与K2不同，所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1。
优选地，所述3个唯一K码为K1、K1、K1，3个K码相同，所述n1≥5，除3个唯一K码外，n1个开始符中还包含D码D1和D2，D1与D2不同。
优选地，所述第二传输帧还包含第二数据域，用于传输数据。
优选地，所述传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟，然后使用生成的本地时钟发送第二传输帧。
优选地，所述线路码编码为8b/10b编码。
优选地，所述线路码编码为9b/10b编码。
附图说明
图1是本发明一种容错同步时钟传输系统的框图；
图2是本发明一种容错同步时钟传输系统中，第一传输终端发送第一传输帧的示意图；
图3是本发明一种容错同步时钟传输系统中，第一传输帧的结构图和第一同步头位置的示意图；
图4是本发明一种容错同步时钟传输系统中，一种类型同步头的示意图；
图5是本发明一种容错同步时钟传输系统中，另一种类型同步头的示意图；
图6是本发明一种容错同步时钟传输系统中，又一种类型同步头的示意图；
图7是本发明一种容错同步时钟传输系统中，再一种类型同步头的示意图；
图8是本发明另一种容错同步时钟传输系统的框图。
图9是本发明另一种容错同步时钟传输系统中，第一传输终端发送第一传输帧和第二传输终端发送第二传输帧的示意图；
图10是本发明又一种容错同步时钟传输系统的框图。
其中：
1 第一传输终端 2 第二传输终端
3 第一传输通道 4 第三传输终端
5 第二传输通道
具体实施方式
下面将结合附图对本发明实施例中的技术方案进行清楚、完整地描述，可以理解的是，所描述的实施例仅是本发明的一部分实施例，而不是全部实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，在本发明的一个应用实施例中，作为本发明的一种容错同步时钟传输系统，用于传输同步时钟，所述传输系统包括第一传输终端1、第二传输终端2、第一传输通道3，第一传输终端1通过第一传输通道3连接第二传输终端2。
如图2所示，在本实施例中，第一传输终端1以预设时间间隔T1通过第一传输通道3向第二传输终端2发送第一传输帧，A0、A1、A2、……均为第一传输帧。
如图3所示，在本实施例中，第一传输帧包含第一同步头，第二传输终端2使用接收到的第一同步头位置进行时钟恢复生成本地时钟，所述第一同步头位置为第二传输终端2接收并识别到第一同步头的时间，接收并识别到同步头后产生同步头位置信息，此信息送入锁相环电路用以产生与同步头同频的时钟信号。
本发明不限制同步头接收电路的实现方法，也不限制如何使用同步头位置信息恢复时钟。可以使用多种手段接收同步头，例如可以使用过采样接收电路，过采样时钟远大于传输速率(至少为3倍)，识别到同步头后产生同步头位置信息，然后此信息送入锁相环电路用以产生与同步头同频的时钟信号。
第一同步头由n1个开始符组成，n1≥3。开始符经过线路码编码后发送到第一传输通道3，常见的线路码有4b/5b码、8b/10b码和9b/10b码等，采用线路码对开始符进行编码，可以保证同步头中有足够的“0”和“1”跳变，在同步头传输过程中达到减少或消除信号直流分量的目的，从而降低接收电路设计难度并降低接收误码率，以便于在接收端恢复时钟。线路码包含K码和D码，通常采用K码对控制字符进行编码，采用D码对数据进行编码，当一个K码的二进制序列只在其所编码的控制字符中出现，在任意D码以及D码的组合当中都不会出现，则称这个K码为唯一K码，例如，在目前已广泛应用于SATA、PCIE、RapidIO、USB3.0等协议的8b/10b编码标准中，K28.1、K28.5和K28.7为唯一K码，采用唯一K码作为开始符可以避免在数据域中误检出同步头。本实施例中线路码采用8b/10b码，但本发明不限制所使用的线路码。一个8b/10b编码前的符号为8比特，一个8b/10b编码后的符号为10比特。
如图3所示，在本实施例中，第一传输帧还包含第一数据域，第一数据域用于传输数据，在其他实施例中，第一传输帧也可以不包含第一数据域。
在本实施例中，第二传输终端2使用接收到的开始符确定第一同步头的位置。在国际标准ISO7637-2快速短脉冲干扰测试中，每一个快速短脉冲对传输线上信号的干扰时间可以达到50ns，以100Mbps数据传输速率为例，传输通道上将出现连续5比特错误，当这5比特分属2个开始符时，可导致2个开始符出现错误。在第一同步头的n1个开始符中，当最多两个开始符出现错误时，第二传输终端仍能够使用接收到的开始符确定其所在第一同步头的位置，为了实现这一点，n1个开始符中至少包含3个唯一K码。
如图4(a)所示，n1＝3，第一同步头由3个互不相同的唯一K码K1、K2、K3组成，图4(b)至图4(d)分别给出了第一同步头中有两个开始符出错时的3种情况(阴影部分为错误的开始符)，即分别检测到“K1”、“K2”、“K3”，这3种情况相互独立，第二传输终端2能够区分。以图4(b)所示K2和K3出现错误为例，当第二传输终端2检测到“K1”后再过20比特(一个8b/10b编码后的开始符为10比特)，为第一同步头结束的时间。
如图5(a)所示，n1＝4，第一同步头由3个相同的唯一K码K1、K1、K1和D码D1组成，D1在第一同步头中不是第一个或最后一个开始符，图5(b)至图5(g)分别给出了第一同步头中有两个开始符出错时的6种情况(阴影部分为错误的开始符，“X”表示一个8b/10b编码后的错误开始符)，即分别检测到“K1D1”、“K1XK1”、“K1XXK1”、“D1K1”、“D1XK1”、“K1K1”，这6种情况相互独立，第二传输终端2能够区分。以图5(c)所示D1和第三个K1出现错误为例，当第二传输终端2检测到“K1XK1”后再过10比特，为第一同步头结束的时间。
如图6(a)所示，n1＝4，第一同步头由3个唯一K码K1、K1、K2和D码D1组成，2个K1相同，K1与K2不同，图6(b)至图6(g)分别给出了第一同步头中有两个开始符出错时的6种情况(阴影部分为错误的开始符，“X”表示一个8b/10b编码后的错误开始符)，即分别检测到“K1K1”、“K1XK2”、“K1XXD1”、“K1K2”、“K1XD1”、“K2D1”，这6种情况相互独立，第二传输终端2能够区分。以图6(b)所示K2和D1出现错误为例，当第二传输终端2检测到“K1K1”后再过20比特，为第一同步头结束的时间。
如图7(a)所示，n1＝5，第一同步头由3个相同的唯一K码K1、K1、K1和2个不同的D码D1、D2组成，图7(b)至图7(k)分别给出了第一同步头中有两个开始符出错时的10种情况(阴影部分为错误的开始符，“X”表示一个8b/10b编码后的错误开始符)，即分别检测到“K1K1K1”、“K1K1XD1”、“K1K1XXD2”、“K1XK1D1”、“K1XK1XD2”、“K1XXD1D2”、“K1K1D1”、“K1K1XD2”、“K1XD1D2”、“K1D1D2”，这10种情况相互独立，第二传输终端2能够区分。以图7(b)所示D1和D2出现错误为例，当第二传输终端2检测到“K1K1K1”后再过20比特，为第一同步头结束的时间。
出图4至图7所示实施例仅为本发明中第一同步头的较佳实施例，本发明的保护范围不局限于这些实施例。
本实施例中，第一传输终端1、第二传输终端2中的任意一个或两个，均可以以集成电路芯片的形式存在。
如图8所示的本发明的另一个应用实施例中，作为本发明的一种容错同步时钟传输系统，用于传输同步时钟，与图1所示实施例相比，所述传输系统不仅包括第一传输终端1、第二传输终端2、第一传输通道3，还包括第三传输终端4、第二传输通道5，第一传输终端1通过第一传输通道3连接第二传输终端2，第二传输终端2通过第二传输通道5连接第三传输终端4。
如图9所示，在本实施例中，第一传输终端1以预设时间间隔T1通过第一传输通道3向第二传输终端2发送第一传输帧，A0、A1、A2、……均为第一传输帧，第二传输终端2在收到第一传输帧后，使用生成的本地时钟以预设时间间隔T2发送第二传输帧，B0、B1、B2、……均为第二传输帧。
在本实施例中，第一传输帧的结构如图3所示。与图3所示第一传输帧的结构类似，第二传输帧包含第二同步头，第三传输终端4使用接收到的第二同步头位置进行时钟恢复生成本地时钟，所述第二同步头位置为第三传输终端4收到第二同步头的时间。第二同步头由n2个开始符组成，n2≥3，开始符经过线路码编码后发送到第三传输终端4。在本实施例中，第二传输帧还包含第二数据域，第二数据域用于传输数据，在其他实施例中，第二传输帧也可以不包含第二数据域。
在本实施例中，第三传输终端4使用接收到的开始符确定第二同步头的位置。在第二同步头的n2个开始符中，当最多两个开始符出现错误时，第三传输终端4仍能够使用接收到的开始符确定其所在第二同步头的位置，为了实现这一点，n2个开始符中至少包含3个唯一K码。当n2个开始符中有2个开始符出现错误时，第三传输终端4仍能够使用接收到的开始符确定其所在第二同步头的位置的实施例可参考图4至图7。
如图9所示，在本实施例中，为使第三传输终端4能够正确进行时钟恢复生成本地时钟，第二同步头与第一同步头同步，即第一传输终端1发送第一同步头的时间间隔T1与第二传输终端2发送第二同步头的时间间隔T2相同，T1＝T2。
本实施例中，第一传输终端1、第二传输终端2、第三传输终端4中的任意一个或多个，均可以以集成电路芯片的形式存在。
在如图10所示的本发明的另一个应用实施例中，作为本发明的一种容错同步时钟传输系统，包括更多的传输终端，显示了一种更为复杂的拓扑结构，在该实施例中，每个传输终端最多只有一个上游传输终端，但可以有多个下游传输终端，每个传输终端接收来自其上游传输终端的同步头(除传输终端11)，并向其下游传输终端发送同步头(除传输终端41、42、43)，发送给下游传输终端的同步头与接收自上游传输终端的同步头同步。
以上所述，仅为本发明较佳的实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应该涵盖在本发明的保护范围之内。

Claims (34)

1.一种容错同步时钟传输系统，包括第一传输终端、第二传输终端、第一传输通道，第一传输终端通过第一传输通道连接第二传输终端，
其特征在于：
所述第一传输终端以预设时间间隔通过第一传输通道向第二传输终端发送第一传输帧，
所述第一传输帧包含第一同步头，
所述第二传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟，
所述第一同步头由n1个开始符组成，n1≥3，
所述开始符经过线路码编码，
所述第二传输终端使用接收到的开始符确定第一同步头的位置，
在所述n1个开始符中，当最多两个开始符出现错误时，第二传输终端仍能够使用接收到的开始符确定其所在第一同步头的位置。
2.根据权利要求1所述的一种容错同步时钟传输系统，其特征在于：
所述n1个开始符中至少包含3个唯一K码。
3.根据权利要求2所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K2、K3，3个K码互不相同。
4.根据权利要求2所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K1，3个K码相同，
所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1，D1在第一同步头中不是第一个或最后一个开始符。
5.根据权利要求2所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K2，2个K1相同，K1与K2不同，
所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1。
6.根据权利要求2所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K1，3个K码相同，
所述n1≥5，除3个唯一K码外，n1个开始符中还包含D码D1和D2，D1与D2不同。
7.根据权利要求1所述的一种容错同步时钟传输系统，其特征在于：
所述第一传输帧还包含第一数据域，用于传输数据。
8.根据权利要求1所述的一种容错同步时钟传输系统，其特征在于：
所述同步时钟传输系统还包含第二传输通道及第三传输终端，
所述第二传输通道连接第二传输终端，第二传输终端通过第二传输通道向第三传输终端发送第二传输帧，
所述第二传输帧包含第二同步头，
所述第二同步头与第一同步头同步，
所述第三传输终端使用接收到的第二同步头位置进行时钟恢复生成本地时钟，
所述第二同步头由n2个开始符组成，n2≥3，
所述开始符经过线路码编码，
所述第三传输终端使用接收到的开始符确定第二同步头的位置，
在所述n2个开始符中，当最多两个开始符出现错误时，第三传输终端仍能够使用接收到的开始符确定其所在第二同步头的位置。
9.根据权利要求8所述的一种容错同步时钟传输系统，其特征在于：
所述n2个开始符中至少包含3个唯一K码。
10.根据权利要求9所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K2、K3，3个K码互不相同。
11.根据权利要求9所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K1，3个K码相同，
所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1，D1在第一同步头中不是第一个或最后一个开始符。
12.根据权利要求9所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K2，2个K1相同，K1与K2不同，
所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1。
13.根据权利要求9所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K1，3个K码相同，
所述n1≥5，除3个唯一K码外，n1个开始符中还包含D码D1和D2，D1与D2不同。
14.根据权利要求8所述的一种容错同步时钟传输系统，其特征在于：
所述第二传输帧还包含第二数据域，用于传输数据。
15.根据权利要求8所述的一种容错同步时钟传输系统，其特征在于：
所述第二传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟，然后使用生成的本地时钟发送第二传输帧。
16.根据权利要求1或8所述的一种容错同步时钟传输系统，其特征在于：
所述线路码编码为8b/10b编码。
17.根据权利要求1或8所述的一种容错同步时钟传输系统，其特征在于：
所述线路码编码为9b/10b编码。
18.一种传输终端，连接着第一传输通道，其特征在于：
所述传输终端从第一传输通道接收按预设时间间隔传输的第一传输帧，
所述第一传输帧包含第一同步头，
所述传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟，
所述第一同步头由n1个开始符组成，n1≥3，
所述开始符经过线路码编码，
所述传输终端使用接收到的开始符确定第一同步头的位置，
在所述n1个开始符中，当最多两个开始符出现错误时，所述传输终端仍能够使用接收到的开始符确定其所在第一同步头的位置。
19.根据权利要求18所述的一种容错同步时钟传输系统，其特征在于：
所述n2个开始符中至少包含3个唯一K码。
20.根据权利要求19所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K2、K3，3个K码互不相同。
21.根据权利要求19所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K1，3个K码相同，
所述n2≥4，除3个唯一K码外，n2个开始符中还包含D码D1，D1在第一同步头中不是第一个或最后一个开始符。
22.根据权利要求19所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K2，2个K1相同，K1与K2不同，
所述n2≥4，除3个唯一K码外，n2个开始符中还包含D码D1。
23.根据权利要求19所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K1，3个K码相同，
所述n2≥5，除3个唯一K码外，n2个开始符中还包含D码D1和D2，D1与D2不同。
24.根据权利要求18所述的一种容错同步时钟传输系统，其特征在于：
所述第一传输帧还包含第一数据域，用于传输数据。
25.根据权利要求18所述的一种传输终端，其特征在于：
所述传输终端还连接着第二传输通道，所述传输终端通过第二传输通道发送第二传输帧，
所述第二传输帧包含第二同步头，所述第二同步头由n2个开始符组成，n2≥3，
所述开始符经过线路码编码，
所述第二同步头与第一同步头同步，
接收第二同步头的终端使用接收到的第二同步头位置进行时钟恢复生成本地时钟，
所述接收第二同步头的终端使用接收到的开始符确定第二同步头的位置，
在第二同步头所述n2个开始符中，当最多两个开始符出现错误时，接收第二同步头的终端仍能够使用接收到的开始符确定其所在第二同步头的位置。
26.根据权利要求25所述的一种容错同步时钟传输系统，其特征在于：
所述n2个开始符中至少包含3个唯一K码。
27.根据权利要求26所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K2、K3，3个K码互不相同。
28.根据权利要求26所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K1，3个K码相同，
所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1，D1在第一同步头中不是第一个或最后一个开始符。
29.根据权利要求26所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K2，2个K1相同，K1与K2不同，
所述n1≥4，除3个唯一K码外，n1个开始符中还包含D码D1。
30.根据权利要求26所述的一种容错同步时钟传输系统，其特征在于：
所述3个唯一K码为K1、K1、K1，3个K码相同，
所述n1≥5，除3个唯一K码外，n1个开始符中还包含D码D1和D2，D1与D2不同。
31.根据权利要求25所述的一种容错同步时钟传输系统，其特征在于：
所述第二传输帧还包含第二数据域，用于传输数据。
32.根据权利要求25所述的一种传输终端，其特征在于：
所述传输终端使用接收到的第一同步头位置进行时钟恢复生成本地时钟，然后使用生成的本地时钟发送第二传输帧。
33.根据权利要求18或25所述的一种容错同步时钟传输系统，其特征在于：
所述线路码编码为8b/10b编码。
34.根据权利要求18或25所述的一种容错同步时钟传输系统，其特征在于：
所述线路码编码为9b/10b编码。
CN202310754895.7A 2023-06-26 2023-06-26 一种容错同步时钟传输系统 Pending CN116961866A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310754895.7A CN116961866A (zh) 2023-06-26 2023-06-26 一种容错同步时钟传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310754895.7A CN116961866A (zh) 2023-06-26 2023-06-26 一种容错同步时钟传输系统

Publications (1)

Publication Number Publication Date
CN116961866A true CN116961866A (zh) 2023-10-27

Family

ID=88459439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310754895.7A Pending CN116961866A (zh) 2023-06-26 2023-06-26 一种容错同步时钟传输系统

Country Status (1)

Country Link
CN (1) CN116961866A (zh)

Similar Documents

Publication Publication Date Title
US8838822B2 (en) Media converter and a system for mutually converting a packet-based data stream into a serial data stream
US4780869A (en) Local area network redundancy system
WO2009075936A1 (en) Encoding and decoding techniques for bandwidth-efficient communication
CA1198824A (en) Burst signal transmission system
EP0040632B1 (en) Data processing system with serial data transmission between subsystems
CA1119305A (en) Error correction for signals employing the modified duobinary code
JPH0273738A (ja) 直列コードの文字境界検出装置
JPS6139744A (ja) 光データバス
USRE31311E (en) DC Free encoding for data transmission system
WO1983001134A1 (en) Multiple source clock encoded communications error detection circuit
JP3771443B2 (ja) ディジタルデータを直列伝送するための通信インタフェースおよびデータ伝送方法
EP1176753B1 (en) Method and system for sychronizing serial data
EP0276445B1 (en) Method and apparatus for detecting transient errors
EP0187342A2 (en) Decoding circuit
US5063575A (en) Apparatus and method for proper byte alignment in an encoder/decoder
CN116961866A (zh) 一种容错同步时钟传输系统
JPH0455010B2 (zh)
US5742135A (en) System for maintaining polarity synchronization during AMI data transfer
CN115086454A (zh) 一种自适应振镜控制信号接口的方法、系统及存储介质
US8023594B1 (en) Asynchronous biphase mark signal receivers and methods of operating same
CN111769835A (zh) 一种基于fpga和iec60044-8标准的曼彻斯特码解码方法
WO1982002130A1 (en) Method and circuit for clock recovery
CN111800637A (zh) 一种利用fpga实现hdb3编解码的系统及方法
CN117176312A (zh) 低延时同步时钟及数据传输方法
JP4277607B2 (ja) デジタル通信における送受信同期方法及び装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination