CN111769835A - 一种基于fpga和iec60044-8标准的曼彻斯特码解码方法 - Google Patents

一种基于fpga和iec60044-8标准的曼彻斯特码解码方法 Download PDF

Info

Publication number
CN111769835A
CN111769835A CN202010632470.5A CN202010632470A CN111769835A CN 111769835 A CN111769835 A CN 111769835A CN 202010632470 A CN202010632470 A CN 202010632470A CN 111769835 A CN111769835 A CN 111769835A
Authority
CN
China
Prior art keywords
clock
manchester code
decoding
manchester
iec60044
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010632470.5A
Other languages
English (en)
Inventor
郭志超
王贵海
陈杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Electric Power Automatic Equipment Co ltd
Original Assignee
Beijing Electric Power Automatic Equipment Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Electric Power Automatic Equipment Co ltd filed Critical Beijing Electric Power Automatic Equipment Co ltd
Priority to CN202010632470.5A priority Critical patent/CN111769835A/zh
Publication of CN111769835A publication Critical patent/CN111769835A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供一种基于FPGA和IEC60044‑8标准的曼彻斯特码解码方法,该曼彻斯特码解码方法包括步骤S1,对曼彻斯特码信号进行滤波处理;步骤S2,生成接收时钟并用于检测曼彻斯特码中的电平信号,接收时钟的频率为编码时钟频率的2倍;步骤S3,将接收时钟的下降沿与曼彻斯特码的电平下降沿对齐;步骤S4,采用接收时钟检测帧头;步骤S5,生成与编码时钟同频率的解码时钟,步骤S6,解码,采用解码时钟对接收时钟所检测到的曼彻斯特码进行采样,得到曼彻斯特码的比特信息。本发明很好的解决现有技术存在的曼彻斯特码解码对于时钟要求过高和解码逻辑较为复杂的问题。

Description

一种基于FPGA和IEC60044-8标准的曼彻斯特码解码方法
技术领域
本发明属于电力系统设备通信技术领域,具体涉及一种基于FPGA和IEC60044-8标准的曼彻斯特码解码方法。
背景技术
曼彻斯特编码是一种自同步的编码方式,即时钟同步信号就隐藏在数据波形中。曼彻斯特编码电平跳变的原则是:在时钟信号中间时刻进行下降沿跳变表示0,进行上升沿跳变表示1。这样可以防止时钟同步的丢失,或者因为时钟和数据传输的不同步导致数据接收错误等问题。但每一个码元都被调成两个电平,所以数据传输速率只有调制速率的一半。
解码时需要从接收信号中分离出曼彻斯特码中的时钟和数据信号,一般通过过采样的方式,推荐采用16倍曼彻斯特码信号频率的时钟信号,同时需要配合一个与曼彻斯特码同频的时钟信号。以高频对曼彻斯特码进行采样,如果发现当前采样值与前一个采样值不同,即检测到曼彻斯特码的跳变边沿,则可进行数据解码。
现有技术中的曼彻斯特码解码存在对于时钟要求过高和解码逻辑较为复杂的问题,因此,需要提供一种针对现有技术不足的改进技术方案。
发明内容
本发明的目的是提供一种基于FPGA和IEC60044-8标准的曼彻斯特解码方法,以解决现有技术中存在的曼彻斯特解码对于时钟要求过高和解码逻辑较为复杂的问题。
为了实现上述目的,本发明提供如下技术方案:
本发明提供一种基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,其特征在于,所述曼彻斯特码解码方法包括以下步骤:
步骤S1,对曼彻斯特码信号进行滤波处理;
步骤S2,生成接收时钟,所述接收时钟用于检测曼彻斯特码中的电平信号,所述接收时钟的频率为编码时钟频率的2倍;
步骤S3,将接收时钟的下降沿与曼彻斯特码的电平下降沿对齐;
步骤S4,采用接收时钟检测帧头,所述帧头与曼彻斯特码的电平相对应;
步骤S5,生成与编码时钟同频率的解码时钟,所述解码时钟可用于解析曼彻斯特码;
步骤S6,解码,采用解码时钟对接收时钟所检测到的曼彻斯特码进行采样,得到曼彻斯特码的比特信息。
依据上述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,作为优选方案,所述步骤S4具体为:当接收时钟检测到帧头时,生成与编码时钟同频率的解码时钟;当接收时钟未检测到帧头时,则继续利用接收时钟检测帧头。
依据上述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,作为优选方案,所述步骤S1中进行滤波处理是对曼彻斯特码信号中的短脉冲进行滤除。
依据上述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,作为优选方案,所述滤波处理具体为,将输入的曼彻斯特码存入到缓存中,始终检测缓存中的曼彻斯特码数据,当检测到的全为0时,则输出的曼彻斯特码为0,当检测到的全为1时,则输出的曼彻斯特码为1,当检测到的即有0也有1时,则输出的曼彻斯特码保持上一次状态不变。
依据上述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,作为优选方案,滤波器对小于4个滤波时钟的毛刺完全滤除。
依据上述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,作为优选方案,所述步骤S3中接收时钟中的上升沿对应曼彻斯特码相邻两次电平跳变正中间位置。
依据上述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,作为优选方案,所述步骤S4中的帧头是基于IEC60044-8标准所规定的帧头。
与最接近的现有技术相比,本发明提供的技术方案具有如下优异效果:
本发明提供一种基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,以解决现有技术存在的曼彻斯特码解码对于时钟要求过高和解码逻辑较为复杂的问题。现场可编程逻辑门阵列FPGA因为其并行处理的特性,相对于单片机或数字信号处理器DSP,FPGA可处理高速计算,适合用来进行高速曼彻斯特码解码,IEC60044-8标准规定了电子式互感器通信协议,该协议也广泛应用于电力系统设备通信,该协议采用曼彻斯特码。
本发明只在滤波器部分需要较高的时钟频率,但仍然低于常用曼彻斯特码解码方法所需频率,即16倍曼彻斯特码信号频率,其余部分最高是2倍曼彻斯特码频率,控制逻辑较为简单,FPGA代码编写工作量小,时序要求较低。
附图说明:
图1为本发明实施例中的曼彻斯特码解码流程示意图。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
下面将参考附图并结合实施例来详细说明本发明。需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
如图1所示,本发明提供一种基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,该曼彻斯特码解码方法包括以下步骤:
步骤S1,对曼彻斯特码信号进行滤波处理,将输入的曼彻斯特码存入到缓存中,始终检测缓存中的曼彻斯特码,经过滤波处理后,若检测到的全为0,则输出为0,若检测全为1,则输出为1,若检测到的数据即有0也有1,则输出的曼彻斯特码保持上一次的输出状态不变。
步骤S2,生成接收时钟,接收时钟用于检测曼彻斯特码中的电平信号,接收时钟的频率为编码时钟频率的2倍。
步骤S3,接收时钟的下降沿与曼彻斯特码的电平下降沿对齐,此时,接收时钟上升沿对应曼彻斯特码相邻两次电平跳变正中间的位置,有利于接收时钟读取稳定的曼彻斯特的电平。
步骤S4,采用接收时钟检测帧头,采用IEC60044-8标准规定接收时钟的帧头,当接收时钟检测到帧头时,生成与编码时钟同频率的解码时钟;当接收时钟未检测到帧头时,则继续利用接收时钟检测帧头;当然在具体应用时,不同设备选用不同的标准进行检测,帧头也存在差异。
步骤S5,生成与编码时钟同频率的解码时钟,解码时钟可直接用于解析曼彻斯特码。
步骤S6,解码,采用解码时钟对接收时钟所检测到的曼彻斯特码的电平进行采样,得到曼彻斯特码所代表的具体比特信息。
为更好的理解本发明,下面用一组实施例对本发明做进一步的解释说明,以曼彻斯特码传输信息10Mbit/s,其对应的编码时钟为10MHz为例:
步骤S1,对曼彻斯特码信号进行滤波,滤除短脉冲,使用120MHz时钟进行滤波运算,滤波运算的逻辑为将输入的曼彻斯特数据存入到宽度为4的缓存中,一直检测缓存中的曼彻斯特数据,若全为0,则输出数据为0,若全为1,则输出为1。若数据既有0也有1,则输出数据保持上一次输出状态不变,滤波器对于正常波形延迟4个时钟,小于4个时钟的毛刺被完全滤除。
毛刺被完全滤除具体为:例如对于数据1111 1111 1111,滤波后变为1111 11111111;对于数据1111 0111 1111,滤波后变为1111 1111 1111;对于数据1111 0011 1111,滤波后变为1111 1111 1111;对于数据1111 0001 1111,滤波后变为1111 1111 1111;对于数据1111 0000 1111,滤波后变为1111 0000 1111;
步骤S2,生成接收时钟,接收时钟用于检测曼彻斯特码中的电平信号,接收时钟的频率为编码时钟频率的2倍,即20MHz的接收时钟。
步骤S3,将接收时钟下降沿与曼彻斯特码中电平下降沿对齐,此时接收时钟上升沿基本对应曼彻斯特相邻两次电平跳变正中间,有利于读取稳定的曼彻斯特电平。
步骤S4,利用接收时钟检测帧头,本发明实施例中的帧头为16进制数据0564,所对应的曼彻斯特电平则为16进制数据AA99969A;例如,16进制数据转换为二进制为0101,转换成曼彻斯特电平则为16进制数据99。
步骤S5,生成与编码时钟同频率的10MHz解码时钟,解码时钟可直接用于解析曼彻斯特码。
步骤S6,解码,利用解码时钟对接收时钟检测到的曼彻斯特码电平进行采样,得到20Mbit/s的曼彻斯特电平信号,10MHz解码时钟对此进行采样,即可实现曼彻斯特码解码,得到曼彻斯特电平信号所包含的10Mbit/s比特信息,然后还可以将比特信息转换为字节,进而对字节进行效验或CRC(Cyclic Redundancy Check循环冗余校验)校验等操作,校验成功后可得到具体的通信内容。
综上所述,本发明提供一种基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,以解决现有技术存在的曼彻斯特码解码对于时钟要求过高和解码逻辑较为复杂的问题。现场可编程逻辑门阵列FPGA因为其并行处理的特性,相对于单片机或数字信号处理器DSP,FPGA可处理高速计算,适合用来进行高速曼彻斯特码解码,IEC60044-8标准规定了电子式互感器通信协议,该协议也广泛应用于电力系统设备通信,该协议采用曼彻斯特码。
本发明只在滤波器部分需要较高的时钟频率,但仍然低于常用曼彻斯特码解码方法所需频率,即16倍曼彻斯特码信号频率,其余部分最高是2倍曼彻斯特码频率,控制逻辑较为简单,FPGA代码编写工作量小,时序要求较低。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均在本发明待批权利要求保护范围之内。

Claims (7)

1.一种基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,其特征在于,所述曼彻斯特码解码方法包括以下步骤:
步骤S1,对曼彻斯特码信号进行滤波处理;
步骤S2,生成接收时钟,所述接收时钟用于检测曼彻斯特码中的电平信号,所述接收时钟的频率为编码时钟频率的2倍;
步骤S3,将接收时钟的下降沿与曼彻斯特码的电平下降沿对齐;
步骤S4,采用接收时钟检测帧头,所述帧头与曼彻斯特码的电平相对应;
步骤S5,生成与编码时钟同频率的解码时钟,所述解码时钟可用于解析曼彻斯特码;
步骤S6,解码,采用解码时钟对接收时钟所检测到的曼彻斯特码进行采样,得到曼彻斯特码的比特信息。
2.根据权利要求1所述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,其特征在于,所述步骤S4具体为:当接收时钟检测到帧头时,生成与编码时钟同频率的解码时钟;
当接收时钟未检测到帧头时,则继续利用接收时钟检测帧头。
3.根据权利要求1所述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,其特征在于,所述步骤S1中进行滤波处理是对曼彻斯特码信号中的短脉冲进行滤除。
4.根据权利要求3所述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,其特征在于,所述滤波处理具体为,将输入的曼彻斯特码存入到缓存中,始终检测缓存中的曼彻斯特码数据,当检测到的全为0时,则输出的曼彻斯特码为0,当检测到的全为1时,则输出的曼彻斯特码为1,当检测到的即有0也有1时,则输出的曼彻斯特码保持上一次状态不变。
5.根据权利要求4所述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,其特征在于,滤波器对小于4个滤波时钟的毛刺完全滤除。
6.根据权利要求3所述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,其特征在于,所述步骤S3中接收时钟中的上升沿对应曼彻斯特码相邻两次电平跳变正中间位置。
7.根据权利要求1所述的基于FPGA和IEC60044-8标准的曼彻斯特码解码方法,其特征在于,所述步骤S4中的帧头是基于IEC60044-8标准所规定的帧头。
CN202010632470.5A 2020-07-03 2020-07-03 一种基于fpga和iec60044-8标准的曼彻斯特码解码方法 Pending CN111769835A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010632470.5A CN111769835A (zh) 2020-07-03 2020-07-03 一种基于fpga和iec60044-8标准的曼彻斯特码解码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010632470.5A CN111769835A (zh) 2020-07-03 2020-07-03 一种基于fpga和iec60044-8标准的曼彻斯特码解码方法

Publications (1)

Publication Number Publication Date
CN111769835A true CN111769835A (zh) 2020-10-13

Family

ID=72723655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010632470.5A Pending CN111769835A (zh) 2020-07-03 2020-07-03 一种基于fpga和iec60044-8标准的曼彻斯特码解码方法

Country Status (1)

Country Link
CN (1) CN111769835A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112865865A (zh) * 2021-01-06 2021-05-28 天津戎行集团有限公司 一种基于fpga的可见光系统信号传输同步方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687193A (en) * 1995-06-22 1997-11-11 France Telecom Manchester coder/decoder
US6008746A (en) * 1995-11-13 1999-12-28 Texas Instruments Incorporated Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like
CN104656129A (zh) * 2015-02-06 2015-05-27 中国地质大学(北京) 一种应用于分布式地震采集站的数据传输方法
CN106877873A (zh) * 2015-12-10 2017-06-20 重庆川仪自动化股份有限公司 基于fpga的曼彻斯特码的编解码器及编解码方法
CN108063661A (zh) * 2017-12-20 2018-05-22 珠海全志科技股份有限公司 基于曼彻斯特编码的采样电路和接收电路
CN109861692A (zh) * 2019-03-04 2019-06-07 北京瑞源芯科技有限公司 高速曼彻斯特编码的解码方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687193A (en) * 1995-06-22 1997-11-11 France Telecom Manchester coder/decoder
US6008746A (en) * 1995-11-13 1999-12-28 Texas Instruments Incorporated Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like
CN104656129A (zh) * 2015-02-06 2015-05-27 中国地质大学(北京) 一种应用于分布式地震采集站的数据传输方法
CN106877873A (zh) * 2015-12-10 2017-06-20 重庆川仪自动化股份有限公司 基于fpga的曼彻斯特码的编解码器及编解码方法
CN108063661A (zh) * 2017-12-20 2018-05-22 珠海全志科技股份有限公司 基于曼彻斯特编码的采样电路和接收电路
CN109861692A (zh) * 2019-03-04 2019-06-07 北京瑞源芯科技有限公司 高速曼彻斯特编码的解码方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
单承赣: "TYPE A型卡的曼彻斯特码的编解码技术", 《通信技术》, 31 December 2003 (2003-12-31), pages 51 - 56 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112865865A (zh) * 2021-01-06 2021-05-28 天津戎行集团有限公司 一种基于fpga的可见光系统信号传输同步方法

Similar Documents

Publication Publication Date Title
US4027335A (en) DC free encoding for data transmission system
US5903613A (en) Data reception device, data reception method and electronic equipment
US7693244B2 (en) Encoding, clock recovery, and data bit sampling system, apparatus, and method
CA1119305A (en) Error correction for signals employing the modified duobinary code
US8250451B2 (en) IC card, information processing device, communication type identification method, and program
CN101742723B (zh) 信息处理设备和双工传输方法
USRE31311E (en) DC Free encoding for data transmission system
JPS6139744A (ja) 光データバス
JP2006262454A (ja) クロック再生方法及びマンチェスタ復号方法
US7986252B1 (en) System and method for removing glitches from a bit stream
JPWO2002030076A1 (ja) ディジタルデータ伝送装置
CN111769835A (zh) 一种基于fpga和iec60044-8标准的曼彻斯特码解码方法
CN108512552A (zh) 一种曼彻斯特码的解码系统及解码方法
JP3520388B2 (ja) データ受信装置、データ受信方法及び電子機器
US20030061564A1 (en) Serial data extraction using two cycles of edge information
CN111016973A (zh) 一种互联互通地铁信标定位处理系统
CN112987545B (zh) 时间信号码元识别方法、装置及时间系统设备
US6772021B1 (en) Digital audio data receiver without synchronized clock generator
JPH059975B2 (zh)
CN211406003U (zh) 一种曼彻斯特码的解码系统
US11677464B2 (en) Optical transceiver and method for controlling optical transceiver
US7136446B2 (en) Method and apparatus for data and clock recovery in a biphase-coded data signal
CN102255632B (zh) 脉冲位置调制信号的自适应解调方法
CN112104583B (zh) 幅移键控的解调方法、装置、设备及计算机可读存储介质
CN103595418A (zh) 解码读卡器发送的type a 847k数据速率信号的解码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination