CN1167233C - 用于恢复双相编码数据信号中的数据和时间的方法和系统 - Google Patents

用于恢复双相编码数据信号中的数据和时间的方法和系统 Download PDF

Info

Publication number
CN1167233C
CN1167233C CNB018037682A CN01803768A CN1167233C CN 1167233 C CN1167233 C CN 1167233C CN B018037682 A CNB018037682 A CN B018037682A CN 01803768 A CN01803768 A CN 01803768A CN 1167233 C CN1167233 C CN 1167233C
Authority
CN
China
Prior art keywords
data
signal
clock
bit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018037682A
Other languages
English (en)
Other versions
CN1395782A (zh
Inventor
�˵á�������˹
彼得·施密特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Publication of CN1395782A publication Critical patent/CN1395782A/zh
Application granted granted Critical
Publication of CN1167233C publication Critical patent/CN1167233C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

为了恢复双相编码数据信号(数据)中的数据和时间，采用大于该数据信号(数据)的两倍位频率(fbit)的采样频率(2.5 fbit)，对该数据信号进行采样。然后，用所获得的采样值来确定该数据信号的位范围，根据所述范围来恢复该数据信号(数据)的数据位和对应的位时钟脉冲(时钟脉冲)。

Description

用于恢复双相编码数据信号 中的数据和时间的方法和系统
技术领域
本发明涉及一种用于恢复双相编码数据信号中的数据和时钟的方法和装置。
背景技术
有两种类型的双相码，即所谓的双相标记码和所谓的双相空间码。在双相标记码中，逻辑1被特别编码，而在双相空间码中，逻辑0被特别编码。在双相标记码中，在数据信号的数据位之间总有逻辑状态的变化，在逻辑1的情形下，在数据位当中也有变化，而在逻辑0的情形下，则没有这种变化。图2的线A和B示出这种关系。在双相空间码中也应用了类似的想法。
为了恢复这种双相编码的数据信号的数据，需要在接收方恢复位时钟。为此，已知可以使用一个相位同步时钟发生器(PLL)，其被精确地锁定到数据信号的两倍位频率。但是，在相当高的数据速率维持所要求的时钟频率和双相数据之间的精确的相位关系很困难，而该关系是可靠的数据解码所必须的。
发明内容
因此本发明的一个目的是提供一种方法，即使在相当高的数据速率的状态下，也能为双相编码的数据信号进行时钟恢复。
本发明提供一种用于恢复双相编码数据信号中的数据和时钟的方法，其特征在于，采用大于该数据信号的两倍位频率的采样频率，对该数据信号进行采样，根据用这种方式获得的采样值确定该数据信号的位范围，由此重新生成该数据信号的数据位和相关的位时钟。根据这种方法可实现上述目的。
在上述的方法中，所述采样频率可被选择为所述位频率的2.5倍。
在上述的方法中，可以采用重新生成的位时钟，对产生所述采样频率的时钟发生器进行同步。
在上述的方法中，可以将所述重新生成的串行数据信号转换为并行信号，并采用这种情形下获得的字节时钟同步所述时钟发生器。
本发明还提供一种用于恢复双相编码数据信号中的数据和时钟的装置，其特征在于，包括：一个采样电路(1)；一个相位同步的振荡器(3)，用于产生采样频率(C)，其采样频率至少为所述位频率的2.5倍；一个下游检测器(2)，其由相位锁定的振荡器(3)的采样频率(C)提供时钟，其中，根据采样值(D)在逻辑状态(0，1)之间的转换，确定所述数据信号的位范围(E)，从而重新生成所述数据位(F)和相关的位时钟(G)。
根据本发明，采用一个不相关的时钟进行操作，利用采样值并通过确定位范围，重新生成原始数据位，然后，由此可以用直接方式导出位时钟。特别是，当发出采样频率的相位锁定的振荡器与以这种方式恢复的双相数据同步时，可获得不受数据抖动和时钟不准确影响的精确的时钟恢复。
根据本发明的方法可用于双相标记编码和双相空间编码的数据信号。
附图说明
下面，参照用于双相标记编码的信号的示例实施例，借助于示意图，对本发明进行详细说明。
图1表示用于实施本发明的方法的本发明的一种装置的框图，图2表示相关的信号波形。
具体实施方式
从NRZ数据信号A导出并将被重新生成的双相标记编码的数据信号B，在接收方被发送给采样电路1，在其下游设置有检测器2。采样电路1的采样频率C和检测器2的时钟频率都由相位锁定的振荡器3产生，其输出频率被选择为数据信号B的位频率的2.5倍。使用振荡器3的采样信号C，在采样电路1中采样双相数据信号B，以这种方式获得的采样值D被发送给检测器2。为了获得尽量多的采样值，采样电路1在采样信号C的正负边沿都进行采样。用位频率的2.5倍作为采样频率，理论上每个数据位获得五个采样值。但是，受双相数据B的数据抖动和时钟准确性的影响，一个数据位也可能获得四个或六个采样值D。这在检测器2中确定。以这种方式，在检测器中可根据连续的采样值D确定位范围E，因为根据双相标记码，在0和1之间的转换意味着数据信号B的数据位发生变化或者在位当中发生变化。因此，如果检测器2确定在从4到6的公差范围内的逻辑状态1和0的变化，则意味着在重新生成的数据信号F中的一个逻辑0，而如果在相当短的间隔(例如仅在两个逻辑1之后)中确定采样值D的一个变化，则意味着在重新生成的数据信号F中的一个1。可以根据原始信号A的这样重新生成的数据位F以直接方式重新生成相关的位时钟频率G。因此重新生成了原始数据信号A的数据位和位时钟。检测器2可以设定很高的公差，在示例实施例中，只要其能可靠地识别具有4、5或6个采样值的位即可。因此，检测器可以容许数据抖动和时钟精确性。如图1的有效连接4所示意性指示的，如果振荡器3与以这种方式恢复的位时钟G同步，则数据和时钟恢复将更精确。随后通过利用串行/并行转换器5用已知方式，可以把具有相关位时钟G的串行重新生成的数据位F转换为并行数据，类似地，为了精确地同步采样时钟和双相数据，在图1的有效连接6的范围内，由此获得的字节时钟可用于同步振荡器3。

Claims (6)

1.一种用于恢复双相编码数据信号中的数据和时钟的方法，其特征在于，
采用大于该数据信号的两倍位频率的采样频率，对该数据信号进行采样，根据用这种方式获得的采样值确定该数据信号的位范围，
由此重新生成该数据信号的数据位和相关的位时钟。
2.根据权利要求1的方法，其特征在于，所述采样频率被选择为所述位频率的2.5倍。
3.根据权利要求1或2的方法，其特征在于，采用重新生成的位时钟，对产生所述采样频率的时钟发生器进行同步。
4.根据权利要求1或2的方法，其特征在于，所述重新生成的串行数据信号被转换为并行信号，并采用这种情形下获得的字节时钟同步所述时钟发生器。
5.根据权利要求3的方法，其特征在于，所述重新生成的串行数据信号被转换为并行信号，并采用这种情形下获得的字节时钟同步所述时钟发生器。
6.一种用于恢复双相编码数据信号中的数据和时钟的装置，其特征在于，
包括：一个采样电路(1)；一个相位同步的振荡器(3)，用于产生采样频率(C)，其采样频率至少为所述位频率的2.5倍；一个下游检测器(2)，其由相位锁定的振荡器(3)的采样频率(C)提供时钟，其中，根据采样值(D)在逻辑状态(0，1)之间的转换，确定所述数据信号的位范围(E)，从而重新生成所述数据位(F)和相关的位时钟(G)。
CNB018037682A 2000-02-21 2001-01-16 用于恢复双相编码数据信号中的数据和时间的方法和系统 Expired - Fee Related CN1167233C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10007783.8 2000-02-21
DE10007783A DE10007783A1 (de) 2000-02-21 2000-02-21 Verfahren und Anordnung zur Daten- und Taktrückgewinnung bei einem biphase-codierten Datensignal

Publications (2)

Publication Number Publication Date
CN1395782A CN1395782A (zh) 2003-02-05
CN1167233C true CN1167233C (zh) 2004-09-15

Family

ID=7631666

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018037682A Expired - Fee Related CN1167233C (zh) 2000-02-21 2001-01-16 用于恢复双相编码数据信号中的数据和时间的方法和系统

Country Status (11)

Country Link
US (1) US7136446B2 (zh)
EP (1) EP1258118B1 (zh)
JP (1) JP2003524970A (zh)
CN (1) CN1167233C (zh)
AT (1) ATE265777T1 (zh)
AU (2) AU2001225168B2 (zh)
DE (2) DE10007783A1 (zh)
DK (1) DK1258118T3 (zh)
ES (1) ES2218368T3 (zh)
NO (1) NO20023986D0 (zh)
WO (1) WO2001063865A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030169742A1 (en) * 2002-03-06 2003-09-11 Twomey John M. Communicating voice payloads between disparate processors
US8023594B1 (en) 2008-07-11 2011-09-20 Integrated Device Technology, Inc. Asynchronous biphase mark signal receivers and methods of operating same
CN111107024B (zh) * 2018-10-25 2022-01-28 航天科工惯性技术有限公司 时间与频率混合编码的防错解码方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4251831A (en) * 1979-10-26 1981-02-17 Kamath Bantval Y Filter and system incorporating the filter for processing discrete samples of composite signals
JPS6037857A (ja) * 1983-08-10 1985-02-27 Nec Corp Ｆｍ伝送方式
JP2613256B2 (ja) * 1988-05-25 1997-05-21 株式会社日立製作所 ディジタル復調装置
US4912730A (en) * 1988-10-03 1990-03-27 Harris Corporation High speed reception of encoded data utilizing dual phase resynchronizing clock recovery
US4992790A (en) * 1989-09-19 1991-02-12 Schlumberger Technology Corporation Digital phase-locked loop biphase demodulating method and apparatus
GB8924202D0 (en) * 1989-10-27 1989-12-13 Ncr Co Digital phase lock loop decoder
DE4408963A1 (de) * 1994-03-16 1995-09-21 Inst Rundfunktechnik Gmbh Verfahren zum Verarbeiten eines seriellen, digitalen Datensignals
KR970002949B1 (ko) * 1994-05-25 1997-03-13 삼성전자 주식회사 디지탈 통신시스템의 클럭발생방법 및 그 회로
DE4444601C1 (de) * 1994-12-14 1996-07-11 Sgs Thomson Microelectronics Verfahren und Vorrichtung zur empfängerseitigen RDS-Phasensynchronisation
EP0773653B1 (en) * 1995-11-13 2004-05-06 Texas Instruments Incorporated Method and apparatus for decoding Manchester-encoded data
US5953386A (en) * 1996-06-20 1999-09-14 Lsi Logic Corporation High speed clock recovery circuit using complimentary dividers
DE69724631D1 (de) * 1997-12-04 2003-10-09 St Microelectronics Srl Dekodierung eines biphasen modulierten Bitstroms und selbstsynchronisierender Frequenzteiler mit nicht-ganzzahligen Verhältnis

Also Published As

Publication number Publication date
AU2001225168B2 (en) 2004-03-25
CN1395782A (zh) 2003-02-05
ES2218368T3 (es) 2004-11-16
DE50102132D1 (de) 2004-06-03
AU2516801A (en) 2001-09-03
US20030012323A1 (en) 2003-01-16
DK1258118T3 (da) 2004-07-26
NO20023986L (no) 2002-08-21
ATE265777T1 (de) 2004-05-15
US7136446B2 (en) 2006-11-14
NO20023986D0 (no) 2002-08-21
DE10007783A1 (de) 2001-08-23
JP2003524970A (ja) 2003-08-19
EP1258118A1 (de) 2002-11-20
WO2001063865A1 (de) 2001-08-30
EP1258118B1 (de) 2004-04-28

Similar Documents

Publication Publication Date Title
US4361895A (en) Manchester decoder
US6269127B1 (en) Serial line synchronization method and apparatus
JPH0661992A (ja) 位相ロックループ発振器を使用せずに直列に伝送されたデータを回復するための装置および方法
CA1253582A (en) Clock recovery circuit
US4771440A (en) Data modulation interface
EP0500263A2 (en) Method for synchronising a receiver's data clock
EP0613602B1 (en) Method and apparatus for decoding manchester encoded data
US4862482A (en) Receiver for Manchester encoded data
US6396877B1 (en) Method and apparatus for combining serial data with a clock signal
US6772021B1 (en) Digital audio data receiver without synchronized clock generator
CN1167233C (zh) 用于恢复双相编码数据信号中的数据和时间的方法和系统
US4759040A (en) Digital synchronizing circuit
EP0146609A1 (en) Manchester decoder
US6933866B1 (en) Variable data rate receiver
US4007421A (en) Circuit for encoding an asynchronous binary signal into a synchronous coded signal
US8023594B1 (en) Asynchronous biphase mark signal receivers and methods of operating same
GB2099262A (en) Arrangement for checking the synchronisation of a receiver
WO1989006885A1 (en) Data bit detector for fiber optic system
US4088831A (en) Synchronization for PCM transmission systems
JP3371913B2 (ja) 波形歪補正装置
CN1109229A (zh) 数字数据存储通道的异步数字阀值检测器
JP3171205B2 (ja) 変調周波数検出回路
JPH01157142A (ja) Ｃｍｉ符号伝送装置におけるタイミング抽出装置
KR100257372B1 (ko) 디퍼런셜 코드를 이용한 신호복원회로
JP2894705B2 (ja) 同期信号多重伝送方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040915

Termination date: 20110116