JPH01157142A

JPH01157142A - Ｃｍｉ符号伝送装置におけるタイミング抽出装置

Info

Publication number: JPH01157142A
Application number: JP62155506A
Authority: JP
Inventors: Yasutaka Sasaki; 康隆佐々木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-06-24
Filing date: 1987-06-24
Publication date: 1989-06-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ＣＭＩ符号則違反の検出を行うＣＭＩ符号伝
送装置におけるタイミング抽出装置に関する。

［従来の技術］フレーム構成をもつＣＭＩ信号の伝送においては、ブレ
ームの位置情報の伝送を行うため、送信側では１フレー
ムの中の指定箇所毎にＣＭＩ符号則違反（以下、ＣＲＶ
とも称する）を施して送信し、受信側ではこのＣＲＶを
復号して、フレームの位置を検出するという方法が一最
的に行われている。

以下に、このようなＣＭＩ符号伝送におけるフレームの
位置情報の伝送に関する従来方式を、第２図、第４を参
照して説明する。

第２図の送信側Ｃにおいて、２１はＣＭＩ符号器であり
、２２は送信クロック２０２を入力し、フレーム中の指
定位置（フレームビット）にバイパルスを発生ずるＣＲ
Ｖ信号発生器である。前記ＣＭＩ符号器２１は、送信Ｎ
ＲＺ信号２０１と送信クロック２０２を入力し、送信Ｎ
ＲＺ信号２０１・をＣＭＩ符号に変換すると共に、ＣＲ
Ｖ信号発生器２２の出力であるＣＲＶ信号２０３を入力
し、そのパルス位置で前記送信ＮＲＺ信号２０１に対し
てＣＲＶを施し、ＣＭＩ信号２０４として送出する。

一方、受信側りでは、ＣＭＩ信号２０４はＣＲＶ複号器
２３と、クロック抽出器２４に入力される。前記クロッ
ク抽出器２４では、ＣＭＩ信号２０４からそのビットレ
ートと同一の周波数の成分を抽出し、抽出クロック２０
５として出力する。

ＣＲＶ複号器２３では、ＣＭＩ信号２０４を前記抽出ク
ロック２０５を用いて１”の信号を復号すると共に、そ
のレベルの交番性を監視しておき、連続２回ロウレベル
の“１”又は連続２回ハイレベルの“１″を検出した時
、フレーム信号２０６としてバイパルスを出力する機能
を持つ。

前記フレーム信号２０６は、第４図から分かるように、
送信側でフレーム中の指定位置に施したＣＲＶによる位
置情報を抽出した信号となっている。

以上が、従来よく用いられていたフレーム位置情報の送
信及び検出方法である。

ＣＭＩ符号伝送方式は、クロック信号が抽出し易いとい
う利点があり、従来第２図に示す構成によりクロック抽
出を行ってきた。尚、図中のクロック抽出器２４は、通
常ＬＣ共振回路をはじめ、セラミックフィルタ、クリス
タルフィルタ等のタイミング抽出用の素子で実現される
ことが多い。

第２図に示した従来例においては、フレームの位置情報
を抽出する際に、受信ＣＭＩ信号を一旦同期したクロッ
クで打ち抜くことにより、ＮＲＺ信号に復号する必要が
あるため、上述したような素子で構成されるクロック抽
出器２４が必要であった。　　　　。

「解決すべき問題点」上述した従来例に使用されるタイミング抽出用素子は、
一般に高価であり、第２図の構成例では、ＣＭＩの復号
器が必要となるため、ハードウェア量としても小さくな
く、さらに、数１０Ｋｂ／Ｓといった低速のビットレー
トにおいては、前述したようなタイミング抽出用の素子
によるアナログ的なりロック抽出を行うことは困難であ
り、通常ディジタルＰ　Ｌ　Ｌ技術を用いた受信回路を
構成ぜざるを得なくなる。

この場合、ＣＭＩ信号の復号を安定して行うためには、
ディジタルＰＬＬの位相制御ステップを細くする必要が
あり、従って、受信信号のビットレートよりも遥かに高
い周波数のクロックを発生するオシュレータが必要とな
る。また、上記の受信回路構成を用いた場合、ハードウ
ェア量が増大するという問題もあった。

そこで、本発明の目的とするところは、上述した従来の
問題点を解決し、ハードウェアが小さく、しかも、論理
レベルでＣＭＩ符号伝送のフレーム位置情報を得ること
ができる簡易なタイミング抽出装置を提供することにあ
る。

［問題点の解決手段］本発明は、送信側で、指定箇所毎にＣＭＩ符号則違反を
施したＣＭＩ符号を発生し、受信側で、前記ＣＭＩ符号
則違反の施された位置の情報を検出するＣＭＩ符号伝送
装置におけるタイミング抽出装置において、送信側に、
ＣＭＩ符号則違反を施すタイムスロットの１ビット前の
タイムスロットに“１”の信号を多重化する多重化回路
を設け、受信側に、信号速度の２倍以上の周波数のサン
プリングクロックを発生するクロック発生器と、このサ
ンプリングクロックにより動作し、受信ＣＭＩ符号の中
の２ビット連続のロウレベルを検出するロウレベル検出
器と、２ビット連続のハイレベルを検出するハイレベル
検出器と、前記ロウレベル、ハイレベル検出器の出力で
あるパルス列の論理和をとる論理和回路とを設け、前記
論理和回路の出力を前記ＣＭＩ符号則違反の施された位
置として抽出する構成としている。

［実施例］１次に、本発明の実施例を図面を参照して説明する。

第１図は、本発明によるＣＭＩ符号伝送装置におけるタ
イミング抽出装置のブロック回路図である。

同図において、送信側Ａには、多重化回路１１゜ＣＭＩ
符号器１２およびＣＲ，Ｖ発生回路１３が設けられてい
る。

前記多重化回路１１は、第１の多重信号１０１゜第２の
多重信号１０２及び送信クロック１０３が入力され、送
信ＮＲＺ信号１０４をＣＭＩ符号器１２に送出する。

前記第１の多重信号１０１は、具体的な情報を表ず信号
であり、前記第２の多重信号１０２は、本実施例装置の
特徴的信号であり、タイミング抽出のために送出される
“１″の信号である。

前記多重化回路１１は、−ｉ的にはセレクタで構成され
、本実施例の場合、フレームの先頭から最終ビ゛ットの
１ビット手前のタイムスロットまでは、前記第１の多重
信号１０１を選択し、最終ビットのみ第２の多重信号１
０２を選択するように動作する。

前記ＣＲＶ発生器１２では、送信クロック１０３を入力
し、フレームの先頭ビットにバイパルスを送出し、これ
がＣＲＶを施すタイミング信号であるＣＲＶ信号１０５
となる。

前記ＣＭＩ符号器１２では、送信ＮＲＺ信号１０４、Ｃ
ＲＶ信号１０５及び送信クロック１０３を入力し、送信
ＮＲＺ信号１０４をＣＭＩ符号に変換すると共に、ＣＲ
Ｖ信号１０５の位置にＣＲＶを施し、ＣＭＩ信号１０６
として送出する。

受信側Ｂでは、基本的にはロウレベル検出器１４、ハイ
レベル検出器１５．サンプリングクロック発生器１６及
び論理和回路１７によって構成されている。

前記ロウレベル、ハイレベル検出器１４．１５では、Ｃ
ＭＩ信号１０６を入力し、サンプリングクロック発生器
１６の発する信号速度２倍以上のサンプリングクロック
１０７を用いて、サンプリングクロック発生器１６のロ
ウレベル、ハイレベルの判定を行っている。

前記ロウレベル検出器１４は、２ビット以上連続のロウ
レベルを検出しなときバイパルスを、また、ハイレベル
検出器１５では２ビット以上連続してハイレベルを検出
したときにバイパルスを出力するようになっている。

上記のロウレベル、ハイレベル検出器１４．１５での検
出方法について第６図、第７図を参照して説明する。

ＣＲＶを施さない場合、ＣＭＩ符号は第６図（ａ）−（
ｇ＞に示すようにその符号則から明らかであるが、１．
５ビット以上のロウレベルあるいはハイレベルが連続す
ることはない。

次に、１フレーム中にＣＲＶが１回だけ施される場合を
考えると、第７図（ａ）〜（ｄ）および第７図（ｆ）〜
（ｉ）に示すように、２．５ビット以上ロウレベルある
いはハイレベルが連続することはなく、かつ、２ビット
から２．５ビットロウレベルが連続するのは、ＣＲＶが
施されている１ビット前か、ロウレベルで表された１１
１　ＩＩの場合だけである。このとき、ＣＲＶが施され
ている１ビット後ろが１１１１１の場合はロウレベルが
２ビット連続し、“Ｏ°″の場合はロウレベルが２．５
ビット連続することになる。同様に、２ビットから２．
５ビットハイレベルが連続する場合を考えると、それは
ＣＲＶが施されている１ビット手前がハイレベルで表さ
れた“１”である場合だけに生じ、さらに、その１ビッ
ト前が“１′″の場合にはハイレベルが２ビット連続し
、“０″の場合はにはハイレベルが２．５ビット連続す
ることになる。

従って、これまで述べたことから明らかなように、１．
５ビットより長く２．５ビット以下の長さのロウレベル
あるいはハイレベルを検出すれば、その検出点はＣＲＶ
が施されている位置となっているはずである。従って、
伝送速度をｆ（ｂｉｔ／　ｓ　ｅ　ｃ　）とした場合、
サンプリングクロック１０７の速度をｆＳ　　（ｂｉｔ
／５ｅｃ）とすれば、必要条件としてｒｓを１：記の式
に従う速度にとって受信ＣＭＩ符号のロウレベルあるい
はハイレベルの検出を行えば良いことが分かる。

３Ｔ’／２＜ｎ−Ｔｓ　＜５Ｔ／２　　→２ｎ　−ｆ／
３＞ｆＳ、；４２ｎ　−ｆ１５　−　＜１　＞＜Ｔ＝１
／ｆ、’１”Ｓ　＝１／ｆ３　）（ｎ＝１．２．・・・
）さらに、Ｃ１えＶが施されていないＣＭＩ符号の場合、
２ビット連続の信号パターンは、第６図（ａ、　）〜（
ｇ＞に示す７通りとなる。第６図から明らかなように、
１．５ビットより長く２．５ビット以下の長さのロウレ
ベルあるいはハイレベルを検出゛するには、Ｔ／２＞Ｔｓ→２ｆ＜ｆｓ　　　　　・・・・・・（２
）である必要がある。

以上の＜１＞、＜２）式よりｆ　Ｓの必要十分条件は、
下記の式となる。

２ｆ＜ｆｓ＜２ｎ−ｆ／３　　　−（３）（ｎ＝４．５
・・・）（３）式において、ｎ＝４とした場合の具体的な回路の
一構成例とそのタイムチャートを第５図（ａ）、（ｂ）
に示す。

同図中、サンプリングクロックとしてｆｓ　＝５ｆ／２
に選んである。この仮定は、（３）式においてｎ＝４と
した場合の条件、すなわち２ｆ＜ｆｓｐ８ｆ／３　　・
・・・・・（４）を満たしている。

受信ＣＭＩ信号５０２は、サンプリングクロック５０１
により打ち抜かれ、フリップフロップ（以下、Ｆ、Ｆと
も称する）５１ａ〜５１ｅにより１ビットづつシフトさ
れる。これらＦ、Ｆ５１ａ〜５１ｅの出力が全てロウレ
ベルのときは、ＮＯＲ回路５２がアクティブとなり、そ
の出力としてバイパルスをロウレベル検出パルス５１０
として出力する。また、前記Ｆ、Ｆ５１ａ〜５１ｅの出
力が全てハイレベルのときは、ＮＡＮＤ回路５３がアク
ティブとなり、その出力としてロウパルスをハイレベル
検出パルス５１１として出力する。

前記ロウレベル検出パルス５．１０は、遅延回路５４に
よりτだけ時間的に遅れたロウレベル検出パルス５１２
となる。τたけ遅延させる理由は、第７図に示したよう
に、ロウレベル検出器出力とハイレベル検出出力とでＣ
ＭＩ信号のパターンによらない変化点の位置が異なるか
らである。

本実施例回路の場合、ロウレベル検出器出力の変化点が
、ハイレベル検出出力の変化点よりも１／２ｂｉｔ早い
ため、ロウレベル検出器出力の方をτだけ遅延させてい
る。従って、τ−１／２ｂｉｔにすれば、フレームの位
置情報検出の位相誤差は、サンプリングで生ずる量子化
誤差のみとすることができる。

ロウレベル検出パルス５１２及びハイレベル検出パルス
５１１は、それぞれＦ、Ｆ５１ｆ、５１ｇで逆相クロッ
ク５０９により整形され、ロウレベル検出パルス５１３
及びハイレベル検出パルス５１４となる。このパルス５
１３，５１４は、それぞれＦ、Ｆ５１ｈ、５１ｉにより
分周されて、分周信号５１５及び分周信号５１８となり
、さらに、Ｆ、Ｆ５１ｊ、５１ｋにより１ビット遅延し
た分周信号５１６及び分周信号５１９となる。前記信号
５１５，５１６は、ＥＸ−ＯＲ回路５６ａに入力され、
ロウレベル検出パルス５１７となる。

また、前記パルス５１８，５１９はＥＸ−ＯＲ回路５６
ｂに入力され、ハイレベル検出パルス５２０となる。　
。

前記検出パルス５１７，５２０は、共にフレームの位置
情報を持っているが、パルスが検出されるか否かは、情
報ビットの内容によるため、歯抜けのフレームパルスと
なっている。ただし、前記検出パルス５１７，５２０は
、互いに相補的な位置にパルスを生成するため、ＯＲ回
路５７により論理和をとれば、完全なフレーム周期のパ
ルス５２１を作ることができる。このことは、送信側で
挿入したフレームの位置情報を検出し再生したことを意
味する。

尚、本発明は上記実施例に限定されるものではなく、本
発明の要旨の範囲内で社々の変形実施が可能である。

［発明の効果］以上説明したように、本発明によれば送信側においてＣ
ＲＶを施す１ビット前のタイムスロットに“１”の信号
を多重化し、受信側において１゜５ビット以上２．５ビ
ット以下の連続したロウレベルあるいはハイレベルを検
出し、その論理和をとることにより、ＣＲＶにより送出
されたフレームの位置情報の検出、すなわちＣＭＩ符号
伝送のタイミング抽出を行うことができる。

しかも、本発明によれば、タイミング抽出用の素子が不
要であり、また、従来アナログ手法では困難であった低
速ビットレートのＣＭＩ伝送にも利用することができる
という利点がある。また、この場合、従来用いられてい
たディジタルＰＬＬよりも遥かに小さい回路荒模でタイ
ミング抽出を行なうことができ、しかも使用するサンプ
リングクロック発生用のオシュレータは、ビットレート
の２倍以上の周波数であればよいので、安定度も１０−
２程度で良いという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例装置のブロック回路図、第２
図は従来装置のブロック回路図、第３図は実施例装置の
動作を説明するタイミングチャート、第４図は従来装置
の動作を説明するタイミングチャート、第５図（ａ）は
実施例装置のロウレベル検出器およびハイレベル検出器
の一構成例を示すブロック回路図、第５図（ｂ）は第５
図（ａ）の構成の動作を説明するタイミングチャート、
第６図（ａ）・〜（ｇ＞はＣＲＶが施されていない場合
のＣＭＩ信号のパターンを示す概略説明図、第７図（ａ
）〜（ｊ＞はＣＲＶが施されている場合のＣＭＩ信号の
パターンを示す概略説明図である。１１；多重化回路、１４；ロウレベル検出器、１５；ハイレベル検出器、１６；サンプリングクロック発生器、１７；論理和回路。代理人　弁理士　渡　辺　喜　平９８２図第３図手続補正書（方式）昭和６３年１２月１２日

Claims

【特許請求の範囲】

送信側で、指定箇所毎にＣＭＩ符号則違反を施したＣＭ
Ｉ符号を発生し、受信側で、前記ＣＭＩ符号則違反の施
された位置の情報を検出するＣＭＩ符号伝送装置におけ
るタイミング抽出装置において、送信側に、ＣＭＩ符号
則違反を施すタイムスロットの１ビット前のタイムスロ
ットに“１”の信号を多重化する多重化回路を設け、受
信側に、信号速度の２倍以上の周波数のサンプリングク
ロックを発生するクロック発生器と、このサンプリング
クロックにより動作し、受信ＣＭＩ符号の中の２ビット
連続のロウレベルを検出するロウレベル検出器と、２ビ
ット連続のハイレベルを検出するハイレベル検出器と、
前記ロウレベル、ハイレベル検出器の出力であるパルス
列の論理和をとる論理和回路とを設け、前記論理和回路
の出力を前記ＣＭＩ符号則違反の施された位置として抽
出することを特徴とするＣＭＩ符号伝送装置におけるタ
イミング抽出装置。