JP3088433B2 - Msk復調装置 - Google Patents
Msk復調装置Info
- Publication number
- JP3088433B2 JP3088433B2 JP02102647A JP10264790A JP3088433B2 JP 3088433 B2 JP3088433 B2 JP 3088433B2 JP 02102647 A JP02102647 A JP 02102647A JP 10264790 A JP10264790 A JP 10264790A JP 3088433 B2 JP3088433 B2 JP 3088433B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- msk
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
関する。
話,コードレス電話などに適用可能な、MSK復調回路に
関するものである。
ィジタル信号をアナログ信号として伝送する変調方式に
おいて、狭帯域伝送が可能な実用性の高い変調方式とし
て、特に移動通信分野において、広く用いられている。
数f1とf2に対応させて変調するFSK(Frequency Shift K
eying)の一種であるが、データの変化点において連続
位相となるように、変調指数を0.5に選定するものであ
る。すなわち、ディジタルデータの伝送レートをF bps
とすると (f1−f2)/F=0.5 の関係となっている。
されているが、1200bps(f1=1800Hz,f2=1200Hz)〜24
00bps(f1=2400Hz,f2=1200Hz)の伝送速度において集
積回路化され広く用いられている方式は、遅延検波方式
である。第5図(A)に、かかる遅延検波方式のブロッ
ク図を示す。第5図(B)はMSK方式の被変調波形例を
示す。第6図は、第5図(A)に示した各ブロックの出
力信号A〜Hを示す。
入力されたMSK信号にはジッタ・ノイズが含まれてい
る。まず帯域フィルタ50でノイズが除去され(第6図:
A)、第1の波形整形部51(コンパレータが用いられ
る)によりディジタル信号に変換される(第6図:B)。
一般には数十倍の周波数でサブサンプリングが行われ、
数十ビット(データレート1ビット分に相当)だけシフ
トされた信号(第6図:C)が得られ、第6図Bの信号と
排他的論理和(Ex−OR)演算が行われ、第6図Dの信号
が出力される。
を除去し、第6図Eの信号を得る。第2の波形整形部54
(コンパレータが用いられる)では再びディジタル信号
に変換され(第6図:F)、クロック再生部(DPLL)55に
て第6図Fの信号から再生クロックが抽出され(第6
図:H)、その再生クロックにより再生クロックに同期し
た再生データ(第6図:G)が形成される。
域フィルタ53はアナログ回路である。遅延検波部52およ
びクロック再生部55はディジタル回路である。また、第
1および第2の波形整形部51,54はアナログ/ディジタ
ル変換回路である。
は、以下に列挙する欠点(1)〜(4)がみられる。
いうように2度アナログ/ディジタル変換を行っている
ため、回路構成が複雑になる。
を除去する回路が必要となる。
によりDPLLに同期する方式が採られるため、データ伝送
に先立ってビット同期データ(0101の繰り返しパター
ン)が必要となる。
て切り替りエッジが出現しないとDPLLは働かないので、
この間、再生クロックはフリーラン状態となる。そこ
で、この時に同期はずれを起さないためには、MSK信号
のビットレートと周波数が正確に一致するクロックを作
り出すための正確な原クロックが必要となる。
ば、3.6864MHz)が必要となる。
の、多ビット(例えば、16ビット以上)のシフトレジス
タが必要となり、回路規模が大きくなってしまう。
変換を1回のみ行うことにより、MSK復調を可能とした
装置を提供することにする。
タの切り替りエッジを必要とせず、従ってビット同期デ
ータなしにデータを再生でき0または1が続いても同期
はずれを起さないよう構成したMSK復調装置を提供する
ことにある。
に一致するクロックを作り出すためのビットレートのN
倍の原クロックを必要とせず、これにより、システム中
の他の部分(CPUや他のジネレータ等)に使用している
クロックを共用できるよう構成したMSK復調装置を提供
することにある。
装置は、ディジタルデータの“0"または“1"に対応する
周波数をf1,f2としたとき、f1=2f2の関係を有するMSK
方式により変調された入力信号をゼロクロス信号の形態
で入力するMSK復調装置であって、前記ゼロクロス信号
に対応したパルスのエッジを検出するエッジ検出手段
と、前記検出されたエッジに基づいて第1の基準クロッ
クに含まれるパルスをマスクすると共に、または、前記
検出されたエッジに基づいて第2の基準クロック中にパ
ルスを挿入すると共に、該第1の基準クロックまたは第
2の基準クロックを分周することにより、前記入力信号
に同期した再生クロックの2倍の周波数を有する第1の
クロックを形成する手段と、前記第1のクロックにより
前記ゼロクロス信号に対応したパルスを取り込み、且つ
シフトさせるシフトレジスタと、前記シフトレジスタの
出力信号をデコードするデコード手段と、前記第1のク
ロックを1/2分周して前記入力信号に同期した再生クロ
ックを形成する第2の分周手段と、前記デコード手段の
出力を前記再生クロックにより同期させて再生データを
形成する再生データ形成手段とを有するものである。
出すための正確な原クロックが必要ない。
ードするデコード手段により、MSK変調信号を復調する
ことができる。
回路に比べ、受信データの品質が低下したときにも同期
クロックの位相ずれが少なく、連続誤りを発生しにくい
という作用・効果が得られる。
る。本図において、2は帯域フィルタ、4は波形整形回
路、6は3ビットシフトレジスタ、8はエッジ検出回
路、10はANDゲート、12はインバータ、14はパルスマス
ク回路、16は1/2N分周器、18は1/2分周器、20はデコー
ダ、22はF/F(フリップフロップ)回路である。
を示す。
第5図中の帯域フィルタ50と波形整形部51と原理,作用
とも同じ働きのものである。そして、その他のブロック
はすべてディジタル回路である。
とし、“1"に対応するMSKの周波数をf2とし、データ伝
送レートをF bpsとすると、MSK信号であるための条件と
して (f1−f2)/F=0.5 …(1) さらに本実施例では f1=2f2 …(2) なる関係を有するものとする。
=2400bpsとした場合について説明する。
fsの周波数を fs/(2N+1+1)<F<fs/2N+1 …(3) N:整数 となるように選ぶ。ここで、Nは任意の整数であり、こ
れを大きくすると、再生クロックに含まれるジッタは少
なくなるとともに再生データのビットエラー率は向上す
るが、一方、無入力状態からMSK信号が入った時、再生
クロックがMSK信号に同期して正しいデータを再生する
までの引き込み時間が長くなる。本実施例ではN=3と
している。
る。
形回路4を介してのようなディジタル信号になる。
出回路8を通って信号となる。
の前段にパルスマスク回路14を通っており、信号がが
“1"のときfsの1クロック分がマスクされる。すなわち
信号は信号がない時はfs/2Nのクロック、信号有
る時はfs/(2N+1)のクロックとなる。
検出した時に“1"を出力するようになっている。
周器16に入力されるfsを1クロックマスクして信号が
遅れるように動作し、MSKエッジ検出時に信号が“1"
であると信号はfs/2Nとなり、(3)式の関係からMSK
エッジに対して進むように働き、これにより信号の立
ち下がりがMSKのエッジに一致するように動作する。す
なわち第1図の破線で囲まれた部分は、非常に簡単なDP
LL(Digital Phase Locked Loop)を構成していること
になる。
立ち上りに同期してシフトする。デコーダ20はこのシフ
トレジスタの出力QA,QB,QCを入力して、次の表1に示す
ような論理演算を行う。具体的な回路を第3図に示す。
に存在しないが、エラーを生じたときのために設けてあ
る。
コーダ20の出力信号は、それぞれ第2図に示すような
波形となる。
の2種類の波形になる可能性があるが、信号の波形は
(1/F)の全区間において正しい復調結果を出力してい
るので、信号を信号の立ち上りでサンプルすること
により、信号の時は信号、信号′の時は信号′
となるように再生データと再生クロックの位相関係を一
定となるようにすることができる。
ルススタッフ回路を用いることもできる。すなわち、ゼ
ロクロス信号のエッジ部でクロックfsの1クロックをマ
スクして遅らせる代りに、1クロック分を挿入して速く
してゼロクロス信号に同期させればよい。この場合、ク
ロックfsは、 fs/2N+1<F<fs/(2N+1−1) …(5) を満足するように選ぶ。
ることももちろん可能である。
のMSK復調装置のような2f1=3f2、F=f2のような場合
にも適用できる。すなわち、基準クロックfsの周波数を fs/(3・2N+1+1)<F<fs/3・2N+1 …(パルスマスク回路用いた場合) fs/3・2N+1<F<fs/(3・2N+1−1) …(パルススタッフ回路を用いた場合) となるように選ぶ。
z前後の基準クロックを用いればよい。
を第4図に示す。第4図では、5ビットのシフトレジス
タを用い、第1番目,第2番目,第4番目,第5番目の
データを基にデータを再生することができる。
果を得ることができる。
なり、しかも回路規模は従来に比べてきわめて小さくな
る。
変化点ではなく、変調されたMSK信号の変化点により行
っているので、ビット同期信号を必要としない。
足すれば、どのような値でもよく、従来のように、ビッ
トレートFの正確な整数倍である必要がない。
形図、 第3図は第1図に示されているデコーダ20の詳細な構成
を示す論理回路図、 第4図は本発明のその他の実施例を示すブロック図、 第5図および第6図は従来から知られている遅延検波方
式を説明するための図である。 2……帯域フィルタ、 4……波形整形回路、 6……3ビットシフトレジスタ、 8……エッジ検出回路、 14……パルスマスク回路、 16……1/2N分周器、 18……1/2分周器、 20……デコーダ、 22……F/F回路。
Claims (1)
- 【請求項1】ディジタルデータの“0"または“1"に対応
する周波数をf1,f2としたとき、f1=2f2の関係を有する
MSK方式により変調された入力信号をゼロクロス信号の
形態で入力するMSK復調装置であって、 前記ゼロクロス信号に対応したパルスのエッジを検出す
るエッジ検出手段と、 前記検出されたエッジに基づいて第1の基準クロックに
含まれるパルスをマスクすると共に、または、前記検出
されたエッジに基づいて第2の基準クロック中にパルス
を挿入すると共に、該第1の基準クロックまたは第2の
基準クロックを分周することにより、前記入力信号に同
期した再生クロックの2倍の周波数を有する第1のクロ
ックを形成する手段と、 前記第1のクロックにより前記ゼロクロス信号に対応し
たパルスを取り込み、且つシフトさせるシフトレジスタ
と、 前記シフトレジスタの出力信号をデコードするデコード
手段と、 前記第1のクロックを1/2分周して前記入力信号に同期
した再生クロックを形成する第2の分周手段と、 前記デコード手段の出力を前記再生クロックにより同期
させて再生データを形成する再生データ形成手段と を有することを特徴とするMSK復調装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02102647A JP3088433B2 (ja) | 1990-04-18 | 1990-04-18 | Msk復調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02102647A JP3088433B2 (ja) | 1990-04-18 | 1990-04-18 | Msk復調装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04945A JPH04945A (ja) | 1992-01-06 |
JP3088433B2 true JP3088433B2 (ja) | 2000-09-18 |
Family
ID=14333034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02102647A Expired - Lifetime JP3088433B2 (ja) | 1990-04-18 | 1990-04-18 | Msk復調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3088433B2 (ja) |
-
1990
- 1990-04-18 JP JP02102647A patent/JP3088433B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04945A (ja) | 1992-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4280224A (en) | Bit synchronizer with early and late gating | |
GB2026796A (en) | Clock synchronization circuit | |
EP0578489B1 (en) | Clock recovery phase detector | |
JPH069359B2 (ja) | 位相変調データ復調装置 | |
US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
JP3088433B2 (ja) | Msk復調装置 | |
US3983495A (en) | Digital waveform generator | |
JP2572984B2 (ja) | フェ−ズコヒレント復調器 | |
JP3008659B2 (ja) | Cmi符号信号のクロック抽出回路 | |
JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
JP2775038B2 (ja) | スペクトラム拡散通信装置 | |
JPS6347389B2 (ja) | ||
JP2777993B2 (ja) | スペクトラム拡散通信装置 | |
JPH01138834A (ja) | システムクロック同期回路 | |
JPH08335932A (ja) | 局間クロック同期回路 | |
Judd | Data synchronization simulation using the MATHWORKS Communications Toolbox | |
JPS6124355A (ja) | 同期搬送波再生方式 | |
JPS6072454A (ja) | ディジタル周波数変調信号の同期復調装置 | |
JPH0563746A (ja) | Psk変調回路 | |
JPS6180933A (ja) | 復調回路 | |
JPH0779269A (ja) | 遅延検波回路 | |
JPH023579B2 (ja) | ||
JPH06268702A (ja) | Psk復調方式 | |
JPS61262345A (ja) | Psk復調装置 | |
JPS5840865B2 (ja) | 積分型デイジタル位相判定器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |