JPS61262345A

JPS61262345A - Ｐｓｋ復調装置

Info

Publication number: JPS61262345A
Application number: JP60105652A
Authority: JP
Inventors: Osamu Nakagawa; 治中川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-05-16
Filing date: 1985-05-16
Publication date: 1986-11-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は無線通信その他により伝送される信号の復調装
置に関し、特に搬送波または副搬送波をＰＣＭ信号でＰ
ＳＫ　（位相変移）変調された信号を復調し、ＰＣＭ信
号を再生するＰＳＫ復調装置に関する。

〔概要〕

本発明は、ＰＳＫ搬送波とその変調波であるＰＣＭ信号
がコヒーレントな関係にあるＰＳＫ信号を復調するＰＳ
ＫＩ調装置において、再生したＰＳＫ搬送波を分周してＰＣＭクロック信号を
再生するビット同期回路を備えることにより、伝送されるＰＣＭ信号の符号形式の制約なしに同期ずれ
を生ずることなく短時間に同期完了できるようにしたも
のである。

〔従来の技術〕

従来、衛星通信等の信号対雑音比（Ｓ／Ｎ）の非常に悪
い状態で使用されるこの種の装置は、雑音に対する復調
信号の品質を高めるために、位相同期ループ方式を用い
たＰＳＫ搬送波再生系とＰＣＭビット同期回路から構成
されていた。符号形式がＮＲＺ（ノンリターン　トウ　
ゼロ）の場合の従来例を第４図に示す。入力端子４３に
入力されたＰ　ＣＭ−Ｐ　Ｓ　Ｋ信号から、両波整流器
１と帯域ろ波器２でＰＳＫ搬送波の２倍の周波数成分を
抽出し、符号パルス例中の「１」、「０」の密度により
振幅変動を抑えるためにリミッタ３によって振幅制限す
る。このＰＳＫ搬送波の２倍の周波数成分の信号は、位
相検波器４、ループフィルタ５、電圧制御発振器６で構
成される位相同期ループ回路（以下、ＰＬＬ回路という
。）および分周器７でジッタおよび雑音成分を低く抑え
たＰＳＫ搬送波が再生される。Ｐ　ＣＭ−Ｐ　Ｓ　Ｋ信
号はこの再生されたＰＳＫ搬送波により、ＰＳＫ検波器
１３および低域ろ波器１２でＰＣＭ信号成分を抽出され
る。

しかしこのＰＣＭ信号成分はまだ雑音が非常に多い状態
であるので、ＰＳＫ搬送波の再生と同様にＰＣＭ信号の
クロックを再生し、この再生したクロックを用いてＰＣ
Ｍ信号を識別再生する必要がある。これはビット同期と
呼ばれるもので動作は以下のとおりである。ＮＲＺ符号
方式はクロック成分を持たないので、低域ろ波器１２か
ら出力されたＰＣＭ信号を微分回路１１で符号変換点を
検出し、両波整流器１０、帯域ろ波器９、リミッタ８に
より振幅制限されたクロック信号を抽出し、位相検波器
１４、ループフィルタ１５、電圧制御発振器１６で構成
されるＰＬＬ回路°によりクロック信号が再生される。

再生されたクロック信号からパルス発生器１８によりビ
ット同期信号が生成される。前記ＰＣＭ信号成分は積分
／ダンプ／サンプルホールド回路２３により積分され、
ビット同期信号によりダンプすることによりビット毎の
ｒｌＪ、「０」の識別が強められ、さらにビット同期識
別によりｒｌＪまたは「０」にホールドされることによ
り、ＰＣＭ信号が復調される。位相検波器１９、低域ろ
波器２０．９０°移相器２１および検出器２２で構成さ
れるコヒーレント振幅検波器は、位相検波器１４、ルー
プフィルタ１５および電圧制御発振器１６で構成される
ＰＬＬが同期したことを判定し、クロック信号およびＰ
ＣＭ信号をそれぞれ出力端子４４および４５から出力可
能とするようスイッチ２４．２５を閉じさせる制御信号
を出力するものである。なお、符号形式が２相の場合は
微分回路１１が不要であり、また低域ろ波器１２は帯域
ろ波器器でよい。なお第４図において、一点鎖線で囲ん
だ部分がビット同期検出手段４６を示す。

〔発明が解決しようとする問題点〕

上述した従来のＰＳＫｙｌ、調装置では、ＰＳＫ搬送波
再生系と、ＰＣＭクロック再生系の２つのＰＬＬ回路を
必要とし回路規模が大きいものであった。また、符号形
式がＮＲＺの場合「０」または「１」のみの連鎖が長い
信号では、ＰＣＭクロック再生系のＰＬＬ回路が同期は
ずれを生ずるため、伝送される符号列に制限を与える必
要があった。

さらにＰＣＭクロック周波数が低い場合にはＰＣＭクロ
ックの再生をＰＬＬ回路を用いて行う方式であるため、
同期完了までの時間が長いなどの欠点があった。

本発明の目的は、上記の欠点を除去することにより、簡
単な回路構成により、伝送されるＰＣＭ信号の符号形式
の制約なしに同期ずれを生ずることなく短時間に同期完
了が可能なＰＳＫｆｉ調装置を提供することにある。

〔問題点を解決するだめの手段〕

本発明のＰＳＫ復調装置は、搬送波がその変調信号であ
るＰＣＭ信号の整数分の１であるＰＳＫ信号が入力する
入力端子と、このＰＳＫ信号から搬送波を再生する搬送
波再生手段と、この手段により再生された搬送波により
上記ＰＳＫ信号を復調する復調手段と、この復調手段の
出力に得られるＰＣＭ信号のビット同期を検出するビッ
ト同期検出手段と、この手段の出力ビット同期信号によ
り上記復調手段の出力からＰＣＭ信号を再生する手段と
を備えたＰＳＫ復調装置において、上記ビット同期検出
手段（４６ａ）は、上記搬送波再生手段が同期したこと
を検出する搬送波同期検出手段（２６〜２９．３５）と
、この検出手段の出力信号によりパルスを発生する第一
のパルス発生器（３６）と、上記復調手段の出力信号か
らＰＣＭ信号に前置されたプルアップル信号を抽出する
帯域ろ波器（３２）と、この帯域ろ波器の出力信号によ
りパルスを発生する第二のパルス発生器（３７）と、上
記第一のパルス発生器の出力が送出された直後に上記第
二のパルス発生器の出力が送出されたことを検出する回
路手段（３０）と、この回路手段の検出出力にしたがっ
て上記搬送波再生手段の出力を分周して上記ビット同期
信号を発生する分周器（３１）とを含むことを特徴とす
る。

〔作用〕

本発明は、帯域ろ波器、リミッタ、パルス発生器を含む
ビット同期手段と、ＰＬＬ回路を用いることなしに形成
される搬送波同期検出手段およびＰＳＫ搬送波同期検出
手段と、再生されたＰＳＫ搬送波を分周してＰＣＭ信号
を再生する例えば、フリップフロップと分周回路からな
るクロック再生手段を含んで構成され、従来のようにＰ
ＬＬ回路を用いることなく簡単な回路でビット同期が可
能で、かつＰＳＫ信号に同期するまでの時間はほとんど
ＰＳＫ搬送波に同期するまでの時間であり同期完了まで
の時間が短縮される。

〔実施例〕

以下、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック構成図、ＰＣ
Ｍ信号の符号形式がＮＲＺの場合である。

本実施例は、ＰＳＫ搬送波再生手段としての両波整流器
１、帯域ろ波器２、リミッタ３、位相検波器４、ループ
フィルタ５、電圧制御発振器６および１７２分周器７と
、ＰＳＫ検波器１３と、ビット同期手段としての帯域ろ
波器３２、リミッタ３３、パルス発生器３７と、搬送波
同期検出手段としての位相検波器２６、低域ろ波器２７
、検出器２８．９０°移相器３５と、ＰＳＫ搬送波同期
検出手段としての遅延回路２９、パルス発生器３６と、
クロック再生手段としてのフリップフロップ３０．１／
２　’分周器３１とを含んでいる。なお３４はパルス発
生器、２３は積分／ダンプ／サンプルホールド回路、２
４．２５はスイッチである。

すなわち、本発明の特徴は、ビット同期手段として第４
図に示す従来のＰＬＬ回路の代わりに、帯域ろ波器３２
、リミッタ３３、パルス発生器３７を含むビット同期手
段と、上記搬送波同期検出手段および上記ｐｓＫ輩送波
検出手段と、フリップフロップ３０．１／２　’分周器
３１とを含むクロック再生手段とからなるビット同期検
出手段４６ａを備えている点にある。

次に、第２図に示す復調するＰＳＫ信号とＰＣＭ信号の
タイミング例を参照して、本実施例の動作について説明
する。

第１図において、ＰＳＫＩＩｌ送波の再生方式は第４図
の従来例と同じである。再生されたＰＳＫ搬送波を用い
てＰＳＫ信号をＰＳＫ検稜、器１３によりＰＳＫ検波す
る。このＰＳＫ信号の同期捕捉を短時間にかつ容易に行
うことができるように、ＰＣＭ信号の最初に伝送される
数ビットの「１」、「０」の連’Ｉｌｌ信号（プルアッ
プル信号）の基本周波数を中心周波数とした帯域ろ波器
３２およびリミッタ３３により「１」、ｒＯＪの連続信
号を抽出する。

また位相検波器２６、低域ろ波器２７、検出器２８によ
りＰＳＫ搬送波再生部のＰＬＬ回路が同期したことを検
出し、さらに、この同期検出信号を帯域ろ波器３２、リ
ミッタ３３で「１」、「０」の連続信号を抽出するまで
の時間だけ遅延回路２９により遅延させ、パルス発生器
３６にてパルス化し、フリップフロップ３０をリセット
する。上記の帯域ろ波器３２、リミッタ３３で抽出した
「１」、ｒＯＪの連続信号の符号変化点、すなわちビッ
トの始まりの点において、パルス幅の短いパルスをパル
ス発生器３７にて発生させ、このパルスによりフリップ
フロップ３０をセットする。フリップフロップ３０の出
力はこのとき「１」となる。分周器３１はｎ個のフリッ
プフロップで構成されたものであり、あらかじめ全ての
フリップフロップ出力は「１」にセットしておき（プリ
セット）、フリップフロップ３０の出力が「１」となっ
た時点から分周器３１を動作させることにより、再生Ｐ
ＳＫ＠送波にコヒーレントなすなわちクロック信号が再
生される。

この再生クロック信号の符号変化点において、パルス発
生器３４にてパルスを発生させ、ビット同期パルスを得
る。このビット同期パルスを用いてＰＳＫ検波器１３で
ＰＳＫ検波された信号を積分／ダンプ／サンプルホール
ド回路２３でＰＣＭ信号が再生される。またフリップフ
ロップ３０の出力でスイッチ２４．２５の開閉を制御し
、装置が同期を完了したとき、クロック信号およびＰＣ
Ｍ信号を出力する。

以上、ＰＣＭ信号の符号形式がＮＲＺの場合について説
明したが、２相の場合も同様であり分周器３１を１／２
　（−１）で構成することでよい。また、プルアップル
信号としてｒｌＪ、「０」の連続パルス列で説明したが
、これも周期的なパルス列であればよい。さらにＰＳＫ
搬送波周波数とＰＣＭ信号のビットレートは必ずしも２
″対１の関係にある必要はなく、整数比であればよい。

この場合分周器３１は、例えば６対１の関係の場合６分
周器が必要であり第３図に示す回路でも実現できる。

なお、第３図において、３８．３９．４０はフリップフ
ロップ、４１はＮＡＮＤゲート、４２はインバータであ
る。

〔発明の効果〕

以上説明したように本発明は、ビット同期を従来のよう
にＰＬＬ回路を用いずに、対域ろ波器、リミッタ、パル
ス発生器、フリップフロップ、分周器などの簡単な回路
要素でビット同期が可能であり、装置の小型軽量化が実
現、できる。また、本発明によればＰＳＫ信号に同期す
るまでの時間はほとんどＰＳＫ＠送波に同期するまでの
時間であり、従来のようにＰＣＭ信号のビット速度に左
右されない。したがって同期完了までの時間は短縮され
、回線利用率が増大する。さらに本発明は伝送されるＰ
ＣＭ信号の符号に制約がない。例えばＮＲＺ−Ｌの場合
、ＰＣＭ信号が「０」または「１」の連鎖が永久に続い
ても、プルアップル信号で同期番完了した後は同期はず
れを生ずることがないなどの効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。第２図はＰＳＫ信号とＰＣＭ信号のタイミング例を示す
図。第３図は第１図の分周器の他の例を示すブロック構成図
。第４図は一従来例を示すブロック構成図。１．１０・・・両波整流器、２．９．３２・・・帯域ろ
波器、３．８．３３・・・リミッタ、４．１４．１９．
２６・・・位相検波器、５．１５・・・ループフィルタ
、６．１６・・・電圧制御発振器、７．３１・・・分周
器、１１・・・微分回路、１２．２０．２７・・・低域
ろ波器、１３・・・ＰＳＫ検波器、１８．３４．３６．
３７・・・パルス発生器、２１．３５・・・９０″移相
器、２２．２日・・・検出器、２３・・・積分／ダンプ
／サンプルホールド回路、２４．２５・・・スイッチ、
２９・・・遅延回路、３０゜３８．３９．４０・・・フ
リップフロップ、４１・・・ＮＡＮＤゲート、４２・・
・インパーク、４３・・・入力端子、４４．４５・・・
出力端子、４６．４６ａ・・・ビット同期検出手段。

Claims

【特許請求の範囲】

（１）搬送波がその変調信号であるＰＣＭ信号の整数分
の１であるＰＳＫ信号が入力する入力端子と、このＰＳ
Ｋ信号から搬送波を再生する搬送波再生手段と、この手段により再生された搬送波により上記ＰＳＫ手段
を復調する復調手段と、この復調手段の出力に得られるＰＣＭ信号のビット同期
を検出するビット同期検出手段と、この手段の出力ビッ
ト同期信号により上記復調手段の出力からＰＣＭ信号を
再生する手段とを備えたＰＳＫ復調装置において、上記ビット同期検出手段（４６ａ）は、上記搬送波再生手段が同期したことを検出する搬送波同
期検出手段（２６〜２９、３５）と、この検出手段の出
力信号によりパルスを発生する第一のパルス発生器（３
６）と、上記復調手段の出力信号からＰＣＭ信号に前置されたプ
ルアップル信号を抽出する帯域ろ波器（３２）と、この帯域ろ波器の出力信号によりパルスを発生する第二
のパルス発生器（３７）と、上記第一のパルス発生器の出力が送出された直後に上記
第二のパルス発生器の出力が送出されたことを検出する
回路手段（３０）と、この回路手段の検出出力にしたがって上記搬送波再生手
段の出力を分周して上記ビット同期信号を発生する分周
器（３１）とを含むことを特徴とするＰＳＫ復調装置。