JPS5928101B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS5928101B2 JPS5928101B2 JP50120914A JP12091475A JPS5928101B2 JP S5928101 B2 JPS5928101 B2 JP S5928101B2 JP 50120914 A JP50120914 A JP 50120914A JP 12091475 A JP12091475 A JP 12091475A JP S5928101 B2 JPS5928101 B2 JP S5928101B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- input terminal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
- H04L27/2277—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using remodulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は多相ＰＳＫ（ｐｈａｓｅ−ｓｈｉｆｔ−Ｋｅｙ
ｉｎｇ）変調された搬送波信号から同期搬送波を再生す
る位相同期回路に関し、特に搬送波位相を容易に可変す
ることができる位相同期回路に関するものである。
ｉｎｇ）変調された搬送波信号から同期搬送波を再生す
る位相同期回路に関し、特に搬送波位相を容易に可変す
ることができる位相同期回路に関するものである。
従来、この種のＮ相（Ｎは正の整数）ＰＳＫ変調波から
同期搬送波を再生する方式の１つとして逆変調方式があ
る。
同期搬送波を再生する方式の１つとして逆変調方式があ
る。
この方式はよく知られているごとく、電圧制御発振器と
、Ｎ相ＰＳＫ変調入力信号と上記電圧制御発振器の出力
信号を入力とするＮ相位相復調回路と、一方の入力端子
に上記復調回路の出力が接続されたＮ相位相変調回路と
、上記復調回路のＮｌｆＩＡＰＳＫ変調信号用入力端子
と上記変調回路の他方の入力端子間に設けられた第１の
遅延回路と、一方の入力端子に上記変調回路の出力が接
続された位相検波回路と、上記電圧制御発振器の出力端
子と上記位相検波回路の他方の入力端子間に設けられた
第２の遅延回路と可変移相器と、上記位相検波回路の出
力と上記電圧制御発振器の入力との間に設けられた低域
濾波回路とで構成されている。この方式では、通常、復
調回路の変調入力信号端子から復調回路を通つて変調回
路の入力端子までの遅延時間と、第１の遅延回路の遅延
時間は等しく設定され、また電圧制御発振器の出力端子
から第２の遅延回路および可変移相器を通り位相検波回
路の他方の入力端子まで遅延時間Ｔ，は、復調回路の変
調入力信号端子から第１の遅延回路、変調回路を通り位
相検波回路の一方の入力端子までの遅延時間Ｔ２に等し
く設定される。この復調器に含まれる位相同期回路が正
しく動作するためには位相検波回路の一方の人力端子に
入力される再生搬送波の位相と他方の入力端子に入力さ
れる電圧制御発振器の出力搬送波の位相は正しく＋９０
゜または−９０の位相関係に保’つ必要がある。しかし
第１と第２の遅延回路および変調回路は遅延時間が常に
一定になるように製作することは困難であり、一般的に
は前述の位相関係を保つために上記可変移相器を設ける
必要がある。この可変移相器の可変位相範囲は搬送波周
波数に対して３６０の範囲があれば十分であるが、実際
上、３６０の可変移相器を製作することは回路の形状が
大きくなるので、あまり得策ではなく現実には可変移相
器の可変移相範囲を１００程度に設定し、残りの移相量
は第１と第２の遅延回路の遅延時間を変化して得るのが
普通である。一方伝送隋報量の増加に併い、隋報伝送り
ロツク周波数（たとえば準ミリ波通信方式では２００Ｍ
Ｈｚ）ミリ波通信方式では４００ＭＨｚとなつている。
）が高くなり、従つて搬送波周波数も１ＧＨｚ以上の周
波数（たとえば前記準ミリ、ミリ波通信方式では１．７
ＧＨｚである。）に設定されるようになつてきている。
かかる場合、上述の遅延時間Ｔ１とＴ２との和の遅延時
間が搬送波周波数の１サイクルの時間に比し非常に大と
なる。たとえぱ準ミリ波通信方式の位相同期回路では遅
延時間の合計Ｔ１ ＋Ｔ２：：２８ｎｓ）搬送波の１サ
イクルの時間は０．５９ｎｓとなり、遅延時間の合計に
対する搬送波の位相量は 。。。 ＝１７０８４と非常
に大きな値となる。その結果、環境温度の変化に対する
位相同期回路の位相変動が大きくなり、同期引込中心周
波数の温度変動が大きくなる欠点があつた。
、Ｎ相ＰＳＫ変調入力信号と上記電圧制御発振器の出力
信号を入力とするＮ相位相復調回路と、一方の入力端子
に上記復調回路の出力が接続されたＮ相位相変調回路と
、上記復調回路のＮｌｆＩＡＰＳＫ変調信号用入力端子
と上記変調回路の他方の入力端子間に設けられた第１の
遅延回路と、一方の入力端子に上記変調回路の出力が接
続された位相検波回路と、上記電圧制御発振器の出力端
子と上記位相検波回路の他方の入力端子間に設けられた
第２の遅延回路と可変移相器と、上記位相検波回路の出
力と上記電圧制御発振器の入力との間に設けられた低域
濾波回路とで構成されている。この方式では、通常、復
調回路の変調入力信号端子から復調回路を通つて変調回
路の入力端子までの遅延時間と、第１の遅延回路の遅延
時間は等しく設定され、また電圧制御発振器の出力端子
から第２の遅延回路および可変移相器を通り位相検波回
路の他方の入力端子まで遅延時間Ｔ，は、復調回路の変
調入力信号端子から第１の遅延回路、変調回路を通り位
相検波回路の一方の入力端子までの遅延時間Ｔ２に等し
く設定される。この復調器に含まれる位相同期回路が正
しく動作するためには位相検波回路の一方の人力端子に
入力される再生搬送波の位相と他方の入力端子に入力さ
れる電圧制御発振器の出力搬送波の位相は正しく＋９０
゜または−９０の位相関係に保’つ必要がある。しかし
第１と第２の遅延回路および変調回路は遅延時間が常に
一定になるように製作することは困難であり、一般的に
は前述の位相関係を保つために上記可変移相器を設ける
必要がある。この可変移相器の可変位相範囲は搬送波周
波数に対して３６０の範囲があれば十分であるが、実際
上、３６０の可変移相器を製作することは回路の形状が
大きくなるので、あまり得策ではなく現実には可変移相
器の可変移相範囲を１００程度に設定し、残りの移相量
は第１と第２の遅延回路の遅延時間を変化して得るのが
普通である。一方伝送隋報量の増加に併い、隋報伝送り
ロツク周波数（たとえば準ミリ波通信方式では２００Ｍ
Ｈｚ）ミリ波通信方式では４００ＭＨｚとなつている。
）が高くなり、従つて搬送波周波数も１ＧＨｚ以上の周
波数（たとえば前記準ミリ、ミリ波通信方式では１．７
ＧＨｚである。）に設定されるようになつてきている。
かかる場合、上述の遅延時間Ｔ１とＴ２との和の遅延時
間が搬送波周波数の１サイクルの時間に比し非常に大と
なる。たとえぱ準ミリ波通信方式の位相同期回路では遅
延時間の合計Ｔ１ ＋Ｔ２：：２８ｎｓ）搬送波の１サ
イクルの時間は０．５９ｎｓとなり、遅延時間の合計に
対する搬送波の位相量は 。。。 ＝１７０８４と非常
に大きな値となる。その結果、環境温度の変化に対する
位相同期回路の位相変動が大きくなり、同期引込中心周
波数の温度変動が大きくなる欠点があつた。
この欠点を除去するためには位相同期回路を全て同一材
質（たとえばアルミナセラミツク挙板あるいはサフアイ
ア基板）上に平面回路で構成し、位相同期回路の位相変
動を小さくする必要がある。この場合遅延回路の遅延時
間を種々変更することは非常に困難であり、また３６０
の可変範囲を持つ可変移相器を同種基板上に製作するこ
とは困難が多く、従つて位相同期回路の位相関係を正し
く設定することは非常に難しくなる。本発明の目的は、
従来の位相同期回路に簡単な符号変換回路を付加するこ
とにより、上述の欠点を除去した位相同期回路を提供す
ることにある。
質（たとえばアルミナセラミツク挙板あるいはサフアイ
ア基板）上に平面回路で構成し、位相同期回路の位相変
動を小さくする必要がある。この場合遅延回路の遅延時
間を種々変更することは非常に困難であり、また３６０
の可変範囲を持つ可変移相器を同種基板上に製作するこ
とは困難が多く、従つて位相同期回路の位相関係を正し
く設定することは非常に難しくなる。本発明の目的は、
従来の位相同期回路に簡単な符号変換回路を付加するこ
とにより、上述の欠点を除去した位相同期回路を提供す
ることにある。
本発明によれば、従来の位相同期回路の復調回路と変調
回路との間にＮ進符号変換回路を設け、この符号変換回
路の変換状態を種々に変更することに搬送波位相を種々
変化できる位相同期回路が得られる。以下図面を参照し
ながら本発明をより詳細に説明する。
回路との間にＮ進符号変換回路を設け、この符号変換回
路の変換状態を種々に変更することに搬送波位相を種々
変化できる位相同期回路が得られる。以下図面を参照し
ながら本発明をより詳細に説明する。
第１図は従来の逆変調方式による４相位相同期回路であ
る。
る。
この回路は、たとえば宮川等の「準ミリ波ＰＣＭ方式に
用いる搬送波同期系の設計」電子通信学会通信方式研究
会資料ＣＳ７Ｏ−３８、昭和４５年７月２９日（文献１
）および山本等の「ＣａｒｒｉｅｒＳｙｎｃｈｒＯｎｉ
ｚｅｒｆＯｒＣＯｈｅｒｅｎｔＤｅｔｅｃｔｉＯｎＯｆ
Ｈｉｇｈ−ＳｐｅｅｄＦＯｕｒ−Ｐｈａｓｅ−Ｓｈｉｆ
ｔ一ＫｅｙｅｄＳｉｇｎａｌｓ」ＩＥＥＥＴＲＡＮＳＡ
ＣＴＩＯＮＳ０ＮＣ０ＭＭＵＮＩＣＡＴＩ０ＮＳ，Ｖ０
１．Ｃ０Ｍ−２０，滝４，第８０３頁乃至第８０８頁、
昭和４７年８月（文献２）、宮川等「逆変調搬送波同期
回路の動作特性」昭和４４年度電子通信学会全国大会、
洗１２３２（文献７）、山本等「準ミリ波ＰＣＭ用搬送
波再生回路」昭和４７年度電子通信学会全国大会、．Ｖ
）．１６１７（文献８）でよく知られているので簡単に
説明する。この位相同期回路は、４相位相復調回路１０
０、識別整形回路１０１、４相位相変調回路１０２、位
相検波回路１０３、低域Ｐ波回路１０４、電圧制御発振
器１０５、遅延回路１０６，１０７、可変移相器１０８
、クロツク発振回路１０９から構成される。この位相同
期回路では、入力端子１に訃ける変調人力信号を位相復
調回路１００に加え、電圧制御発振回路１０５Ｚπの出
力を基準位相にして変調入力信号のーリ一Ｋ（Ｋ−１，
２・・・・・・，Ｎ）位相成分を復調し、その復調回路
の出力端子２，３の信号を識別整形回路１０１に加える
。
用いる搬送波同期系の設計」電子通信学会通信方式研究
会資料ＣＳ７Ｏ−３８、昭和４５年７月２９日（文献１
）および山本等の「ＣａｒｒｉｅｒＳｙｎｃｈｒＯｎｉ
ｚｅｒｆＯｒＣＯｈｅｒｅｎｔＤｅｔｅｃｔｉＯｎＯｆ
Ｈｉｇｈ−ＳｐｅｅｄＦＯｕｒ−Ｐｈａｓｅ−Ｓｈｉｆ
ｔ一ＫｅｙｅｄＳｉｇｎａｌｓ」ＩＥＥＥＴＲＡＮＳＡ
ＣＴＩＯＮＳ０ＮＣ０ＭＭＵＮＩＣＡＴＩ０ＮＳ，Ｖ０
１．Ｃ０Ｍ−２０，滝４，第８０３頁乃至第８０８頁、
昭和４７年８月（文献２）、宮川等「逆変調搬送波同期
回路の動作特性」昭和４４年度電子通信学会全国大会、
洗１２３２（文献７）、山本等「準ミリ波ＰＣＭ用搬送
波再生回路」昭和４７年度電子通信学会全国大会、．Ｖ
）．１６１７（文献８）でよく知られているので簡単に
説明する。この位相同期回路は、４相位相復調回路１０
０、識別整形回路１０１、４相位相変調回路１０２、位
相検波回路１０３、低域Ｐ波回路１０４、電圧制御発振
器１０５、遅延回路１０６，１０７、可変移相器１０８
、クロツク発振回路１０９から構成される。この位相同
期回路では、入力端子１に訃ける変調人力信号を位相復
調回路１００に加え、電圧制御発振回路１０５Ｚπの出
力を基準位相にして変調入力信号のーリ一Ｋ（Ｋ−１，
２・・・・・・，Ｎ）位相成分を復調し、その復調回路
の出力端子２，３の信号を識別整形回路１０１に加える
。
この識別整形回路１０１では、クロツク発振回路１０９
からのクロツク信号により復調信号をデジタル信号に整
形する。この信号を位相変調回路１０２の入力端子４，
５に供給する。一方位相変調回路１０２の入力端子６に
遅延回路１０６で遅延された変調人力信号を加える。こ
の位相変調回路１０２では入力端子４，５の信号により
入力端子６の信号に対して位相変調を行なつて搬送波を
抽出し、この抽出信号を位相検波回路１０３の入力端子
７に加え、遅延回路１０７、可変移相器１０８を介して
位相検波回路１０３の人力端子８に加えられた電圧制御
発振器１０５の出力信号と位相を比較し、この比較出力
を低域済波回路１０４を介して電圧制御発振器１０５に
加える。この従来の回路は、たとえば準ミリ波、ミリ波
通信方式では、前述のごとく、電川制御発振器１０５の
出力端子１０から遅延回路１０７卦よび可変移相器１０
８を通り位相検波回路１０３の入力端子８までの遅延時
間Ｔ１と、復調回路１００の入力端子１から遅延回路１
０６、変調回路１０２を通り位相検波回路１０３の入力
端子７までの遅延時間Ｔ２との和の遅延時間が搬送波周
波数の１サイクルの時間に比し非常に大となり、それに
併い位相の温度変動も大きくなる。
からのクロツク信号により復調信号をデジタル信号に整
形する。この信号を位相変調回路１０２の入力端子４，
５に供給する。一方位相変調回路１０２の入力端子６に
遅延回路１０６で遅延された変調人力信号を加える。こ
の位相変調回路１０２では入力端子４，５の信号により
入力端子６の信号に対して位相変調を行なつて搬送波を
抽出し、この抽出信号を位相検波回路１０３の入力端子
７に加え、遅延回路１０７、可変移相器１０８を介して
位相検波回路１０３の人力端子８に加えられた電圧制御
発振器１０５の出力信号と位相を比較し、この比較出力
を低域済波回路１０４を介して電圧制御発振器１０５に
加える。この従来の回路は、たとえば準ミリ波、ミリ波
通信方式では、前述のごとく、電川制御発振器１０５の
出力端子１０から遅延回路１０７卦よび可変移相器１０
８を通り位相検波回路１０３の入力端子８までの遅延時
間Ｔ１と、復調回路１００の入力端子１から遅延回路１
０６、変調回路１０２を通り位相検波回路１０３の入力
端子７までの遅延時間Ｔ２との和の遅延時間が搬送波周
波数の１サイクルの時間に比し非常に大となり、それに
併い位相の温度変動も大きくなる。
この変動を小さくするためには位相同期回路を同一材質
上に平面回路で構成していた。しかし、この場合遅延回
路、可変移相器を種々変更することは回路±極めて困難
であり、また３６０すの可変範囲をもつ可変移相器を製
作することは困難である。そこで、本発明は第２図のご
とく搬送波位相を容易に変えることができるＮ進数変換
論理回路（Ｎ進符号論理変換回路）１１０を付加するこ
とにより位相変動を補償しようとするものである。
上に平面回路で構成していた。しかし、この場合遅延回
路、可変移相器を種々変更することは回路±極めて困難
であり、また３６０すの可変範囲をもつ可変移相器を製
作することは困難である。そこで、本発明は第２図のご
とく搬送波位相を容易に変えることができるＮ進数変換
論理回路（Ｎ進符号論理変換回路）１１０を付加するこ
とにより位相変動を補償しようとするものである。
第２図において番号は１１０を除いて第１図と同一であ
る。第３図は第２図の各部の波形図であり、説明を簡単
にするために信号入力端子１には無変調信号を加えるも
のとする。ａ卦よびｂは無変調信号が信号人力端子１に
加えられ、位相同期がとれていない場合の４相位相復調
回路１００の出力波形、ｃ卦よびｄは識別整形回路１０
１の出力波形、ｅ卦よびＦｌｆｉＮ進数変換論理回路１
１０の出力波形（Ｎ−４），ｇは４相位相変調回路１０
２の出力信号の位相状態、ｈｌ〜Ｈ４は位相検波回路１
０３の出力信号ｈを表わす。波形中の記号０，１，，の
記号は、４相位相変調回路１０２の出力信号位相状態を
表わすｇの旧，，の状態に対応する位相検波回路１０３
の出力端子９の出力信号を、太点線は従来の実施例に於
ける位相検波回路１０３の出力端子９の波形を、太実線
は本実施例に於ける位相検波回路１０３の出力端子９の
波形を表わす。
る。第３図は第２図の各部の波形図であり、説明を簡単
にするために信号入力端子１には無変調信号を加えるも
のとする。ａ卦よびｂは無変調信号が信号人力端子１に
加えられ、位相同期がとれていない場合の４相位相復調
回路１００の出力波形、ｃ卦よびｄは識別整形回路１０
１の出力波形、ｅ卦よびＦｌｆｉＮ進数変換論理回路１
１０の出力波形（Ｎ−４），ｇは４相位相変調回路１０
２の出力信号の位相状態、ｈｌ〜Ｈ４は位相検波回路１
０３の出力信号ｈを表わす。波形中の記号０，１，，の
記号は、４相位相変調回路１０２の出力信号位相状態を
表わすｇの旧，，の状態に対応する位相検波回路１０３
の出力端子９の出力信号を、太点線は従来の実施例に於
ける位相検波回路１０３の出力端子９の波形を、太実線
は本実施例に於ける位相検波回路１０３の出力端子９の
波形を表わす。
次に動作を順に訃つて説明する。
信号人力端子１に無変調搬送波信号が加えられ、位相同
期回路の位相同期がとれていないときは、入力信号と電
圧制御発振器１０５の発振周波数の差のくりかえし周波
数をもつ位相復調信号が位相復調回路１００の出力端子
２｝よび３に得られる。
期回路の位相同期がとれていないときは、入力信号と電
圧制御発振器１０５の発振周波数の差のくりかえし周波
数をもつ位相復調信号が位相復調回路１００の出力端子
２｝よび３に得られる。
この波形を第３図ａ卦よびｂに示す。この復調信号ａ卦
よびｂは識別整形回路１０１に人力され、クロツク発振
回路１０９のクロツク出力信号により１ｉ１または０Ｙ
ｆのレベルに識別整形される。この出力信号を第３図ｃ
訃よびｄに示す。従来例ではこの出力信号ｃ訃よびｄは
直接、４相位相変調回路１０２の人力端子４｝よび５に
加えられ、信号入力端子１に加えられ遅延回路１０６を
介し、４相位相変調回路１０２の入力端子６に入力され
る搬送波信号に対し、位相を戻すように第３図ｇに示す
位相変調を行なう。図に卦いて、０，π／２，π，３π
／２に対応する状態を以後それぞれ０，Ｉ，，と規定す
る。この４相位相変調回路１０２の出力信号ｇは位相検
波回路１０３の端子７に加えられ、ここで他の入力端子
８に印加される電圧制御発振回路１０５の出力信号と位
相が比較され、出力端子９にその出力ｈが得られる。第
３図のＨａは４相位相変調回路１０２の出力位相状態＠
１０１の場合に位相検波回路１０３の入力端子７の搬送
波位相が、入力端子８に加えられる電圧制御発振回路１
０５の出力信号の位相に比較し９０度遅れている場合の
説明図である。
よびｂは識別整形回路１０１に人力され、クロツク発振
回路１０９のクロツク出力信号により１ｉ１または０Ｙ
ｆのレベルに識別整形される。この出力信号を第３図ｃ
訃よびｄに示す。従来例ではこの出力信号ｃ訃よびｄは
直接、４相位相変調回路１０２の人力端子４｝よび５に
加えられ、信号入力端子１に加えられ遅延回路１０６を
介し、４相位相変調回路１０２の入力端子６に入力され
る搬送波信号に対し、位相を戻すように第３図ｇに示す
位相変調を行なう。図に卦いて、０，π／２，π，３π
／２に対応する状態を以後それぞれ０，Ｉ，，と規定す
る。この４相位相変調回路１０２の出力信号ｇは位相検
波回路１０３の端子７に加えられ、ここで他の入力端子
８に印加される電圧制御発振回路１０５の出力信号と位
相が比較され、出力端子９にその出力ｈが得られる。第
３図のＨａは４相位相変調回路１０２の出力位相状態＠
１０１の場合に位相検波回路１０３の入力端子７の搬送
波位相が、入力端子８に加えられる電圧制御発振回路１
０５の出力信号の位相に比較し９０度遅れている場合の
説明図である。
もし４相位相変調回路１０２が状態“０１の位相で固定
されていると仮定すると位相検波回路１０３の出力端子
９には第３図Ｈａの１０１で示す波形が得られる。しか
し実際には４相位相変調回路１０２の出力位相ｇが識別
整形回路１０１の出力信号ｅ訃よびｆにより位相変調さ
れているため、時間の進行に従い状態０→Ｉ→→→０と
変化するので、位相検波回路１０３の出力信号ｈも状態
０での出力→状態１での出力→状態での出力→状態での
出力・・・と順次遷移しＨａの太実線で示す出力波形ｈ
１が端子９に得られＯ印で示した点１，２，３，４で位
相同期回路の同期が保持される。この波形は、前述の文
献１の図２、文献２の第２図｝よび第４図卦よび文献７
の図２（実線）に対応する。しかし、４相位相変調回路
１０２の出力位相状態１０１の場合に位相検波回路１０
３の入力端子７での搬送波位相が、入力端子８に加えら
れる電圧制御発振回路１０５の出力信号の位相に比較し
１８０度遅れている場合には、位相検波回路１０３の出
力端子には第３図Ｈｂの゛１゛で示す波形が得られる。
従つて、４相位相変調回路１０２の出力位相ｇが状態０
−＋Ｉ→→・・・・・・と変化すると位相検波回路１０
３の出方信号ｈも状態１での出力→状態での出力→状態
での出力→状態０での出力・・・・・・と順次遷移しＨ
ｂの太点線で示す位相検波出力Ｈ２が端子９に得られ、
この場合には位相同期回路の同期引込は起こらない。こ
の出力Ｈ２は前述の文献７の図２の一点鎖線の波形に対
応する。この様な場合、従来は、可変移相器１０８の位
相を９０度遅らせて状態１１０［１の場合に９０度位相
が遅れている前述のＨａの状態を作り、同期引込を起こ
させていた。同様にして４相位相変調回路１０２の出力
位相状態１ｑ０１の場合での位相検波回路の入力端子７
へ加えられる搬送波信号の位相が入力端子８へ印加され
る電圧制御発振回路１０５の出力信号の位相に比較して
９０度進んでいる場合と、同相の場合との位相検波回路
１０３の出力信号ｈの波形をＨｃ卦よびＨｄに示す。各
々の場合太点線で示す波形Ｈ３，ｈ４が得られ、いずれ
の場合にも位相同期回路の同期引込は起こらない。波形
Ｈ４は前述の文献７の図２の点線の波形に対応する各々
の場合に同期引込を起こさせるためには可変移相器１０
８の位相をそれぞれ、１８０度訃よび９０度進ませる必
要がある。すなわち、以上述べたことから明らかな様に
従来は、可変移相器１０８は、３６０度の可変範囲を必
要としていた。本発明はこのような欠点を除去するため
に、新たに、Ｎ進符号変換論理回路１１０を識別整形回
路１０１と４相位相変調回路１０２との間に挿入し、Ｎ
進符号変換論理回路１１０の動作を種々に設定すること
により、識別整形回路１０１の出力状態（０，Ｉ，，）
と４相位相変調回路１０２の人力状態（０，Ｉ，，）と
の間の状態変換を行ない可変移相器１０８を変化するこ
となしに位相同期回路の同期引込を容易にできる様にし
たものである。
されていると仮定すると位相検波回路１０３の出力端子
９には第３図Ｈａの１０１で示す波形が得られる。しか
し実際には４相位相変調回路１０２の出力位相ｇが識別
整形回路１０１の出力信号ｅ訃よびｆにより位相変調さ
れているため、時間の進行に従い状態０→Ｉ→→→０と
変化するので、位相検波回路１０３の出力信号ｈも状態
０での出力→状態１での出力→状態での出力→状態での
出力・・・と順次遷移しＨａの太実線で示す出力波形ｈ
１が端子９に得られＯ印で示した点１，２，３，４で位
相同期回路の同期が保持される。この波形は、前述の文
献１の図２、文献２の第２図｝よび第４図卦よび文献７
の図２（実線）に対応する。しかし、４相位相変調回路
１０２の出力位相状態１０１の場合に位相検波回路１０
３の入力端子７での搬送波位相が、入力端子８に加えら
れる電圧制御発振回路１０５の出力信号の位相に比較し
１８０度遅れている場合には、位相検波回路１０３の出
力端子には第３図Ｈｂの゛１゛で示す波形が得られる。
従つて、４相位相変調回路１０２の出力位相ｇが状態０
−＋Ｉ→→・・・・・・と変化すると位相検波回路１０
３の出方信号ｈも状態１での出力→状態での出力→状態
での出力→状態０での出力・・・・・・と順次遷移しＨ
ｂの太点線で示す位相検波出力Ｈ２が端子９に得られ、
この場合には位相同期回路の同期引込は起こらない。こ
の出力Ｈ２は前述の文献７の図２の一点鎖線の波形に対
応する。この様な場合、従来は、可変移相器１０８の位
相を９０度遅らせて状態１１０［１の場合に９０度位相
が遅れている前述のＨａの状態を作り、同期引込を起こ
させていた。同様にして４相位相変調回路１０２の出力
位相状態１ｑ０１の場合での位相検波回路の入力端子７
へ加えられる搬送波信号の位相が入力端子８へ印加され
る電圧制御発振回路１０５の出力信号の位相に比較して
９０度進んでいる場合と、同相の場合との位相検波回路
１０３の出力信号ｈの波形をＨｃ卦よびＨｄに示す。各
々の場合太点線で示す波形Ｈ３，ｈ４が得られ、いずれ
の場合にも位相同期回路の同期引込は起こらない。波形
Ｈ４は前述の文献７の図２の点線の波形に対応する各々
の場合に同期引込を起こさせるためには可変移相器１０
８の位相をそれぞれ、１８０度訃よび９０度進ませる必
要がある。すなわち、以上述べたことから明らかな様に
従来は、可変移相器１０８は、３６０度の可変範囲を必
要としていた。本発明はこのような欠点を除去するため
に、新たに、Ｎ進符号変換論理回路１１０を識別整形回
路１０１と４相位相変調回路１０２との間に挿入し、Ｎ
進符号変換論理回路１１０の動作を種々に設定すること
により、識別整形回路１０１の出力状態（０，Ｉ，，）
と４相位相変調回路１０２の人力状態（０，Ｉ，，）と
の間の状態変換を行ない可変移相器１０８を変化するこ
となしに位相同期回路の同期引込を容易にできる様にし
たものである。
すなわち、第３図のＨｂに於いて、従来例では同期引込
みが起こらなかつた場合Ｈ２（太点線）は、Ｎ進数変換
論理回路（この場合Ｎ一４）１１０で状態０→，Ｉ→０
，→Ｉ，→Ｈへの変換を行なえば、位相検波出力信号ｈ
は第３図ＨｂのＨｆで示す太実線のようになり、可変移
相器１０８の位相を変化することなしに同期引込みを起
こさせることが可能となり○印で示した点、１，２，３
，４で位相同期回路は同期引込みが生ずる。
みが起こらなかつた場合Ｈ２（太点線）は、Ｎ進数変換
論理回路（この場合Ｎ一４）１１０で状態０→，Ｉ→０
，→Ｉ，→Ｈへの変換を行なえば、位相検波出力信号ｈ
は第３図ＨｂのＨｆで示す太実線のようになり、可変移
相器１０８の位相を変化することなしに同期引込みを起
こさせることが可能となり○印で示した点、１，２，３
，４で位相同期回路は同期引込みが生ずる。
他のＨｃ訃よびＨｄの場合にも、同様にして、Ｎ進符号
変換論理回路（この場合Ｎ４）でそれぞれ状態０→，Ｉ
→，→０，→Ｉ｝よびＯ→Ｉ，Ｉ→，→，→０，へ の変換を行なえば、位相検波信号は各々太実線で示した
Ｈｌｆ卦よびＨｌｍのようになり、可変移相器１０８の
位相を変化しないで位相同期回路の同期引込を生じさす
ことができる。
変換論理回路（この場合Ｎ４）でそれぞれ状態０→，Ｉ
→，→０，→Ｉ｝よびＯ→Ｉ，Ｉ→，→，→０，へ の変換を行なえば、位相検波信号は各々太実線で示した
Ｈｌｆ卦よびＨｌｍのようになり、可変移相器１０８の
位相を変化しないで位相同期回路の同期引込を生じさす
ことができる。
すなわち、Ｎ進符号変換論理回路（この場合Ｎ−４）で
は４相位相変調信号を復調する場合には、前述の状態０
，１？，をそれぞれ４進数の０，１，２，３と考えの変
換機能を有する論理回路であれば良い。
は４相位相変調信号を復調する場合には、前述の状態０
，１？，をそれぞれ４進数の０，１，２，３と考えの変
換機能を有する論理回路であれば良い。
この変換はＡを４進符号変換論理回路１１０の入力進数
、Ｂを４進符号変換論理回路１１０の内部で加える４進
数、Ｃを４進符号変換論理回路１１０の出力４進数とし
た場合ににほかならない。
、Ｂを４進符号変換論理回路１１０の内部で加える４進
数、Ｃを４進符号変換論理回路１１０の出力４進数とし
た場合ににほかならない。
従つて、４相位相変調信号に対する４進符号変換回路１
１０の実施例としては、４を法とする和分論理演算回路
を使用し、この和分演算回路で内部で加算する数Ｂを種
々に設定すれば目的とする４進符号論理変換回路１１０
を構成することができる。４進数Ａ，Ｂ，Ｃは、後述の
第６図訃よび第７図のように２列の２進数で表現できる
ので、各４進数に対応する２列の２進数の組合せは第１
表のように表わすことができる。
１０の実施例としては、４を法とする和分論理演算回路
を使用し、この和分演算回路で内部で加算する数Ｂを種
々に設定すれば目的とする４進符号論理変換回路１１０
を構成することができる。４進数Ａ，Ｂ，Ｃは、後述の
第６図訃よび第７図のように２列の２進数で表現できる
ので、各４進数に対応する２列の２進数の組合せは第１
表のように表わすことができる。
式 Ａ（ｆ）Ｂ−Ｃを第１表の２列の２進数で表現した
場合出力信号Ｅ，ｆは下記の論理式で表わすことができ
る。従つて、たとえば（Ｘ，ｙ）一（１，０）のとき論
理変換回路１１０の入力（Ｃ，ｄ）一（０，０）、（０
，１），（１，１）｝よび（１，０）に対して論理変換
回路の出力（Ｅ，ｆ）−（１，０），（０，０），（０
，１）卦よび（１，１）となる。
場合出力信号Ｅ，ｆは下記の論理式で表わすことができ
る。従つて、たとえば（Ｘ，ｙ）一（１，０）のとき論
理変換回路１１０の入力（Ｃ，ｄ）一（０，０）、（０
，１），（１，１）｝よび（１，０）に対して論理変換
回路の出力（Ｅ，ｆ）−（１，０），（０，０），（０
，１）卦よび（１，１）となる。
このような和分変換論理回路については、中川等の「Ｗ
−４０Ｇ方式用符号変換装置」日本電信電話公社通信研
究所、研究実用化報告第２３巻、第１１号、第２３４７
頁乃至第２３７５頁、昭和４９年（文献３）を参照され
たい。一般的に、Ｎ相位相変調信号に対しては、ＤをＮ
進符号変換論理回路入力Ｎ進数、ＥをＮ進数変換論理回
路内部で加えるＮ進数、ＦをＮ進符号変換回路の出力Ｎ
進数で表わしたときにの論理機能を有する回路を使用す
れば、Ｎ進数変換論理回路１１０を構成することができ
る。
−４０Ｇ方式用符号変換装置」日本電信電話公社通信研
究所、研究実用化報告第２３巻、第１１号、第２３４７
頁乃至第２３７５頁、昭和４９年（文献３）を参照され
たい。一般的に、Ｎ相位相変調信号に対しては、ＤをＮ
進符号変換論理回路入力Ｎ進数、ＥをＮ進数変換論理回
路内部で加えるＮ進数、ＦをＮ進符号変換回路の出力Ｎ
進数で表わしたときにの論理機能を有する回路を使用す
れば、Ｎ進数変換論理回路１１０を構成することができ
る。
Ｎ進数変換論理回路については、当麻の「デイジタル回
路の論理設計入門］丸善出版第１８０頁乃至第１９３頁
（文献４）の記載から明らかである。こＵυυの場合、
位相同期回路の可変位相は、？度間λＴ１７間を接続す
れば（１）式の変換機能を実現できる。
路の論理設計入門］丸善出版第１８０頁乃至第１９３頁
（文献４）の記載から明らかである。こＵυυの場合、
位相同期回路の可変位相は、？度間λＴ１７間を接続す
れば（１）式の変換機能を実現できる。
一般的にはＮ相位相変調信号からはＮ−２ｎで表わされ
るｎコの２進符号列が得られるので、ｎコのの分岐回路
１３とｎコの極性反転回路１４を使用すれば、Ｎ相位相
復調回路に使用できる。この場合、位相同期回路の可変
位相は９０度間隔となる。第５図は、周知の再変調方式
の４相位相復調回路に本発明を適用した場合の実施例で
ある。この図に卦ける回路は第２図に開示されて卦り、
同一番号は同一回路を示す。この４進符号変換論理回路
１１０の動作も第２図と同様であるので説明を省略する
。従来の４相再変調型位相復調回路については、たとえ
ば関等の「８０６Ｍｂ／Ｓ４相ＰＳＫ伝送用試作変復調
盤」電子通信学会通信方式研究会資料ＣＳ７３−１２、
昭和４８年５月３０日（文献５）、宮内等の「Ｗ〜４０
Ｇ方式試作送受信装置」電子通信学会通信方式研究会資
相ＣＳ７２ｌ４９、昭和４８年３月２２日（文献６）に
、その構成｝よび動作が詳細に述べられており、これら
から第５図の動作は容易に理解できよう。以上説明した
ように、本発明を使用すれば、Ｎ進符号変換回路１１０
の変換状態を変更することにより、位相同期回路内の位
相を種々に変更することができ、したがつて、可変移相
器１０８の可変範囲を小さく設計することができるので
、セラミツク基板、サフアイア基板等の様に製造時の遅
延時間変動が多くかつ、位相調整が容易でない材質土に
位相同期回路を構成した場合の位相同期回路の同期引込
設定には非常に有効である。
るｎコの２進符号列が得られるので、ｎコのの分岐回路
１３とｎコの極性反転回路１４を使用すれば、Ｎ相位相
復調回路に使用できる。この場合、位相同期回路の可変
位相は９０度間隔となる。第５図は、周知の再変調方式
の４相位相復調回路に本発明を適用した場合の実施例で
ある。この図に卦ける回路は第２図に開示されて卦り、
同一番号は同一回路を示す。この４進符号変換論理回路
１１０の動作も第２図と同様であるので説明を省略する
。従来の４相再変調型位相復調回路については、たとえ
ば関等の「８０６Ｍｂ／Ｓ４相ＰＳＫ伝送用試作変復調
盤」電子通信学会通信方式研究会資料ＣＳ７３−１２、
昭和４８年５月３０日（文献５）、宮内等の「Ｗ〜４０
Ｇ方式試作送受信装置」電子通信学会通信方式研究会資
相ＣＳ７２ｌ４９、昭和４８年３月２２日（文献６）に
、その構成｝よび動作が詳細に述べられており、これら
から第５図の動作は容易に理解できよう。以上説明した
ように、本発明を使用すれば、Ｎ進符号変換回路１１０
の変換状態を変更することにより、位相同期回路内の位
相を種々に変更することができ、したがつて、可変移相
器１０８の可変範囲を小さく設計することができるので
、セラミツク基板、サフアイア基板等の様に製造時の遅
延時間変動が多くかつ、位相調整が容易でない材質土に
位相同期回路を構成した場合の位相同期回路の同期引込
設定には非常に有効である。
【図面の簡単な説明】
第１図は従来の位相同期回路の構成例を、第２図は本発
明の位相同期回路の構成例を、第３図は第２図の各部の
波形図を、第４図は第２図のＮ進符号変換論理回路の具
体的実施例を、第５図は本発明の位相同期回路の他の構
成例を示す。 第６図，第７図は第４図の回路の入力、出力論理表を示
す。１００・・・４相位相復調回路、１０１・・・識別
整形回路、１０２・・・４相位相変調回路、１０３・・
・位相検波回路、１０４・・低域淵波回路、１０５・・
・電圧制御発振回路、１０６，１０７・・・遅延回路、
１０８・・・可変移相器、１１０・・・Ｎ進符号変換論
理回路、１１１，１１２・・分岐回路、１１３，１１４
・・・極性反転回路。
明の位相同期回路の構成例を、第３図は第２図の各部の
波形図を、第４図は第２図のＮ進符号変換論理回路の具
体的実施例を、第５図は本発明の位相同期回路の他の構
成例を示す。 第６図，第７図は第４図の回路の入力、出力論理表を示
す。１００・・・４相位相復調回路、１０１・・・識別
整形回路、１０２・・・４相位相変調回路、１０３・・
・位相検波回路、１０４・・低域淵波回路、１０５・・
・電圧制御発振回路、１０６，１０７・・・遅延回路、
１０８・・・可変移相器、１１０・・・Ｎ進符号変換論
理回路、１１１，１１２・・分岐回路、１１３，１１４
・・・極性反転回路。
Claims (1)
- 【特許請求の範囲】 １ Ｎ相ＰＳＫ変調受信信号（Ｎは正の整数である。 ）より同期搬送波を再生する位相同期回路が、電圧制御
発振器と、上記変調受信信号と上記電圧制御発振器の出
力信号を入力とするＮ相復調回路と、上記復調回路の出
力を入力とするＮを法とするＮ進符号論理変換回路と、
第１の入力端子に上記Ｎ進符号論理変換回路の出力が供
給されるＮ相逆変調回路と、上記復調回路の変調受信信
号用入力端子と上記変調回路の第２の入力端子間に設け
られた第１の遅延回路と、第１の入力端子に上記変調回
路の出力が供給される位相検波回路と、上記電圧制御発
振器の出力端子と上記位相検波回路の第２の入力端子間
に設けられた第２の遅延回路と、上記位相検波回路の出
力端子と上記電圧制御発振器の入力端子間に設けられた
低域濾波回路と、上記変調信号用入力端子と上記変調回
路の第２の入力端子間、上記電圧制御発振器の出力端子
と上記位相検波回路の第２の入力端子間および上記位相
変調回路の出力端子と上記位相検波回路の第１の入力端
子間の上記経路の少なくとも１ケ所に設けられた可変移
相器とを含み、上記Ｎ進符号論理変換回路の変換状態を
変更することにより上記位相同期回路内の搬送波の位相
を可変することを特徴とする位相同期回路。２ Ｎ相Ｐ
ＳＫ変調受信信号（Ｎは正の整数である。 ）より同期搬送波を再生する位相同期回路が、電圧制御
発振器と、上記変調受信信号と上記電圧制御発振器の出
力信号とを入力とするＮ相復調回路と、上記復調回路の
出力を入力とするＮを法とするＮ進符号論理変換回路と
、第１の入力端子に上記Ｎ進符号論理変換回路の出力が
供給され、第２の入力端子に上記電圧制御発振器の出力
が供給されるＮ相再変調回路と、上記変調回路の出力を
入力とする第１の遅延回路と、第１の入力端子に上記第
１の遅延回路の出力が供給される位相検波回路と、上記
復調回路の変調受信信号用入力端子と上記位相検波回路
の第２の入力端子間に設けられた第２の遅延回路と、上
記位相検波回路の出力端子と上記電圧制御発振器の入力
端子間に設けられた低域濾波回路と、上記電圧制御発振
器の出力端子と上記変調回路の第２の入力端子間、上記
変調回路の出力端子と上記位相検濾回路の第１の入力端
子間および上記復調回路の変調受信信号用入力端子と上
記位相検波回路の第２の入力端子間の上記経路の少なく
とも１ケ所に設けられた可変移相器とを含み、上記Ｎ進
符号論理変換回路の変換状態を変更することにより上記
位相同期回路内の搬送波の位相を可変することを特徴と
する位相同期回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50120914A JPS5928101B2 (ja) | 1975-10-07 | 1975-10-07 | 位相同期回路 |
| CA262,798A CA1069980A (en) | 1975-10-07 | 1976-10-06 | Phase synchronizing circuit |
| US05/730,292 US4110706A (en) | 1975-10-07 | 1976-10-06 | Phase synchronizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50120914A JPS5928101B2 (ja) | 1975-10-07 | 1975-10-07 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5244548A JPS5244548A (en) | 1977-04-07 |
| JPS5928101B2 true JPS5928101B2 (ja) | 1984-07-10 |
Family
ID=14798107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50120914A Expired JPS5928101B2 (ja) | 1975-10-07 | 1975-10-07 | 位相同期回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4110706A (ja) |
| JP (1) | JPS5928101B2 (ja) |
| CA (1) | CA1069980A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121613A (en) * | 1978-03-14 | 1979-09-20 | Nec Corp | Demodulator for fm modulation secondary signal |
| US4320345A (en) * | 1980-04-28 | 1982-03-16 | Sangamo Weston, Inc. | Adaptive differential PSK demodulator |
| JPS5935896A (ja) * | 1982-08-20 | 1984-02-27 | Kawasaki Heavy Ind Ltd | 鋼管溶接継手構造 |
| US4562414A (en) * | 1983-12-27 | 1985-12-31 | Motorola, Inc. | Digital frequency modulation system and method |
| JPS6330182A (ja) * | 1986-07-22 | 1988-02-08 | Sumitomo Metal Ind Ltd | アプセツト・バツト溶接方法 |
| US4701424A (en) * | 1986-10-30 | 1987-10-20 | Ford Motor Company | Hermetic sealing of silicon |
| DK173850B1 (da) * | 1992-02-25 | 2001-12-27 | Inst Produktudvikling | Fremgangsmåde til nøjagtig samling af to pladedele |
| DE59700614D1 (de) * | 1997-02-08 | 1999-12-02 | Volkswagen Ag | Umformteil mit einer bereichsweise ausgebildeten Mehrfachblechstruktur |
-
1975
- 1975-10-07 JP JP50120914A patent/JPS5928101B2/ja not_active Expired
-
1976
- 1976-10-06 US US05/730,292 patent/US4110706A/en not_active Expired - Lifetime
- 1976-10-06 CA CA262,798A patent/CA1069980A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4110706A (en) | 1978-08-29 |
| CA1069980A (en) | 1980-01-15 |
| JPS5244548A (en) | 1977-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| JPH05227242A (ja) | 疑似同期検出方法、該方法を使用する復調方法及びこれらの方法を実施するための装置 | |
| JPH0750700A (ja) | 搬送波再生回路 | |
| JPS5928101B2 (ja) | 位相同期回路 | |
| US3984777A (en) | Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave | |
| JPS6347307B2 (ja) | ||
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| EP0254175B1 (en) | PSK system and modem | |
| US3480869A (en) | Timing recovery circuit for use in frequency-modulated,differentially coherent phase modulation (fm-dpm) communication system | |
| US3387213A (en) | Synchronous frequency modulation duobinary processing of digital data | |
| US4780893A (en) | Bit synchronizer | |
| JPS6211347A (ja) | ４相ｐｓｋ復調装置 | |
| EP0064728B1 (en) | Multiple phase digital modulator | |
| JP2992116B2 (ja) | スペクトル拡散通信におけるディジタル変調方式 | |
| JPS6210950A (ja) | デイジタル無線通信方式 | |
| CA1164549A (en) | Timing signal synchronization device | |
| JPS62222744A (ja) | Ｍｓｋ系信号の同期検波回路 | |
| Gustrau et al. | Reducing the PLL noise bandwidth by a digital split-loop | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| EP1973287A1 (en) | A system for demodulation of phase shift keying signals | |
| JPS6331140B2 (ja) | ||
| JP3318956B2 (ja) | 適応同期検波回路 | |
| JPH0650882B2 (ja) | Ｐｓｋ信号復調回路 | |
| JPH0969861A (ja) | 検波回路 | |
| JPS6030241A (ja) | ディジタル信号の変復調装置 |