JPH0969861A - 検波回路 - Google Patents

Abstract

(57)【要約】 【課題】 同期検波と周波数検波とを切り替えて行うこ
とにより、構成回路規模を小さくした小型で、しかも安
価な検波回路を提供する。 【解決手段】 同期検波あるいはＰＬＬ周波数検波を切
り替えて行える検波回路であって、入力された被変調波
に対して同期検波を行う同期検波回路と、入力された被
変調波に対してＰＬＬ周波数検波を行うＰＬＬ周波数検
波回路と、状況に応じて上記同期検波回路とＰＬＬ周波
数検波回路とを切り替えるスイッチ回路とを有し、上記
同期検波回路とＰＬＬ周波数検波回路とが、少なくとも
電圧制御発振器（ＶＣＯ）および乗算器を共用する構成
となっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同期検波およびＰ
ＬＬ周波数検波を行う検波回路に関し、特に、同期検波
とＰＬＬ周波数検波とを切り替えて行うことにより、構
成回路規模を小さくした小型で、しかも安価な検波回路
に関する

【０００２】

【従来技術】一般に、ＭＳＫ及びＧＭＳＫの復調回路と
して、変形コスタスループを用いた同期検波回路が広く
用いられている。図３は、従来の変形コスタスループの
同期検波回路の一例を示すブロック図である。以下、こ
の変形コスタスループの動作について説明する。図３に
おいて、入力端子１より入力された被変調波から、第１
の乗算器２、第１のローパスフィルタ３を介して同相検
波出力が得られ、また、第２の乗算器４、第２のローパ
スフィルタ５を介して直交検波出力が得られる。上記同
相検波出力および直交検波出力は、データ再生回路６に
入力される一方、第３の乗算器７に入力される。ここ
で、検波出力に周波数誤差、あるいは位相誤差がある
時、上記第３の乗算器７の出力と、クロック再生回路８
からのタイミング出力とが第４の乗算器９で乗積され、
ループフィルタ１０を介して誤差信号としてＶＣＯ（電
圧制御発振器）１１へ入力され、上記ＶＣＯ１１が制御
される。それに基づいて上記ＶＣＯ１１より再生搬送波
が上記第１の乗算器２と、π／２移相器１２を介して上
記第２の乗算器４に入力される。そして、上記データ再
生回路６及び上記クロック再生回路８からそれぞれ復調
データ出力、及びこの復調データ出力に同期したタイミ
ングクロックが出力される。

【０００３】しかしながら、このような変形コスタスル
ープを用いた同期検波回路は、固定局間の無線通信のよ
うなフェージング（電波の通路となる媒体の状態の変化
により受信電力が時間的に変動する現象）の小さい無線
通信回線ではビット誤り率特性が良いが、移動通信のよ
うなフェージングの大きい回線においてはその特性が劣
化する問題があった。すなわち、フェージングが大きい
ような回線で上記変形コスタスループを用いた同期検波
回路を用いると、上記ＶＣＯ１１よりの再生搬送波の位
相がずれ、変形コスタスループの制御がそれに追従出来
なくなり、ビット誤りが増加してしまっていた。一方、
ＰＬＬループを用いた周波数検波方式が提案されてお
り、この方式の利点は、変形コスタスループに比べてフ
ェージングの大きい回線でもビット誤り率特性が良いと
いうことである。その理由は、周波数検波は周波数の変
化に対して敏感に追従するが、フェージングで発生する
位相変動程度では、影響を受けにくいためである。

【０００４】図４は、従来のＰＬＬ周波数検波回路の一
例を示すブロック図である。以下、このＰＬＬ周波数検
波回路の動作について説明する。入力端子１より入力さ
れた被変調波から乗算器１４、ＰＬＬ用ループフィルタ
１５を介して周波数検波出力が得られる。上記周波数検
波出力は、データ再生回路６及びクロック再生回路８に
入力される一方、ＶＣＯ１８に入力される。上記ＶＣＯ
１８は、被変調信号の周波数偏移に応じた変化に追従
し、この出力は上記乗算器１４に入力される。そして、
上記データ再生回路６及び上記クロック再生回路８か
ら、それぞれ復調データ出力及びこの復調データ出力に
同期したタイミングクロックが出力される。

【０００５】

【発明が解決しようとする課題】そこで、上記変形コス
タスループの欠点を補うために、一つの受信検波装置の
中に上記図３に示す様な変形コスタスループと共に、上
記図４に示す様なＰＬＬ周波数検波回路をも設けフェー
ジングが小さい環境の下では変形コスタスループを使用
し、フェージングが大きい環境の下ではＰＬＬ周波数検
波を使用する方式があった。しかしながら、この方式で
は、図３に示す変形コスタスループと図４に示すＰＬＬ
周波数検波回路とを単純に合わせた構成となるので構成
回路の規模が大きくなり機器の小型化に適さないと共
に、高価になってしまう欠点があった。本発明は、上記
事情に鑑みてなされたものであって、同期検波と周波数
検波とを切り替えて行うことにより、構成回路規模を小
さくした小型で、しかも安価な検波回路を提供すること
を目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、同期検波あるいはＰＬＬ周波数検波を切
り替えて行える検波回路において、入力された被変調波
に対して同期検波を行う同期検波回路と、入力された被
変調波に対してＰＬＬ周波数検波を行うＰＬＬ周波数検
波回路と、状況に応じて上記同期検波回路とＰＬＬ周波
数検波回路とを切り替えるスイッチ回路とを有し、上記
同期検波回路とＰＬＬ周波数検波回路とが、少なくとも
電圧制御発振器（ＶＣＯ）および乗算器を共用すると共
に、上記スイッチ回路が、フェージングによるビット誤
り率が大きくなった場合に、上記ＰＬＬ周波数検波回路
に切り替えることを特徴とする。

【０００７】

【発明の実施の形態】以下、本発明を図示した実施例に
基づいて説明する。図１は、本発明による検波回路の一
実施例を示す構成図である。この実施例は、同期検波回
路と周波数検波回路とを適宜切り替えて動作させるもの
であり、そのために、図３に示す同期検波回路にＰＬＬ
用ループフィルタ１９とスイッチ回路２０、２１、２
２、２３に付加した構成となっている。すなわち、図１
に示す様に、この検波回路は、入力端子１に接続された
第１および第２の乗算器２、４と、上記第１の乗算器２
に接続された第１のローパスフィルタ３と、上記第１の
乗算器２および第１のローパスフィルタ３に接続された
第１のスイッチ回路２０と、上記第２の乗算器４に接続
された第２のローパスフィルタ５と、上記第１のスイッ
チ回路２０および第２のローパスフィルタ５に接続され
たデータ再生回路６と、上記データ再生回路６に接続さ
れたクロック再生回路８と、上記第１のスイッチ回路２
０および第２のローパスフィルタ５に接続された第３の
乗算器７と、上記第１のスイッチ回路２０および第３の
乗算器７に接続された第２のスイッチ回路２１と、上記
第２のスイッチ回路２１および上記クロック再生回路８
に接続された第３のスイッチ回路２２と、上記第２のス
イッチ回路２１および上記クロック再生回路８に接続さ
れた第４の乗算器９と、上記第４の乗算器９に接続され
たループフィルタ１０と、上記ループフィルタ１０およ
び上記データ再生回路６および上記第３のスイッチ回路
２２に接続された第４のスイッチ回路２３と、上記第２
のスイッチ回路２１および上記第４のスイッチ回路２３
に接続されたＰＬＬ用ループフィルタ１９と、上記第４
のスイッチ回路２３および上記第１の乗算器２に接続さ
れたＶＣＯ１１と、上記ＶＣＯ１１および第２の乗算器
４に接続されたπ／２移相器１２とを有する構成となっ
ている。上記検波回路において、同期回路として動作さ
せたいときは、上記第１〜第４のスイッチ回路２０、２
１、２２、２３を図１の実線の矢印で示すようにの方
に切り替えて接続することによって、この回路は変形コ
スタスループ回路として動作する。

【０００８】すなわち、図１において、上記入力端子１
より入力された被変調波から、上記第１の乗算器２、第
１のローパスフィルタ３、第１のスイッチ回路２０を介
して同相検波出力が得られ、また、上記第２の乗算器
４、第２のローパスフィルタ５を介して直交検波出力が
得られる。上記同相検波出力および直交検波出力は、上
記データ再生回路６に入力される一方、上記第３の乗算
器７に入力される。ここで、検波出力に周波数誤差、あ
るいは位相誤差がある時、上記第２のスイッチ回路２１
を介した上記第３の乗算器７からの出力と、上記第３の
スイッチ回路２２を介した上記クロック再生回路８から
のタイミング出力とが上記第４の乗算器９で乗積され、
上記ループフィルタ１０および上記第４のスイッチ回路
２３を介して誤差信号として上記ＶＣＯ１１へ入力さ
れ、上記ＶＣＯ１１が制御される。それに基づいて上記
ＶＣＯ１１より再生搬送波が上記第１の乗算器２と、上
記π／２移相器１２を介して上記第２の乗算器４に入力
される。

【０００９】そして、上記データ再生回路６および上記
クロック再生回路８からそれぞれ復調データ出力、およ
びこの復調データ出力に同期したタイミングクロックが
出力される。一方、上記検波回路において、上記第１〜
第４のスイッチ回路２０、２１、２２、２３を図１の点
線の矢印で示すようにの方に切り替えて接続すること
によって、この回路はＰＬＬ周波数検波回路として動作
する。すなわち、図１において、上記入力端子１より入
力された被変調波から上記第１の乗算器２、第１および
第２のスイッチ回路２０、２１、およびループフィルタ
１９を介して周波数検波出力が得られる。上記周波数検
波出力は、データ再生回路６及び上記第３のスイッチ回
路２２を介してクロック再生回路８に入力される一方、
上記第４のスイッチ回路２３を介して上記ＶＣＯ１１に
入力される。上記ＶＣＯ１１は、被変調信号の周波数偏
移に応じた変化に追従し、この出力は上記第１の乗算器
２に入力される。そして、上記データ再生回路６及び上
記クロック再生回路８から、それぞれ復調データ出力及
びこの復調データ出力に同期したタイミングクロックが
出力される。

【００１０】また、上記検波回路が同期検波回路として
動作するときは、上記データ再生回路６は、上記クロッ
ク再生回路８からの同期２Ｔの再生クロックにより動作
し、周波数検波回路として動作するときは、同期Ｔの再
生クロックにより動作する。なお、Ｔは１データ長の同
期である。上記実施例によれば、上記ＶＣＯ１１や第１
の乗算器２を共用する形で同期検波回路と周波数検波回
路を適宜切り替えて実現できるので、規模の小さな簡単
な構成で、フェージング環境下における通信の信頼性向
上を図ることができる。なお、上記図１に示した実施例
の切り替え構成は、これに限定されることなく、例え
ば、図２に示す変形例の様に種々の構成が可能である。

【００１１】この変形例の動作は、上記実施例と同様で
ある。上記図２の変形例によれば、スイッチ回路の数を
少なくして（この場合、第１および第２のスイッチ回路
２４、２５のみ）上記同期検波および周波数検波の切り
替えを実現できる。また、図１に示す検波回路において
第１のスイッチ回路２０の位置を第２のローパスフィル
タ５の後においても同一の効果が得られる。この場合
は、上記第２の乗算器４、ループフィルタ１９、ＶＣＯ
１１およびπ／２移相器１２でＰＬＬ周波数検波回路が
構成されるが、上記π／２移相器１２は固定の位相器で
あるので回路の動作に影響をおよぼさない。また、上記
第１〜第４のスイッチ回路２０〜２３の中味としては、
使用する周波数に応じてメカニカルなスイッチ他、電子
的なアナログスイッチやダイオードスイッチ等におきか
えることが可能である。また、デジタル信号処理を用い
て上記図１および図２の検波回路を構成した場合は、ゲ
ート回路で切り替えることができる。また、上記データ
再生回路６の後段にビット誤り検出装置を設けておき、
ビット誤り率が大きくなった場合は上記第１〜第４のス
イッチ回路２０〜２３によるＰＬＬ周波数検波への切り
替えを自動的に行うことにより自動化を図ることも可能
である。

【００１２】

【発明の効果】本発明は、以上説明したように、変形コ
スタスループ形同期検波回路に、ＰＬＬループフィルタ
とスイッチ回路を付加することにより、フェージング環
境下においては同期検波よりもビット誤り率の優れるＰ
ＬＬ周波数検波に切り替えて使用することができ、簡単
な構成および小さな回路規模で通信の信頼性向上を図る
ことができる。

【図面の簡単な説明】

【図１】本発明による検波回路の一実施例を示す構成図
である。

【図２】図１に示した検波回路の変形例を示す構成図で
ある。

【図３】従来の変形コスタスループの同期検波回路の構
成図である。

【図４】従来のＰＬＬ周波数検波回路の構成図である。

【符号の説明】

１…入力端子、２、４、７、９…第１〜第４の乗算器、
３、５…第１、第２のローパスフィルタ、 ６…データ
再生回路、８…クロック再生回路、
１０…ループフィルタ、１１、１８…ＶＣＯ、
１２…π／２移相器、１４…乗算器、１
５、１９…ＰＬＬ用ループフィルタ、２０、２１、２
２、２３…第１〜第４のスイッチ回路、２４、２５…第
１および第２のスイッチ回路、

Claims (2)

【特許請求の範囲】
1. 【請求項１】 同期検波あるいはＰＬＬ周波数検波を切
   り替えて行える検波回路であって、入力された被変調波
   に対して同期検波を行う同期検波手段と、入力された被
   変調波に対してＰＬＬ周波数検波を行うＰＬＬ周波数検
   波手段と、状況に応じて上記同期検波手段とＰＬＬ周波
   数検波手段とを切り替えるスイッチ手段とを有し、上記
   同期検波手段とＰＬＬ周波数検波手段とが、少なくとも
   電圧制御発振器（ＶＣＯ）および乗算器を共用すること
   を特徴とする検波回路。
2. 【請求項２】 上記スイッチ手段が、フェージングによ
   るビット誤り率が大きくなった場合に、上記ＰＬＬ周波
   数検波手段に切り替えることを特徴とする請求項１に記
   載の検波回路。