JPH08317001A - ディジタル変復調回路 - Google Patents
ディジタル変復調回路Info
- Publication number
- JPH08317001A JPH08317001A JP7124135A JP12413595A JPH08317001A JP H08317001 A JPH08317001 A JP H08317001A JP 7124135 A JP7124135 A JP 7124135A JP 12413595 A JP12413595 A JP 12413595A JP H08317001 A JPH08317001 A JP H08317001A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- detection
- generating
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Abstract
(57)【要約】
【目的】 受信信号をディジタル遅延検波する回路と、
この検波結果に基づき受信信号のシンボル周期を検出す
るクロック再生回路と、送信データを変調するためのロ
ールオフ波形発生回路とを１チップＬＳＩ化したディジ
タル変復調回路において、できるだけ少い外付けの基準
クロック発振器を用いて、各回路の動作に必要なクロッ
クを生成しかつそのクロックの周波数の選定自由度を大
とする。 【構成】 検波回路３０１の検波用クロック３０６の発
生用に、分周器５０２と，ＶＣＯ５０４，ＬＰＦ５０
３，位相比較器５０５からなるＰＬＬ回路と、スイッチ
５０１とを設ける。また、クロック再生回路３０２とロ
ールオフ波形発生回路４０１との各動作クロック４０３
の発生用に、分周器６０２と，ＶＣＯ６０４，ＬＰＦ６
０３，位相比較器６０５からなる第２のＰＬＬ回路と、
スイッチ６０１とを設ける。これ等各回路に共通の基準
発振器７０２を設け、ＬＳＩ２０１の外付けとする。
この検波結果に基づき受信信号のシンボル周期を検出す
るクロック再生回路と、送信データを変調するためのロ
ールオフ波形発生回路とを１チップＬＳＩ化したディジ
タル変復調回路において、できるだけ少い外付けの基準
クロック発振器を用いて、各回路の動作に必要なクロッ
クを生成しかつそのクロックの周波数の選定自由度を大
とする。 【構成】 検波回路３０１の検波用クロック３０６の発
生用に、分周器５０２と，ＶＣＯ５０４，ＬＰＦ５０
３，位相比較器５０５からなるＰＬＬ回路と、スイッチ
５０１とを設ける。また、クロック再生回路３０２とロ
ールオフ波形発生回路４０１との各動作クロック４０３
の発生用に、分周器６０２と，ＶＣＯ６０４，ＬＰＦ６
０３，位相比較器６０５からなる第２のＰＬＬ回路と、
スイッチ６０１とを設ける。これ等各回路に共通の基準
発振器７０２を設け、ＬＳＩ２０１の外付けとする。
Description
【０００１】
【産業上の利用分野】本発明はディジタル変復調回路に
関し、特にディジタル携帯電話装置や、ディジタル自動
車電話装置や、更にはディジタルコードレス電話装置等
のディジタル無線通信装置に用いられるディジタル変復
調回路に関するものである。
関し、特にディジタル携帯電話装置や、ディジタル自動
車電話装置や、更にはディジタルコードレス電話装置等
のディジタル無線通信装置に用いられるディジタル変復
調回路に関するものである。
【０００２】
【従来の技術】国内のディジタル携帯電話装置やディジ
タルコードレス電話装置では、変調方式としてπ／４シ
フトＤＱＰＳＫ方式が採用されている。そのシステム構
成として、所望の送信データからロールオフフィルタに
よる帯域制限を行ったＩチャネル信号及びＱチャネル信
号を生成するロールオフ波形発生回路が必要である。ま
た、復調回路としてディジタル遅延検波回路とクロック
再生回路が一般的に使われる。
タルコードレス電話装置では、変調方式としてπ／４シ
フトＤＱＰＳＫ方式が採用されている。そのシステム構
成として、所望の送信データからロールオフフィルタに
よる帯域制限を行ったＩチャネル信号及びＱチャネル信
号を生成するロールオフ波形発生回路が必要である。ま
た、復調回路としてディジタル遅延検波回路とクロック
再生回路が一般的に使われる。
【０００３】ところで、前述のロールオフ波形発生回路
は、精度の高いロールオフフィルタを実現するために、
一般的にディジタルフィルタを用いる。このため、シン
ボル周期の整数倍のクロックが必要となり、その値は通
常シンボルレートの１００倍程度以上である。
は、精度の高いロールオフフィルタを実現するために、
一般的にディジタルフィルタを用いる。このため、シン
ボル周期の整数倍のクロックが必要となり、その値は通
常シンボルレートの１００倍程度以上である。
【０００４】また、ディジタル遅延検波回路は、受信中
間周波数であるＩＦ信号の位相変化を情報シンボル周期
毎に検波する回路であり、回路構成が容易なディジタル
検波が一般的に使用される。これには、ＩＦ周波数の整
数倍のクロックを用い、通常その値は、位相分解能とし
て、５ビット、３２段階以上必要である。
間周波数であるＩＦ信号の位相変化を情報シンボル周期
毎に検波する回路であり、回路構成が容易なディジタル
検波が一般的に使用される。これには、ＩＦ周波数の整
数倍のクロックを用い、通常その値は、位相分解能とし
て、５ビット、３２段階以上必要である。
【０００５】更に、遅延検波する際には、受信ＩＦ信号
の位相変化点を検出しなければならず、クロック再生回
路は、検波結果から受信信号の持つシンボル周期と自分
の検波クロックの同期をとるために、シンボル周期の整
数倍の動作クロックを用いて、再生クロックを微調す
る。その値として通常１００倍程度以上が必要である。
の位相変化点を検出しなければならず、クロック再生回
路は、検波結果から受信信号の持つシンボル周期と自分
の検波クロックの同期をとるために、シンボル周期の整
数倍の動作クロックを用いて、再生クロックを微調す
る。その値として通常１００倍程度以上が必要である。
【０００６】以上述べた動作クロックは、所望の精度が
必要であり、そのため、ディジタル無線通信装置の基準
発振器として使用する温度補償型水晶発振器の出力クロ
ックとＰＬＬ回路（位相同期回路）を構成して同期させ
たり、個別の温度補償型水晶発振器を用いたりする必要
があった。
必要であり、そのため、ディジタル無線通信装置の基準
発振器として使用する温度補償型水晶発振器の出力クロ
ックとＰＬＬ回路（位相同期回路）を構成して同期させ
たり、個別の温度補償型水晶発振器を用いたりする必要
があった。
【０００７】ここで、従来のディジタル携帯電話の変復
調回路について、図４を用いて説明する。アンテナ１０
１で受信した高周波変調信号は、送受切り換えスイッチ
１０２で選択され、受信高周波ブロック１０３で中間周
波数１０５に変換される。中間周波数１０５は、ディジ
タル遅延検波回路３０１で、検波復調され復調データ３
０３が出力される。
調回路について、図４を用いて説明する。アンテナ１０
１で受信した高周波変調信号は、送受切り換えスイッチ
１０２で選択され、受信高周波ブロック１０３で中間周
波数１０５に変換される。中間周波数１０５は、ディジ
タル遅延検波回路３０１で、検波復調され復調データ３
０３が出力される。
【０００８】また、クロック再生回路３０２では、遅延
検波結果の検波データ３０４に基づき動作クロック４０
３を可変分周することにより、受信信号のシンボル周期
を再生し、遅延検波の検波タイミングクロック３０５を
生成する。
検波結果の検波データ３０４に基づき動作クロック４０
３を可変分周することにより、受信信号のシンボル周期
を再生し、遅延検波の検波タイミングクロック３０５を
生成する。
【０００９】また、ロールオフ波形発生回路４０１で
は、動作クロック４０３により、送信データ４０２に基
づくディジタルフィルタリングされたＩチャネル信号１
０６とＱチャネル信号１０７を出力する。これ等を高周
波送信回路ブロック１０４で送信用の高周波変調信号に
変換し、送受切り換えスイッチ１０２で選択されてアン
テナ１０１から送信する。
は、動作クロック４０３により、送信データ４０２に基
づくディジタルフィルタリングされたＩチャネル信号１
０６とＱチャネル信号１０７を出力する。これ等を高周
波送信回路ブロック１０４で送信用の高周波変調信号に
変換し、送受切り換えスイッチ１０２で選択されてアン
テナ１０１から送信する。
【００１０】これらの中間周波数以下の信号処理の回路
は、近年益々進む携帯電話装置の小型化のため、同一チ
ップ上へモデムＬＳＩ２０１として集積化されている。
は、近年益々進む携帯電話装置の小型化のため、同一チ
ップ上へモデムＬＳＩ２０１として集積化されている。
【００１１】国内のディジタル携帯電話装置では一般に
中間周波数信号１０５に４５０ＫＨｚを使用している。
そのため、前述したように検波クロック３０６は少なく
とも３２倍の１４．４ＭＨｚが必要となる。また、動作
クロック４０３は、例えばシンボル周期である２１ＫＨ
ｚの２7 倍である２．６８８ＭＨｚを使用している。
中間周波数信号１０５に４５０ＫＨｚを使用している。
そのため、前述したように検波クロック３０６は少なく
とも３２倍の１４．４ＭＨｚが必要となる。また、動作
クロック４０３は、例えばシンボル周期である２１ＫＨ
ｚの２7 倍である２．６８８ＭＨｚを使用している。
【００１２】一方、装置の基準クロックを生成している
温度補償型水晶発振器７０２は、発振周波数が一般普及
品の１２．８ＭＨｚのもの等を使用しているために、１
４．４ＭＨｚや２．６８８ＭＨｚなどのクロック周波数
を簡単に分周して生成できない。従って、所望の周波数
制度を実現するために、検波クロック３０６は、ＬＳＩ
２０１の外付けに電圧制御型発振器５０８とループフィ
ルタ５０６とを設け、この出力信号を温度補償型水晶発
振器７０２で生成されたディジタル携帯電話装置の基準
クロック７０１と、位相比較器５０７で周波数・位相比
較を行うことにより生成している。また、動作クロック
４０３は個別の温度補償型水晶発振器７０３により生成
している。
温度補償型水晶発振器７０２は、発振周波数が一般普及
品の１２．８ＭＨｚのもの等を使用しているために、１
４．４ＭＨｚや２．６８８ＭＨｚなどのクロック周波数
を簡単に分周して生成できない。従って、所望の周波数
制度を実現するために、検波クロック３０６は、ＬＳＩ
２０１の外付けに電圧制御型発振器５０８とループフィ
ルタ５０６とを設け、この出力信号を温度補償型水晶発
振器７０２で生成されたディジタル携帯電話装置の基準
クロック７０１と、位相比較器５０７で周波数・位相比
較を行うことにより生成している。また、動作クロック
４０３は個別の温度補償型水晶発振器７０３により生成
している。
【００１３】
【発明が解決しようとする課題】以上説明したように、
ディジタル遅延検波回路３０１の検波クロック３０６は
位相の量子化を行うため、中間周波数の適当な整数倍で
なければならないという制約があり、また、クロック再
生回路３０２やロールオフ波形発生回路４０１の動作ク
ロック４０３も、シンボル周波数の適当な整数倍でなけ
ればならないという制約がある。
ディジタル遅延検波回路３０１の検波クロック３０６は
位相の量子化を行うため、中間周波数の適当な整数倍で
なければならないという制約があり、また、クロック再
生回路３０２やロールオフ波形発生回路４０１の動作ク
ロック４０３も、シンボル周波数の適当な整数倍でなけ
ればならないという制約がある。
【００１４】更に基準クロック周波数には温度補償型水
晶発振器の特性や、製造上、価格上の制約があり、自由
な周波数を選択できなく、ディジタル変復調回路に必要
なクロックを基準クロック７０１より分周して生成でき
ない。
晶発振器の特性や、製造上、価格上の制約があり、自由
な周波数を選択できなく、ディジタル変復調回路に必要
なクロックを基準クロック７０１より分周して生成でき
ない。
【００１５】従って、従来のディジタル携帯電話装置の
変復調回路では、検波クロック３０６を生成するのに、
外付けに電圧制御型発振器５０８と位相同期回路の雑音
除去用のループフィルタ５０６を使用し、動作クロック
４０３に外付けの温度補償型水晶発振器７０３を使用し
ており、実装面積が大きく、価格が高いなどの欠点があ
る。
変復調回路では、検波クロック３０６を生成するのに、
外付けに電圧制御型発振器５０８と位相同期回路の雑音
除去用のループフィルタ５０６を使用し、動作クロック
４０３に外付けの温度補償型水晶発振器７０３を使用し
ており、実装面積が大きく、価格が高いなどの欠点があ
る。
【００１６】図４の例では、クロック再生回路３０２の
動作クロックとロールオフ波形発生回路４０１の動作ク
ロックとは共通のクロック４０３を用いるようになって
いるが、機器の種類によってはこれ等両動作クロックは
共通とすることができず、互いに異なる周波数を選択す
ることが必要な場合もある。
動作クロックとロールオフ波形発生回路４０１の動作ク
ロックとは共通のクロック４０３を用いるようになって
いるが、機器の種類によってはこれ等両動作クロックは
共通とすることができず、互いに異なる周波数を選択す
ることが必要な場合もある。
【００１７】この様な場合には、これ等クロックのため
に夫々独立して温度補償型水晶発振器や周期移相回路の
ループフィルタ等を設けることが必要となり、またこれ
等を全て外付けすることも必要になる。
に夫々独立して温度補償型水晶発振器や周期移相回路の
ループフィルタ等を設けることが必要となり、またこれ
等を全て外付けすることも必要になる。
【００１８】更に、これ等クロックの周波数を機器の使
用目的や使用環境に応じて所望に夫々設定する必要があ
る場合、従来の構成では対応ができないという問題もあ
る。
用目的や使用環境に応じて所望に夫々設定する必要があ
る場合、従来の構成では対応ができないという問題もあ
る。
【００１９】本発明の目的は必要な各クロックの周波数
を、単一の温度補償型水晶発振器を用いるのみで所望に
設定することが可能なディジタル変復調回路を提供する
ことである。
を、単一の温度補償型水晶発振器を用いるのみで所望に
設定することが可能なディジタル変復調回路を提供する
ことである。
【００２０】本発明の他の目的は、ＩＣ化に際して外付
けとなる部品の数をできるだけ減少可能としたディジタ
ル変復調回路を提供することである。
けとなる部品の数をできるだけ減少可能としたディジタ
ル変復調回路を提供することである。
【００２１】
【課題を解決するための手段】本発明によれば、受信信
号をディジタル検波する検波手段と、ディジタル送信デ
ータを変調する変調手段とを含むディジタル変復調回路
であって、前記検波手段の動作クロックを生成する検波
クロック生成手段と前記変調手段の動作クロックを生成
する変調クロック生成手段の少なくとも一方が、基準ク
ロックを分周する分周手段と、前記基準クロックに同期
したクロックを生成する位相同期手段と、前記位相同期
手段の出力と前記分周手段の出力とを択一的に導出する
スイッチ手段とを有することを特徴とするディジタル変
復調回路が得られる。
号をディジタル検波する検波手段と、ディジタル送信デ
ータを変調する変調手段とを含むディジタル変復調回路
であって、前記検波手段の動作クロックを生成する検波
クロック生成手段と前記変調手段の動作クロックを生成
する変調クロック生成手段の少なくとも一方が、基準ク
ロックを分周する分周手段と、前記基準クロックに同期
したクロックを生成する位相同期手段と、前記位相同期
手段の出力と前記分周手段の出力とを択一的に導出する
スイッチ手段とを有することを特徴とするディジタル変
復調回路が得られる。
【００２２】更に本発明によれば、前記検波クロック生
成手段と前記変調クロック生成手段とが共に、共通の前
記基準クロックを分周する分周手段と、前記基準クロッ
クに同期したクロックを生成する位相同期手段と、前記
位相同期の出力と前記分周手段の出力とを択一的に導出
するスイッチ手段とを夫々有することを特徴とするディ
ジタル変復調回路が得られる。
成手段と前記変調クロック生成手段とが共に、共通の前
記基準クロックを分周する分周手段と、前記基準クロッ
クに同期したクロックを生成する位相同期手段と、前記
位相同期の出力と前記分周手段の出力とを択一的に導出
するスイッチ手段とを夫々有することを特徴とするディ
ジタル変復調回路が得られる。
【００２３】
【作用】復調のための検波用のクロックや、変調のため
のクロックの発生回路として、単一の基準クロック発振
器と、この発振された基準クロックを分周する分周器
と、この基準クロックに位相同期したクロックを生成す
るＰＬＬ回路とを設け、分周出力かＰＬＬ回路出力かを
任意に選択することで、検波用のクロックや変調のため
のクロックとして用いるようにし、周波数の設定を自在
とするようにしている。
のクロックの発生回路として、単一の基準クロック発振
器と、この発振された基準クロックを分周する分周器
と、この基準クロックに位相同期したクロックを生成す
るＰＬＬ回路とを設け、分周出力かＰＬＬ回路出力かを
任意に選択することで、検波用のクロックや変調のため
のクロックとして用いるようにし、周波数の設定を自在
とするようにしている。
【００２４】
【実施例】以下に本発明の実施例について図面を用いて
説明する。
説明する。
【００２５】図１は本発明の一実施例のブロック図であ
り、図４と同等部分は同一符号により示している。本例
においては、所望の精度が必要な検波クロック３０６を
生成するために、ＶＣＯ５０４，ＬＰＦ（ループフィル
タ）５０３，位相比較器５０５によるＰＬＬ回路と、分
周器５０２と、これ等ＰＬＬ回路の出力か分周器５０２
の出力かを択一的に導出するスイッチ５０１とを設けて
いる。
り、図４と同等部分は同一符号により示している。本例
においては、所望の精度が必要な検波クロック３０６を
生成するために、ＶＣＯ５０４，ＬＰＦ（ループフィル
タ）５０３，位相比較器５０５によるＰＬＬ回路と、分
周器５０２と、これ等ＰＬＬ回路の出力か分周器５０２
の出力かを択一的に導出するスイッチ５０１とを設けて
いる。
【００２６】分周器５０２は、モデムＬＳＩ２０１に対
する外付けの温度補償型水晶発振器７０２の基準発振出
力７０１を所望に分周するものである。また、このＰＬ
Ｌ回路は同じく発振器７０２の基準発振出力７０１にＶ
ＣＯ５０４の出力を位相同期せしめるためのものであ
る。
する外付けの温度補償型水晶発振器７０２の基準発振出
力７０１を所望に分周するものである。また、このＰＬ
Ｌ回路は同じく発振器７０２の基準発振出力７０１にＶ
ＣＯ５０４の出力を位相同期せしめるためのものであ
る。
【００２７】同様に、所望の精度が必要な動作クロック
４０３を生成するために、ＶＣＯ６０４，ＬＰＦ６０
３，位相比較器６０５による第２のＰＬＬ回路と、分周
器６０２と、これ等ＰＬＬ回路の出力か分周期６０２の
出力かを択一的に導出するスイッチ６０１とを設けてい
る。
４０３を生成するために、ＶＣＯ６０４，ＬＰＦ６０
３，位相比較器６０５による第２のＰＬＬ回路と、分周
器６０２と、これ等ＰＬＬ回路の出力か分周期６０２の
出力かを択一的に導出するスイッチ６０１とを設けてい
る。
【００２８】分周器６０２は前述の発振器７０２の基準
発振出力７０１を所望に分周するものである。また、第
２のＰＬＬ回路は同じ基準発振出力７０１にＶＣＯ６０
４の出力を位相同期せしめるためのものである。
発振出力７０１を所望に分周するものである。また、第
２のＰＬＬ回路は同じ基準発振出力７０１にＶＣＯ６０
４の出力を位相同期せしめるためのものである。
【００２９】こうすることにより、検波クロック３０６
や、動作クロック４０３を夫々得るのに、外付けの発振
器は１個を用いるのみで良く、またループフィルタもＬ
ＳＩ２０１内に内蔵しているので、実装面積や価格を低
減できることになる。
や、動作クロック４０３を夫々得るのに、外付けの発振
器は１個を用いるのみで良く、またループフィルタもＬ
ＳＩ２０１内に内蔵しているので、実装面積や価格を低
減できることになる。
【００３０】更に、温度補償型水晶発振器７０２の出力
７０１を分周する分周回路５０２と、この分周器５０２
の出力とＶＣＯ５０４の出力を選択切り換えて検波クロ
ック３０６へ出力するスイッチ５０１を内蔵することに
より、外付けする水晶発振器７０２の周波数と、ディジ
タル遅延検波回路３０１の構成から必要な検波クロック
周波数との関係により、必要に応じて検波クロック３０
６の生成方法を選択できる。
７０１を分周する分周回路５０２と、この分周器５０２
の出力とＶＣＯ５０４の出力を選択切り換えて検波クロ
ック３０６へ出力するスイッチ５０１を内蔵することに
より、外付けする水晶発振器７０２の周波数と、ディジ
タル遅延検波回路３０１の構成から必要な検波クロック
周波数との関係により、必要に応じて検波クロック３０
６の生成方法を選択できる。
【００３１】同様に、温度補償型水晶発振器７０２の出
力７０１を分周する分周回路６０２と、この分周器６０
２の出力とＶＣＯ６０４の出力を選択切り換えて動作ク
ロック４０３へ出力するスイッチ６０１を内蔵すること
により、外付けする水晶発振器７０２の周波数と、クロ
ック再生回路及びロールオフ波形発生回路４０１に必要
な動作クロック周波数との関係により、必要に応じて動
作クロック４０３の生成方法を選択できる。
力７０１を分周する分周回路６０２と、この分周器６０
２の出力とＶＣＯ６０４の出力を選択切り換えて動作ク
ロック４０３へ出力するスイッチ６０１を内蔵すること
により、外付けする水晶発振器７０２の周波数と、クロ
ック再生回路及びロールオフ波形発生回路４０１に必要
な動作クロック周波数との関係により、必要に応じて動
作クロック４０３の生成方法を選択できる。
【００３２】例えば、従来例で示したような国内のディ
ジタル携帯電話の場合、システム構成として、検波クロ
ック３０６に１４．４ＭＨｚ、装置の基準クロック７０
１である温度補償型水晶発振器７０２の周波数に１２．
８ＭＨｚ、動作クロック４０３の周波数に２．６８８Ｍ
Ｈｚを用いるとすると、この時は、内蔵発振器５０４で
１４．４ＭＨｚのクロックを生成しスイッチ５０１で選
択して検波クロック３０６とし、また、内蔵発振器６０
４で２．６８８ＭＨｚのクロックを生成しスイッチ６０
１で選択して動作クロック４０３とすれば良い。
ジタル携帯電話の場合、システム構成として、検波クロ
ック３０６に１４．４ＭＨｚ、装置の基準クロック７０
１である温度補償型水晶発振器７０２の周波数に１２．
８ＭＨｚ、動作クロック４０３の周波数に２．６８８Ｍ
Ｈｚを用いるとすると、この時は、内蔵発振器５０４で
１４．４ＭＨｚのクロックを生成しスイッチ５０１で選
択して検波クロック３０６とし、また、内蔵発振器６０
４で２．６８８ＭＨｚのクロックを生成しスイッチ６０
１で選択して動作クロック４０３とすれば良い。
【００３３】ここで例えば、２．６８８ＭＨｚの５倍で
ある１３．４４ＭＨｚの温度補償型水晶発振器７０２に
変更したときは、内蔵発振器６０４を使わずに分周器６
０２の分周数を５に設定し、スイッチ６０１により分周
器６０２の出力を選択して動作クロック４０３とする。
ある１３．４４ＭＨｚの温度補償型水晶発振器７０２に
変更したときは、内蔵発振器６０４を使わずに分周器６
０２の分周数を５に設定し、スイッチ６０１により分周
器６０２の出力を選択して動作クロック４０３とする。
【００３４】また、１４．４ＭＨｚの温度補償型水晶発
振器７０２に変更する場合は、内蔵発振器５０４を使わ
ずに分周器５０２の分周数を１に設定し、スイッチ５０
１により分周器５０２の出力を選択して検波クロック３
０６とする。尚、水晶発振器の周波数を前述したように
選択するのは、その特性上、１０ＭＨｚ程度から２０Ｍ
Ｈｚ程度が製造し易いからである。
振器７０２に変更する場合は、内蔵発振器５０４を使わ
ずに分周器５０２の分周数を１に設定し、スイッチ５０
１により分周器５０２の出力を選択して検波クロック３
０６とする。尚、水晶発振器の周波数を前述したように
選択するのは、その特性上、１０ＭＨｚ程度から２０Ｍ
Ｈｚ程度が製造し易いからである。
【００３５】また、例えば、動作クロック４０３とし
て、シンボル周期の１５０倍である３．１５ＭＨｚを使
用するクロック再生回路３０２とロールオフ波形発生回
路４０１を設計した場合、基準クロック７０１にその４
倍の１２．６ＭＨｚを使用し、分周器６０２の分周数を
４にしてスイッチ６０１でこの分周出力を選択して動作
クロック４０３とできる。
て、シンボル周期の１５０倍である３．１５ＭＨｚを使
用するクロック再生回路３０２とロールオフ波形発生回
路４０１を設計した場合、基準クロック７０１にその４
倍の１２．６ＭＨｚを使用し、分周器６０２の分周数を
４にしてスイッチ６０１でこの分周出力を選択して動作
クロック４０３とできる。
【００３６】尚、これ等分周器５０２，６０２は、シス
テム設計時に各クロックの周波数を考慮し、固定分周回
路にしたり、プログラマブルに分周数を設定できる構成
としても良い。
テム設計時に各クロックの周波数を考慮し、固定分周回
路にしたり、プログラマブルに分周数を設定できる構成
としても良い。
【００３７】図２（Ａ），（Ｂ）には、ＶＣＯ５０４，
６０４をＬＳＩに内蔵するときの回路例を示す。両図と
もリングオシレータ構成で、論理バッファ８０３ａ〜８
０３ｄを複数段と、論理インバータ８０４を１段接続
し、最終出力を初段入力にループバックしている。発振
は、初段入力信号が各バッファ８０３ａ〜８０３ｄで遅
延伝達して最終段のインバータ８０４で論理反転するこ
とにより発生する。
６０４をＬＳＩに内蔵するときの回路例を示す。両図と
もリングオシレータ構成で、論理バッファ８０３ａ〜８
０３ｄを複数段と、論理インバータ８０４を１段接続
し、最終出力を初段入力にループバックしている。発振
は、初段入力信号が各バッファ８０３ａ〜８０３ｄで遅
延伝達して最終段のインバータ８０４で論理反転するこ
とにより発生する。
【００３８】発振周波数は各バッファ、インバータの遅
延時間と段数により決まる。従って、周波数の電圧制御
としては、伝達遅延時間を制御しており、図２（Ａ）は
各バッファ８０３ａ〜８０３ｄとインバータ８０４出力
に容量が電圧可変するキャパシタ（可変容量ダイオー
ド）８０５を有しており、これ等を電圧制御し、各出力
負荷を変化させることで発振周波数の制御を行う。
延時間と段数により決まる。従って、周波数の電圧制御
としては、伝達遅延時間を制御しており、図２（Ａ）は
各バッファ８０３ａ〜８０３ｄとインバータ８０４出力
に容量が電圧可変するキャパシタ（可変容量ダイオー
ド）８０５を有しており、これ等を電圧制御し、各出力
負荷を変化させることで発振周波数の制御を行う。
【００３９】図２（Ｂ）は各バッファ８０３ａ〜８０３
ｄとインバータ８０４の電源８０６の電流を電圧制御す
ることにより、各バッファ８０３ａ〜８０３ｄとインバ
ータ８０４の駆動能力を変化させ、発振周波数を制御す
る。尚、インバータは奇数段であれば何段構成でも良
い、。
ｄとインバータ８０４の電源８０６の電流を電圧制御す
ることにより、各バッファ８０３ａ〜８０３ｄとインバ
ータ８０４の駆動能力を変化させ、発振周波数を制御す
る。尚、インバータは奇数段であれば何段構成でも良
い、。
【００４０】ところで、図１の実施例では、クロック再
生回路３０２の動作クロック４０３と、ロールオフ波形
発生回路４０１の動作クロック４０３に共通の生成回路
を使用しているが、夫々の動作クロックを以上説明した
内蔵の電圧制御型発振器、ループフィルタと位相同期回
路で個別に生成できる。その回路例を図３に示してお
り、図１と同等部分は同一符号により示す。
生回路３０２の動作クロック４０３と、ロールオフ波形
発生回路４０１の動作クロック４０３に共通の生成回路
を使用しているが、夫々の動作クロックを以上説明した
内蔵の電圧制御型発振器、ループフィルタと位相同期回
路で個別に生成できる。その回路例を図３に示してお
り、図１と同等部分は同一符号により示す。
【００４１】図３においては、ＶＣＯ６０４，ＬＰＦ６
０３，位相比較器６０５からなる第２のＰＬＬ回路と、
分周器６０２と、スイッチ６０１とを復調回路側のクロ
ック再生回路３０２の動作クロック４０３の生成専用に
使用している。変調回路側のロールオフ波形発生回路４
０１の動作クロックの生成専用として、ＶＣＯ８０４，
ＬＰＦ８０３，位相比較器８０５からなる第３のＰＬＬ
回路と、分周器８０２と、スイッチ８０１とを設けてい
る。
０３，位相比較器６０５からなる第２のＰＬＬ回路と、
分周器６０２と、スイッチ６０１とを復調回路側のクロ
ック再生回路３０２の動作クロック４０３の生成専用に
使用している。変調回路側のロールオフ波形発生回路４
０１の動作クロックの生成専用として、ＶＣＯ８０４，
ＬＰＦ８０３，位相比較器８０５からなる第３のＰＬＬ
回路と、分周器８０２と、スイッチ８０１とを設けてい
る。
【００４２】そして、これ等第３のＰＬＬ回路と分周器
８０２との各入力クロックとして、先の発振器７０２に
よる基準クロック７０１を用いるようになっている。
８０２との各入力クロックとして、先の発振器７０２に
よる基準クロック７０１を用いるようになっている。
【００４３】要は、クロック発生回路として、基準クロ
ックを分周する分周器の他に、この基準クロックに位相
同期するＰＬＬ回路を設けて、これ等分周出力とＰＬＬ
回路出力とをスイッチにより択一的に切り換え得る様に
構成するものである。
ックを分周する分周器の他に、この基準クロックに位相
同期するＰＬＬ回路を設けて、これ等分周出力とＰＬＬ
回路出力とをスイッチにより択一的に切り換え得る様に
構成するものである。
【００４４】尚、ＬＰＦ５０３，６０３，８０３は外付
けとしてフィルタ時定数を決定するＣＲを調整可能とす
ることで、精度の向上を図ることができる。
けとしてフィルタ時定数を決定するＣＲを調整可能とす
ることで、精度の向上を図ることができる。
【００４５】
【発明の効果】叙上の如く、本発明によれば、基準クロ
ックを分周する分周器と、この基準クロックを基準入力
とするＰＬＬ回路とを設け、必要に応じて両者の出力の
一方をクロックとして用いる様にしたので、システムに
応じたクロック周波数の選定が可能となるばかりか、そ
の選定幅が大となり、設計の自由度が広がるという効果
があり、また、ＬＳＩ設計後に基準クロックの周波数変
更にも対応できるという効果もある。
ックを分周する分周器と、この基準クロックを基準入力
とするＰＬＬ回路とを設け、必要に応じて両者の出力の
一方をクロックとして用いる様にしたので、システムに
応じたクロック周波数の選定が可能となるばかりか、そ
の選定幅が大となり、設計の自由度が広がるという効果
があり、また、ＬＳＩ設計後に基準クロックの周波数変
更にも対応できるという効果もある。
【００４６】特に、変調用，復調用の各クロック生成回
路として上述の構成を採れば、基準クロックは共通のク
ロックを用いることができ、従って、１チップＬＳＩ化
する際に外付けの基準クロック発振回路は１つとするこ
とが可能となって、装置の実装面積の低減や、装置の低
価格化が図れ、またＬＳＩの入出力ピン数の削減も可能
となるものである。
路として上述の構成を採れば、基準クロックは共通のク
ロックを用いることができ、従って、１チップＬＳＩ化
する際に外付けの基準クロック発振回路は１つとするこ
とが可能となって、装置の実装面積の低減や、装置の低
価格化が図れ、またＬＳＩの入出力ピン数の削減も可能
となるものである。
【図１】本発明の一実施例のブロック図である。
【図２】（Ａ），（Ｂ）は本発明の実施例に用いるＶＣ
Ｏの具体例回路図である。
Ｏの具体例回路図である。
【図３】本発明の他の実施例のブロック図である。
【図４】従来のディジタル変復調回路のブロック図であ
る。
る。
１０１ アンテナ １０２ 送受切換えスイッチ １０３ 受信ブロック １０４ 送信ブロック ２０１ モデムＬＳＩ ３０１ 遅延検波回路 ３０２ クロック再生回路 ４０１ ロールオフ波形発生回路 ５０１，６０１，８０１ スイッチ ５０２，６０２，８０２ 分周器 ５０３，６０３，８０３ ＬＰＦ ５０４，６０４，８０４ ＶＣＯ ５０５，６０５，８０５ 位相比較器 ７０２ 温度補償型水晶発振器
Claims (5)
- 【請求項１】 受信信号をディジタル検波する検波手段
と、ディジタル送信データを変調する変調手段とを含む
ディジタル変復調回路であって、前記検波手段の動作ク
ロックを生成する検波クロック生成手段と前記変調手段
の動作クロックを生成する変調クロック生成手段の少な
くとも一方が、基準クロックを分周する分周手段と、前
記基準クロックに同期したクロックを生成する位相同期
手段と、前記位相同期手段の出力と前記分周手段の出力
とを択一的に導出するスイッチ手段とを有することを特
徴とするディジタル変復調回路。 - 【請求項２】 前記検波クロック生成手段と前記変調ク
ロック生成手段とが共に、共通の前記基準クロックを分
周する分周手段と、前記基準クロックに同期したクロッ
クを生成する位相同期手段と、前記位相同期の出力と前
記分周手段の出力とを択一的に導出するスイッチ手段と
を夫々有することを特徴とする請求項１記載のディジタ
ル変復調回路。 - 【請求項３】 前記検波手段は、受信したπ／４シフト
ＤＱＰＳＫ信号を遅延検波する検波回路と、この検波結
果に基づき前記受信信号のシンボル周期を検出するクロ
ック再生回路とを有し、 前記検波クロック生成手段は、前記検波回路の検波クロ
ックを生成する第１の手段と、前記クロック再生回路の
動作クロックを生成する第２の手段とを有し、これ等第
１及び第２の両手段が共に、共通の前記基準クロックを
分周する分周手段と、前記基準クロックに同期したクロ
ックを生成する位相同期手段と、前記位相同期の出力と
前記分周手段の出力とを択一的に導出するスイッチ手段
とを夫々有することを特徴とする請求項１または２記載
のディジタル変復調回路。 - 【請求項４】 前記変調手段は、前記変調クロックに同
期して動作しつつ前記送信データに基づきＩチャネル信
号とＱチャネル信号とを生成するＩＱチャネル信号生成
手段を有し、前記変調クロック生成手段と前記第２の手
段とを共通としたことを特徴とする請求項３記載のディ
ジタル変復調回路。 - 【請求項５】 前記基準クロックを発生する基準クロッ
ク発生手段を除く他の全ての手段が１チップの集積回路
構成とされていることを特徴とする請求項１〜４いずれ
か記載のディジタル変復調回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124135A JP3070442B2 (ja) | 1995-05-24 | 1995-05-24 | ディジタル変復調回路 |
| US08/651,523 US5727019A (en) | 1995-05-24 | 1996-05-22 | Digital modem |
| GB9610858A GB2301241B (en) | 1995-05-24 | 1996-05-23 | Digital modem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124135A JP3070442B2 (ja) | 1995-05-24 | 1995-05-24 | ディジタル変復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08317001A true JPH08317001A (ja) | 1996-11-29 |
| JP3070442B2 JP3070442B2 (ja) | 2000-07-31 |
Family
ID=14877794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124135A Expired - Fee Related JP3070442B2 (ja) | 1995-05-24 | 1995-05-24 | ディジタル変復調回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5727019A (ja) |
| JP (1) | JP3070442B2 (ja) |
| GB (1) | GB2301241B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09261106A (ja) * | 1996-03-22 | 1997-10-03 | Matsushita Electric Ind Co Ltd | 複数帯域移動無線機 |
| US5966646A (en) * | 1997-05-13 | 1999-10-12 | Ericsson, Inc. | Dual-band radio receiver |
| SE510523C2 (sv) * | 1997-09-11 | 1999-05-31 | Ericsson Telefon Ab L M | Radiokommunikationsenhet och radiotelefon innefattande radiokommunikationsenhet |
| US6137995A (en) * | 1998-12-08 | 2000-10-24 | Motorola, Inc. | Circuit and method of generating a phase locked loop signal having an offset reference |
| US7082294B2 (en) * | 2000-06-26 | 2006-07-25 | Thomson Licensing | Self-adaptive frequency band-pass filtering device in microwave signal transceiver |
| JP2002198808A (ja) * | 2000-10-19 | 2002-07-12 | Sony Corp | Ｐｌｌ回路および光通信受信装置 |
| JP2003318732A (ja) * | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
| JP2005223829A (ja) * | 2004-02-09 | 2005-08-18 | Nec Electronics Corp | 分数分周回路及びこれを用いたデータ伝送装置 |
| KR100604657B1 (ko) * | 2004-05-06 | 2006-07-25 | 주식회사 하이닉스반도체 | 최적화된 내부전압을 공급할 수 있는 전원공급회로를구비하는 반도체 메모리 장치 |
| US7940879B2 (en) * | 2007-10-12 | 2011-05-10 | Aptina Imaging Corporation | Method and system of detecting and locking to multi-standard video streams |
| US8831073B2 (en) * | 2009-08-31 | 2014-09-09 | Sony Corporation | Wireless transmission system, wireless communication device, and wireless communication method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085452U (ja) * | 1983-11-18 | 1985-06-12 | 日立電子株式会社 | 無線受信機 |
| JPS63221721A (ja) * | 1987-03-11 | 1988-09-14 | Toshiba Corp | 無線機 |
| JPH05347641A (ja) * | 1992-06-15 | 1993-12-27 | Nec Corp | ディジタル方式セルラ電話の送受信回路 |
| JPH0779269A (ja) * | 1993-09-06 | 1995-03-20 | Oki Electric Ind Co Ltd | 遅延検波回路 |
| JP3105054U (ja) * | 2004-05-06 | 2004-10-21 | 恵子 黒崎 | 植木鉢用根ぐされ防止用受け皿 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5230088A (en) * | 1991-10-24 | 1993-07-20 | Symbol Technologies, Inc. | Radio transceiver and related method of frequency control |
| FI91819C (fi) * | 1991-11-05 | 1994-08-10 | Nokia Mobile Phones Ltd | Menetelmä kahden eri taajuusalueella toimivan digitaalisen radiopuhelimen taajuuksien muodostamiseksi |
| FI92636C (fi) * | 1992-02-14 | 1994-12-12 | Nokia Telecommunications Oy | Radiolaite |
| FI102798B1 (fi) * | 1992-07-28 | 1999-02-15 | Nokia Mobile Phones Ltd | Digitaalisen matkapuhelimen radiotaajuusosan piirijärjestely |
| JPH0715371A (ja) * | 1993-06-25 | 1995-01-17 | Nec Corp | スーパーへテロダイン方式の送受信方法と送受信機 |
| US5497126A (en) * | 1993-11-09 | 1996-03-05 | Motorola, Inc. | Phase synchronization circuit and method therefor for a phase locked loop |
| US5511236A (en) * | 1993-12-07 | 1996-04-23 | National Semiconductor Corporation | Half duplex RF transceiver |
| DE19509567A1 (de) * | 1994-04-21 | 1995-10-26 | Philips Patentverwaltung | Hochfrequenz-Empfangsstufe |
| US5535432A (en) * | 1994-09-14 | 1996-07-09 | Ericsson Ge Mobile Communications Inc. | Dual-mode satellite/cellular phone with a frequency synthesizer |
| FI98330C (fi) * | 1994-12-15 | 1997-05-26 | Nokia Mobile Phones Ltd | UHF-syntesoija |
-
1995
- 1995-05-24 JP JP7124135A patent/JP3070442B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-22 US US08/651,523 patent/US5727019A/en not_active Expired - Fee Related
- 1996-05-23 GB GB9610858A patent/GB2301241B/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6085452U (ja) * | 1983-11-18 | 1985-06-12 | 日立電子株式会社 | 無線受信機 |
| JPS63221721A (ja) * | 1987-03-11 | 1988-09-14 | Toshiba Corp | 無線機 |
| JPH05347641A (ja) * | 1992-06-15 | 1993-12-27 | Nec Corp | ディジタル方式セルラ電話の送受信回路 |
| JPH0779269A (ja) * | 1993-09-06 | 1995-03-20 | Oki Electric Ind Co Ltd | 遅延検波回路 |
| JP3105054U (ja) * | 2004-05-06 | 2004-10-21 | 恵子 黒崎 | 植木鉢用根ぐされ防止用受け皿 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5727019A (en) | 1998-03-10 |
| JP3070442B2 (ja) | 2000-07-31 |
| GB2301241A (en) | 1996-11-27 |
| GB9610858D0 (en) | 1996-07-31 |
| GB2301241B (en) | 1999-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970009902B1 (ko) | 합성 장치를 갖춘 무선 선택 호출 수신 장치 | |
| JP2760225B2 (ja) | Ｆｓｋ変調器 | |
| US5270669A (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| KR960700578A (ko) | 자동 주파수 제어 장치(Automatic Frequency Control Apparatus) | |
| JP3070442B2 (ja) | ディジタル変復調回路 | |
| JPH08510366A (ja) | 多重位相ロックループのクロック回復回路 | |
| US5757216A (en) | Electronic device using phase synchronous circuit | |
| JP2806059B2 (ja) | 位相同期ループシンセサイザ | |
| US6040738A (en) | Direct conversion receiver using single reference clock signal | |
| JP2929965B2 (ja) | 無線通信端局 | |
| JPH08265141A (ja) | デジタル位相同期ループを制御する方法および装置ならびにコードレス電話 | |
| JPH09186727A (ja) | Ｆｓｋ変調回路 | |
| US7202750B2 (en) | Controllable phase locked loop via adjustable delay and method for producing an output oscillation for use therewith | |
| JP3830225B2 (ja) | ＩｒＤＡ変復調ＩＣ | |
| WO2006114941A1 (ja) | クロック発生回路およびオーディオシステム | |
| JPH08307380A (ja) | １４０ｍクロック・ｓｔｍ−１電気クロック生成方式 | |
| JP2009027685A (ja) | Ｆｍステレオ送信機およびそのデジタル化された周波数変調ステレオ多重化回路 | |
| JPH09261019A (ja) | 同期回路 | |
| US6961399B2 (en) | Phase locked loop including control circuit for reducing lock-time | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP2000349632A (ja) | 周波数信号生成回路 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH08139767A (ja) | Ｆｓｋ変調方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |