JP2716475B2 - デジタル遅延検波装置 - Google Patents
デジタル遅延検波装置Info
- Publication number
- JP2716475B2 JP2716475B2 JP22915888A JP22915888A JP2716475B2 JP 2716475 B2 JP2716475 B2 JP 2716475B2 JP 22915888 A JP22915888 A JP 22915888A JP 22915888 A JP22915888 A JP 22915888A JP 2716475 B2 JP2716475 B2 JP 2716475B2
- Authority
- JP
- Japan
- Prior art keywords
- intermediate frequency
- output
- frequency signal
- exclusive
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、いわゆるパーソナル無線などの移動体通信
に好適に実施されるデジタル遅延検波装置に関する。
に好適に実施されるデジタル遅延検波装置に関する。
従来の技術 たとえば、前記パーソナル無線のチヤネル制御などと
して、デジタル通信が用いられている。このデジタル通
信の変調方式として、変調指数0.5の位相連続周波数変
調（Minimum Shift Keying:以下、MSKと略称する）や、
ベースバンド帯域を制限した前記変調指数0.5の位相連
続周波数変調（Gaussian Filterd MSK:以下、GMSKと略
称する）などが用いられている。このような変調方式の
信号を比較的簡単な回路構成で検波する方法として、デ
ジタル遅延検波方式が挙げられる。
して、デジタル通信が用いられている。このデジタル通
信の変調方式として、変調指数0.5の位相連続周波数変
調（Minimum Shift Keying:以下、MSKと略称する）や、
ベースバンド帯域を制限した前記変調指数0.5の位相連
続周波数変調（Gaussian Filterd MSK:以下、GMSKと略
称する）などが用いられている。このような変調方式の
信号を比較的簡単な回路構成で検波する方法として、デ
ジタル遅延検波方式が挙げられる。
第６図は、典型的な従来技術の検波装置１の基本的構
成を示すブロツク図である。アンテナ２で受信さた受信
信号は、高周波増幅回路３を介して混合回路４に与えら
れる。この混合回路４に関連して局部発振回路５が設け
られており、混合回路４は前記受信信号とこの局部発振
回路５からの周波数L0を有する発振信号とを混合し、
中間周波信号IFとしてライン６に導出する。ライン６
に導出された中間周波信号IFは、バンドパスフイルタ
（以下、BPFと略称する）７を介してデータフリツプフ
ロツプ８の入力端子Ｄ（またはＣ）に与えられる。
成を示すブロツク図である。アンテナ２で受信さた受信
信号は、高周波増幅回路３を介して混合回路４に与えら
れる。この混合回路４に関連して局部発振回路５が設け
られており、混合回路４は前記受信信号とこの局部発振
回路５からの周波数L0を有する発振信号とを混合し、
中間周波信号IFとしてライン６に導出する。ライン６
に導出された中間周波信号IFは、バンドパスフイルタ
（以下、BPFと略称する）７を介してデータフリツプフ
ロツプ８の入力端子Ｄ（またはＣ）に与えられる。
前記バンドパスフイルタ７からの中間周波信号IFは
また、遅延回路９を介して前記データフリツプフロツプ
８の入力端子Ｃ（またはＤ）に与えられる。この遅延回
路９は、クロツク発生回路10からの周波数CLを有する
基準クロツク信号に基づいて、入力信号を１ビツト伝送
時間1/Bsecだけ遅延して、遅延中間周波信号IFaと
して前記データフリツプフロツプ８の入力端子Ｃ（また
はＤ）に与える。これによつてデータフリツプフロツプ
８は、入力端子Ｃからハイレベルのパルスが入力される
と、その時点の入力端子Ｄの出力を保持して出力端子11
に導出し、図示しない次段以後の構成によつて、たとえ
ば複号化などの処理が行われる。
また、遅延回路９を介して前記データフリツプフロツプ
８の入力端子Ｃ（またはＤ）に与えられる。この遅延回
路９は、クロツク発生回路10からの周波数CLを有する
基準クロツク信号に基づいて、入力信号を１ビツト伝送
時間1/Bsecだけ遅延して、遅延中間周波信号IFaと
して前記データフリツプフロツプ８の入力端子Ｃ（また
はＤ）に与える。これによつてデータフリツプフロツプ
８は、入力端子Ｃからハイレベルのパルスが入力される
と、その時点の入力端子Ｄの出力を保持して出力端子11
に導出し、図示しない次段以後の構成によつて、たとえ
ば複号化などの処理が行われる。
第７図は他の従来技術の検波装置21の基本的構成を示
すブロツク図であり、前述の検波装置１に対応する部分
には同一の参照符を付す。この検波装置21では、前記BP
F7からの中間周波信号IFは、排他的論理和ゲート22の
一方の入力に与えられており、この排他的論理和ゲート
22の他方の入力には、前記遅延回路９からの遅延中間周
波信号IFaが与えられる。この排他的論理和ゲート22
からの出力は、ローパスフイルタ（以下、LPFと略称す
る）23を介して前記出力端子11に導出される。
すブロツク図であり、前述の検波装置１に対応する部分
には同一の参照符を付す。この検波装置21では、前記BP
F7からの中間周波信号IFは、排他的論理和ゲート22の
一方の入力に与えられており、この排他的論理和ゲート
22の他方の入力には、前記遅延回路９からの遅延中間周
波信号IFaが与えられる。この排他的論理和ゲート22
からの出力は、ローパスフイルタ（以下、LPFと略称す
る）23を介して前記出力端子11に導出される。
今、第８図（１）で示される伝送されるべきデータで
ある変調波によつて変調された電波を受信し、BPF7から
第８図（２）で示される中間周波信号IFが導出されて
いるとき、遅延回路９からは第８図（３）で示されるよ
うに、前記変調波の１ビツト伝送時間1/Bsecだけ遅延
された遅延中間周波信号IFaが導出される。この場
合、第６図で示されるデータフリツプフロツプ８から
は、第８図（４）で示される検波出力が導出され、これ
に対して第７図で示される排他的論理和ゲート22から
は、第８図（５）で示される出力が導出され、LPF23か
らは第８図（６）で示される検波出力が導出される。
ある変調波によつて変調された電波を受信し、BPF7から
第８図（２）で示される中間周波信号IFが導出されて
いるとき、遅延回路９からは第８図（３）で示されるよ
うに、前記変調波の１ビツト伝送時間1/Bsecだけ遅延
された遅延中間周波信号IFaが導出される。この場
合、第６図で示されるデータフリツプフロツプ８から
は、第８図（４）で示される検波出力が導出され、これ
に対して第７図で示される排他的論理和ゲート22から
は、第８図（５）で示される出力が導出され、LPF23か
らは第８図（６）で示される検波出力が導出される。
したがつてこのように中間周波信号IFと遅延中間周
波信号IFaとの間の位相のずれΔθが０であるときに
は、第８図（１）と第８図（４）および第８図（６）と
から明らかなように、データフリツプフロツプ８からの
検波出力にはデータの誤りが多いのに対して、排他的論
理和ゲート22からLPF23を介する検波出力には伝送デー
タが比較的正確に復元されている。
波信号IFaとの間の位相のずれΔθが０であるときに
は、第８図（１）と第８図（４）および第８図（６）と
から明らかなように、データフリツプフロツプ８からの
検波出力にはデータの誤りが多いのに対して、排他的論
理和ゲート22からLPF23を介する検波出力には伝送デー
タが比較的正確に復元されている。
一方、第９図（１）に示される伝送データに対して、
BPF7から第９図（２）で示される中間周波信号IFが導
出されているとき、たとえば熱などの影響によつて送信
周波数や局部発振回路５の発振周波数L0あるいはクロ
ツク発生回路10のクロツク周波数CLに変動が生じて、
遅延回路９から導出される遅延中間周波信号IFaは第
９図（３）で示されるように、第９図（２）で示される
前記BPF7の出力からπ/2だけ位相のずれΔθが生じた場
合には、データフリツプフロツプ８からは第９図（４）
で示される出力が検波出力として導出され、これに対し
て排他的論理和ゲート22からは第９図（５）で示される
出力が導出される。
BPF7から第９図（２）で示される中間周波信号IFが導
出されているとき、たとえば熱などの影響によつて送信
周波数や局部発振回路５の発振周波数L0あるいはクロ
ツク発生回路10のクロツク周波数CLに変動が生じて、
遅延回路９から導出される遅延中間周波信号IFaは第
９図（３）で示されるように、第９図（２）で示される
前記BPF7の出力からπ/2だけ位相のずれΔθが生じた場
合には、データフリツプフロツプ８からは第９図（４）
で示される出力が検波出力として導出され、これに対し
て排他的論理和ゲート22からは第９図（５）で示される
出力が導出される。
発明が解決しようとする課題 このように、第６図で示されるデータフリツプフロツ
プ８を用いた検波装置１は、BPF7からの中間周波信号
IFと、遅延回路９からの遅延中間周波信号IFaとの位
相のずれΔθがπ/2のときに最も検波精度が向上する。
そして、位相のずれΔθが小さくなるに従つて検波精度
が低下し、すなわちビツトエラーを生じる可能性が大き
くなり、位相のずれΔθが０のとき、最も検波精度が低
下する。また逆に、第７図で示される排他的論理和ゲー
ト22を用いた検波装置21は、位相のずれΔθが０のとき
に最も検波精度が向上する。そして、位相のずれΔθが
大きくなるに従つてビツトエラーを生じる可能性が増加
し、位相のずれΔθがπ/2のとき、最も検波精度が低下
する。
プ８を用いた検波装置１は、BPF7からの中間周波信号
IFと、遅延回路９からの遅延中間周波信号IFaとの位
相のずれΔθがπ/2のときに最も検波精度が向上する。
そして、位相のずれΔθが小さくなるに従つて検波精度
が低下し、すなわちビツトエラーを生じる可能性が大き
くなり、位相のずれΔθが０のとき、最も検波精度が低
下する。また逆に、第７図で示される排他的論理和ゲー
ト22を用いた検波装置21は、位相のずれΔθが０のとき
に最も検波精度が向上する。そして、位相のずれΔθが
大きくなるに従つてビツトエラーを生じる可能性が増加
し、位相のずれΔθがπ/2のとき、最も検波精度が低下
する。
以上のことから、BPF7からの中間周波信号IFと、遅
延回路９からの遅延中間周波信号IFaとの位相のずれ
Δθが、｜Δθ｜≧π/4であるときには、第６図で示さ
れるデータフリツプフロツプ８を用いる方が検波精度が
向上し、また｜Δθ｜＜π/4であるときには、排他的論
理和ゲート22を用いる方が検波精度が向上することが理
解される。
延回路９からの遅延中間周波信号IFaとの位相のずれ
Δθが、｜Δθ｜≧π/4であるときには、第６図で示さ
れるデータフリツプフロツプ８を用いる方が検波精度が
向上し、また｜Δθ｜＜π/4であるときには、排他的論
理和ゲート22を用いる方が検波精度が向上することが理
解される。
本発明の目的は、中間周波信号IFと遅延中間周波信
号IFaとの位相のずれΔθが変化した場合であつて
も、確実に変調波を検波することができるデジタル遅延
検波装置を提供することである。
号IFaとの位相のずれΔθが変化した場合であつて
も、確実に変調波を検波することができるデジタル遅延
検波装置を提供することである。
課題を解決するための手段 本発明は、中間周波信号と、該中間周波信号を伝送デ
ータの１ビツト伝送時間だけ遅延した遅延中間周波信号
とを掛算し、該掛算結果を検波出力として導出するよう
にしたデジタル遅延検波装置において、 前記掛算を行うデータフリツプフロツプと、 前記掛算を行う排他的論理和ゲートと、 前記中間周波信号と遅延中間周波信号との位相のずれ
を検出する位相誤差検出手段と、 位相誤差検出手段の出力を予め定めた基準レベルと比
較する比較手段と、 比較手段の出力に応答し、前記位相のずれが予め定め
た範囲内であるときには排他的論理和ゲートの掛算結果
を検波出力として導出し、前記予め定めた範囲外である
ときにはデータフリツプフロツプの掛算結果を検波出力
として導出する切換手段とを含むことを特徴とするデジ
タル遅延検波装置である。
ータの１ビツト伝送時間だけ遅延した遅延中間周波信号
とを掛算し、該掛算結果を検波出力として導出するよう
にしたデジタル遅延検波装置において、 前記掛算を行うデータフリツプフロツプと、 前記掛算を行う排他的論理和ゲートと、 前記中間周波信号と遅延中間周波信号との位相のずれ
を検出する位相誤差検出手段と、 位相誤差検出手段の出力を予め定めた基準レベルと比
較する比較手段と、 比較手段の出力に応答し、前記位相のずれが予め定め
た範囲内であるときには排他的論理和ゲートの掛算結果
を検波出力として導出し、前記予め定めた範囲外である
ときにはデータフリツプフロツプの掛算結果を検波出力
として導出する切換手段とを含むことを特徴とするデジ
タル遅延検波装置である。
作 用 本発明に従えば、中間周波信号と該中間周波信号を伝
送データの１ビツト伝送時間だけ遅延した遅延中間信号
とが、データフリツプフロツプと排他的論理和ゲートと
にそれぞれ与えられており、このデータフリツプフロツ
プと排他的論理和ゲートとは、前記中間波信号と遅延中
間周波信号との掛算を行い、検波出力として導出する。
送データの１ビツト伝送時間だけ遅延した遅延中間信号
とが、データフリツプフロツプと排他的論理和ゲートと
にそれぞれ与えられており、このデータフリツプフロツ
プと排他的論理和ゲートとは、前記中間波信号と遅延中
間周波信号との掛算を行い、検波出力として導出する。
一方、前記中間波信号と遅延中間周波信号との位相の
ずれは、位相誤差検出手段によつて検出されており、こ
の位相誤差検出手段の出力は比較手段によつて予め定め
た基準レベルと比較される。比較手段の出力は切換手段
に与えられており、該切換手段は比較手段の出力に応答
し、前記位相のずれが予め定めた範囲内であるときに
は、排他的論理和ゲートの掛算結果を検波出力として導
出し、また前記予め定めた範囲外であるときには、デー
タフリツプフロツプの掛算結果を検波出力として導出す
る。
ずれは、位相誤差検出手段によつて検出されており、こ
の位相誤差検出手段の出力は比較手段によつて予め定め
た基準レベルと比較される。比較手段の出力は切換手段
に与えられており、該切換手段は比較手段の出力に応答
し、前記位相のずれが予め定めた範囲内であるときに
は、排他的論理和ゲートの掛算結果を検波出力として導
出し、また前記予め定めた範囲外であるときには、デー
タフリツプフロツプの掛算結果を検波出力として導出す
る。
したがつて前記位相のずれが予め定めた、たとえばπ
/4の範囲内であるときには、排他的論理和ゲートからの
掛算結果が検波出力として導出され、また前記予め定め
たπ/4の範囲外であるときには、データフリツプフロツ
プの出力が検波出力として導出される。このように前記
位相のずれに応答して、データフリツプフロツプからの
出力と排他的論理和ゲートからの出力とが選択的に切換
えて検波出力として導出される。したがつて、送信周波
数の変動などによつて前記位相のずれが変化した場合で
あつても、確実に変調波を検波することができる。
/4の範囲内であるときには、排他的論理和ゲートからの
掛算結果が検波出力として導出され、また前記予め定め
たπ/4の範囲外であるときには、データフリツプフロツ
プの出力が検波出力として導出される。このように前記
位相のずれに応答して、データフリツプフロツプからの
出力と排他的論理和ゲートからの出力とが選択的に切換
えて検波出力として導出される。したがつて、送信周波
数の変動などによつて前記位相のずれが変化した場合で
あつても、確実に変調波を検波することができる。
実施例 第１図は、本発明の一実施例の検波装置31の電気的構
成を示すブロツク図である。アンテナ32で受信された受
信信号は、高周波増幅回路33から混合回路34に与えられ
る。この混合回路34に関連して局部発振回路35が設けら
れており、この局部発振回路35からは周波数L0を有す
る信号が混合回路34に与えられて前記受信信号と混合さ
れ、こうして混合回路34からライン36を介してBPF7へは
中間周波信号IFが導出される。
成を示すブロツク図である。アンテナ32で受信された受
信信号は、高周波増幅回路33から混合回路34に与えられ
る。この混合回路34に関連して局部発振回路35が設けら
れており、この局部発振回路35からは周波数L0を有す
る信号が混合回路34に与えられて前記受信信号と混合さ
れ、こうして混合回路34からライン36を介してBPF7へは
中間周波信号IFが導出される。
BPF7からの中間周波信号IFは、切換スイツチSW1の
共通接点a1に導出されるとともに、遅延回路39において
１ビツト伝送時間だけ遅延されて遅延中間周波信号
IFaとして切換スイツチSW2の共通接点a2に導出される。
遅延回路39はたとえばシフトレジスタによつて構成さ
れ、またこの遅延回路39にはクロツク発生回路40から周
波数CLを有する基準クロツク信号が与えられており、
この基準クロツク信号に基づいて入力された中間周波信
号IFの遅延が行われる。
共通接点a1に導出されるとともに、遅延回路39において
１ビツト伝送時間だけ遅延されて遅延中間周波信号
IFaとして切換スイツチSW2の共通接点a2に導出される。
遅延回路39はたとえばシフトレジスタによつて構成さ
れ、またこの遅延回路39にはクロツク発生回路40から周
波数CLを有する基準クロツク信号が与えられており、
この基準クロツク信号に基づいて入力された中間周波信
号IFの遅延が行われる。
切換スイツチSW1の一方の個別接点b1はデータフリツ
プフロツプ38の入力端子Ｄに接続されており、切換スイ
ツチSW2の一方の個別接点b2はこのデータフリツプフロ
ツプ38の入力端子Ｃに接続される。データフリツプフロ
ツプ38の出力は、切換スイツチSW3の一方の個別接点b3
に接続されており、この切換スイツチSW3の共通接点a3
は出力端子41に接続される。切換スイツチSW1の他方の
個別接点c1は排他的論理和ゲート42の一方の入力に接続
されており、また切換スイツチSW2の他方の個別接点c2
はこの排他的論理和ゲート42の他方の入力に接続され
る。排他的論理和ゲート42の出力は、LPF43を介して切
換スイツチSW3の他方の個別接点c3に導出される。
プフロツプ38の入力端子Ｄに接続されており、切換スイ
ツチSW2の一方の個別接点b2はこのデータフリツプフロ
ツプ38の入力端子Ｃに接続される。データフリツプフロ
ツプ38の出力は、切換スイツチSW3の一方の個別接点b3
に接続されており、この切換スイツチSW3の共通接点a3
は出力端子41に接続される。切換スイツチSW1の他方の
個別接点c1は排他的論理和ゲート42の一方の入力に接続
されており、また切換スイツチSW2の他方の個別接点c2
はこの排他的論理和ゲート42の他方の入力に接続され
る。排他的論理和ゲート42の出力は、LPF43を介して切
換スイツチSW3の他方の個別接点c3に導出される。
前記BPF37からの中間周波信号IFはまた、排他的論
理和ゲート51の一方の入力に与えられており、この排他
的論理和ゲート51の他方の入力には、BPF37からの中間
周波信号IFが、抵抗Raと、コンデンサCaとによつて構
成される積分回路52を介して入力される。
理和ゲート51の一方の入力に与えられており、この排他
的論理和ゲート51の他方の入力には、BPF37からの中間
周波信号IFが、抵抗Raと、コンデンサCaとによつて構
成される積分回路52を介して入力される。
同様に、前記遅延回路39からの遅延中間周波信号
IFaはまた、排他的論理和ゲート53の一方の入力に与え
られ、またこの排他的論理和ゲート53の他方の入力に
は、遅延回路39からの遅延中間周波信号IFaが、抵抗R
bと、コンデンサCbとによつて構成される積分回路54を
介して与えられる。
IFaはまた、排他的論理和ゲート53の一方の入力に与え
られ、またこの排他的論理和ゲート53の他方の入力に
は、遅延回路39からの遅延中間周波信号IFaが、抵抗R
bと、コンデンサCbとによつて構成される積分回路54を
介して与えられる。
排他的論理和ゲート51,53の出力は位相誤差検出器55
に与えられており、この位相誤差検出器55からは入力信
号の位相のずれΔθに対応した出力が導出され、LPF56
を介して比較器57の非反転入力端子に入力される。比較
器57の反転入力端子には、ハイレベルの電圧が可変抵抗
R1によつて分圧され、基準電圧VREFとして入力される。
この基準電圧VREFは、前記位相のずれΔθがπ/4のとき
に、LPF56から導出される電圧レベルとなるような中間
的な電圧に選ばれる。
に与えられており、この位相誤差検出器55からは入力信
号の位相のずれΔθに対応した出力が導出され、LPF56
を介して比較器57の非反転入力端子に入力される。比較
器57の反転入力端子には、ハイレベルの電圧が可変抵抗
R1によつて分圧され、基準電圧VREFとして入力される。
この基準電圧VREFは、前記位相のずれΔθがπ/4のとき
に、LPF56から導出される電圧レベルとなるような中間
的な電圧に選ばれる。
比較器57からの出力は前記各切換スイツチSW1〜SW3に
与えられており、LPF56からの位相のずれΔθを表す電
圧V1が前記基準電圧VREF以上であるときには、この比較
器57はハイレベルの出力を導出して、切換スイツチSW1
〜SW3を個別接点b1〜b3側に導通し、これによつてデー
タフリツプフロツプ38が選択される。また、電圧V1が前
記基準電圧VREF未満であるときには、比較器57はローレ
ベルの出力を導出して、切換スイツチSW1〜SW3を個別接
点c1〜c3側に導通し、これによつて排他的論理和ゲート
42が選択される。
与えられており、LPF56からの位相のずれΔθを表す電
圧V1が前記基準電圧VREF以上であるときには、この比較
器57はハイレベルの出力を導出して、切換スイツチSW1
〜SW3を個別接点b1〜b3側に導通し、これによつてデー
タフリツプフロツプ38が選択される。また、電圧V1が前
記基準電圧VREF未満であるときには、比較器57はローレ
ベルの出力を導出して、切換スイツチSW1〜SW3を個別接
点c1〜c3側に導通し、これによつて排他的論理和ゲート
42が選択される。
第２図（１）で示されるデータが送信され、これによ
つてBPF37から第２図（２）で示される中間周波信号
IFが導出され、これに対して遅延回路39から導出される
遅延中間周波信号IFaが第２図（３）で示されるよう
に、前記位相のずれΔθが＋π/2であるときには、排他
的論理和ゲート51,53からは、それぞれ第２図（４）お
よび第２図（５）で示されるように、コンデンサCa,Cb
の充電期間Δｔだけハイレベルの出力が導出される。こ
れによつて、位相誤差検出器55からLPF56を介して導出
される前記電圧V1は、位相のずれΔθが前記π/4に対応
した基準電圧VREF以上であり、したがつて比較器57はハ
イレベルの出力を導出し、切換スイツチSW1〜SW3は個別
接点b1〜b3側に導通され、第２図（６）で示されるよう
に、出力端子41にはデータフリツプフロツプ38からの出
力が検波出力として導出される。
つてBPF37から第２図（２）で示される中間周波信号
IFが導出され、これに対して遅延回路39から導出される
遅延中間周波信号IFaが第２図（３）で示されるよう
に、前記位相のずれΔθが＋π/2であるときには、排他
的論理和ゲート51,53からは、それぞれ第２図（４）お
よび第２図（５）で示されるように、コンデンサCa,Cb
の充電期間Δｔだけハイレベルの出力が導出される。こ
れによつて、位相誤差検出器55からLPF56を介して導出
される前記電圧V1は、位相のずれΔθが前記π/4に対応
した基準電圧VREF以上であり、したがつて比較器57はハ
イレベルの出力を導出し、切換スイツチSW1〜SW3は個別
接点b1〜b3側に導通され、第２図（６）で示されるよう
に、出力端子41にはデータフリツプフロツプ38からの出
力が検波出力として導出される。
同様に、伝送すべきデータが第３図（１）で示され、
第３図（２）で示されるBPF37からの中間周波信号IF
に対して、遅延回路39から導出される中間周波信号IF
が第３図（３）で示されるように、前記位相のずれΔθ
が−π/2であるときには、排他的論理和ゲート51,53は
それぞれ第３図（４）および第３図（５）で示される出
力を導出し、これによつて比較器57の出力がハイレベル
となつて、切換スイツチSW1〜SW3は個別接点b1〜b3側に
導通し、第３図（６）で示されるように出力端子41に
は、データフリツプフロツプ38からの出力が検波出力と
して導出される。
第３図（２）で示されるBPF37からの中間周波信号IF
に対して、遅延回路39から導出される中間周波信号IF
が第３図（３）で示されるように、前記位相のずれΔθ
が−π/2であるときには、排他的論理和ゲート51,53は
それぞれ第３図（４）および第３図（５）で示される出
力を導出し、これによつて比較器57の出力がハイレベル
となつて、切換スイツチSW1〜SW3は個別接点b1〜b3側に
導通し、第３図（６）で示されるように出力端子41に
は、データフリツプフロツプ38からの出力が検波出力と
して導出される。
一方、伝送すべきデータが第４図（１）で示され、ま
たBPF37からの中間周波信号IFが第４図（２）で示さ
れるとき、遅延回路39から第４図（３）で示されるよう
に、位相のずれΔθが０である遅延中間周波信号IFa
が導出されると、排他的論理和ゲート51,53からの出力
は、それぞれ第４図（４）および第４図（５）で示され
るようになり、位相誤差検出器55からLPF56を介して導
出される電圧V1は、前記基準電圧VREFより小さくなる。
これによつて比較器57はローレベルの出力を導出して、
切換スイツチSW1〜SW3を個別接点c1〜c3側に導通し、出
力端子41には第４図（６）で示される排他的論理和ゲー
ト42からの出力が検波出力として導出される。
たBPF37からの中間周波信号IFが第４図（２）で示さ
れるとき、遅延回路39から第４図（３）で示されるよう
に、位相のずれΔθが０である遅延中間周波信号IFa
が導出されると、排他的論理和ゲート51,53からの出力
は、それぞれ第４図（４）および第４図（５）で示され
るようになり、位相誤差検出器55からLPF56を介して導
出される電圧V1は、前記基準電圧VREFより小さくなる。
これによつて比較器57はローレベルの出力を導出して、
切換スイツチSW1〜SW3を個別接点c1〜c3側に導通し、出
力端子41には第４図（６）で示される排他的論理和ゲー
ト42からの出力が検波出力として導出される。
同様に、伝送すべきデータが第５図（１）で示され、
BPF37からの中間周波信号IFが第５図（２）で示さ
れ、これに対して第５図（３）で示される遅延回路39か
らの遅延中間周波信号IFaの前記位相のずれΔθが±
πであるときには、排他的論理和ゲート51,53からの出
力は、それぞれ第５図（４）および第５図（５）で示さ
れるようになり、位相誤差検出器55からLPF56を介して
導出される電圧V1は前記基準電圧VREF未満となり、これ
によつて比較器57はローレベルの出力を導出し、切換ス
イツチSW1〜SW3を個別接点c1〜c3側に切換え、排他的論
理和ゲート42からの出力が検波出力として導出される。
BPF37からの中間周波信号IFが第５図（２）で示さ
れ、これに対して第５図（３）で示される遅延回路39か
らの遅延中間周波信号IFaの前記位相のずれΔθが±
πであるときには、排他的論理和ゲート51,53からの出
力は、それぞれ第５図（４）および第５図（５）で示さ
れるようになり、位相誤差検出器55からLPF56を介して
導出される電圧V1は前記基準電圧VREF未満となり、これ
によつて比較器57はローレベルの出力を導出し、切換ス
イツチSW1〜SW3を個別接点c1〜c3側に切換え、排他的論
理和ゲート42からの出力が検波出力として導出される。
このように本実施例では、伝送されるべきデータのヘ
ツダ部分やプリアンブル部分の受信時において、BPF37
からの中間周波信号IFと、遅延回路39からの遅延中間
周波信号IFaとの位相のずれΔθが、予め定めた比較
的小さい｜π/4|の範囲内であるときには、排他的論理
和ゲート42からの出力が検波出力として導出し、また前
記位相のずれΔθが比較的大きい｜π/4|以上であると
きには、データフリツプフロツプ38からの出力を検波出
力とするよにしたので、送信周波数の変動や、局部発振
周波数L0あるいは基準クロツク周波数CLなどの変動
時においても、送信されてきたデータを正確に復元する
ことができる。
ツダ部分やプリアンブル部分の受信時において、BPF37
からの中間周波信号IFと、遅延回路39からの遅延中間
周波信号IFaとの位相のずれΔθが、予め定めた比較
的小さい｜π/4|の範囲内であるときには、排他的論理
和ゲート42からの出力が検波出力として導出し、また前
記位相のずれΔθが比較的大きい｜π/4|以上であると
きには、データフリツプフロツプ38からの出力を検波出
力とするよにしたので、送信周波数の変動や、局部発振
周波数L0あるいは基準クロツク周波数CLなどの変動
時においても、送信されてきたデータを正確に復元する
ことができる。
発明の効果 以上のように本発明によれば、中間周波信号と該中間
周波信号を伝送データの１ビツト伝送時間だけ遅延した
遅延中間信号とが、データフリツプフロツプと排他的論
理和ゲートとにそれぞれ与えられて掛算されており、中
間周波信号と遅延中間周波信号との位相のずれが予め定
めた範囲内であるときには、排他的論理和ゲートの掛算
結果を検波出力として導出し、また前記予め定めた範囲
外であるときには、データフリツプフロツプの掛算結果
を検波出力として導出するようにしたので、位相のずれ
に応答してデータフリツプフロツプからの出力と排他的
論理和ゲートからの出力とが選択的に切換えて検波出力
として導出され、したがつて送信周波数の変動などによ
つて前記位相のずれが変化した場合であつても、確実に
変調波を検波することができる。
周波信号を伝送データの１ビツト伝送時間だけ遅延した
遅延中間信号とが、データフリツプフロツプと排他的論
理和ゲートとにそれぞれ与えられて掛算されており、中
間周波信号と遅延中間周波信号との位相のずれが予め定
めた範囲内であるときには、排他的論理和ゲートの掛算
結果を検波出力として導出し、また前記予め定めた範囲
外であるときには、データフリツプフロツプの掛算結果
を検波出力として導出するようにしたので、位相のずれ
に応答してデータフリツプフロツプからの出力と排他的
論理和ゲートからの出力とが選択的に切換えて検波出力
として導出され、したがつて送信周波数の変動などによ
つて前記位相のずれが変化した場合であつても、確実に
変調波を検波することができる。
第１図は本発明の一実施例の検波装置31の電気的構成を
示すブロツク図、第２図〜第５図は検波装置31の動作を
説明するための波形図、第６図はデータフリツプフロツ
プ８を用いた従来技術の検波装置１の基本的構成を示す
ブロツク図、第７図は排他的論理和ゲート22を用いた他
の従来技術の検波装置21の基本的構成を示すブロツク
図、第８図および第９図は検波装置1,21の動作を説明す
るための波形図である。 31……検波装置、32……アンテナ、33……高周波増幅回
路、34……混合回路、35……局部発振回路、37……BP
F、38……データフリツプフロツプ、39……遅延回路、4
0……クロツク発生回路、41……出力端子、42,51,53…
…排他的論理和ゲート、43,56……LPF、52,54……積分
回路、55……位相誤差検出器、57……比較器、SW1〜SW3
……切換スイツチ
示すブロツク図、第２図〜第５図は検波装置31の動作を
説明するための波形図、第６図はデータフリツプフロツ
プ８を用いた従来技術の検波装置１の基本的構成を示す
ブロツク図、第７図は排他的論理和ゲート22を用いた他
の従来技術の検波装置21の基本的構成を示すブロツク
図、第８図および第９図は検波装置1,21の動作を説明す
るための波形図である。 31……検波装置、32……アンテナ、33……高周波増幅回
路、34……混合回路、35……局部発振回路、37……BP
F、38……データフリツプフロツプ、39……遅延回路、4
0……クロツク発生回路、41……出力端子、42,51,53…
…排他的論理和ゲート、43,56……LPF、52,54……積分
回路、55……位相誤差検出器、57……比較器、SW1〜SW3
……切換スイツチ
Claims (1)
- 【請求項１】中間周波信号と、該中間周波信号を伝送デ
ータの１ビツト伝送時間だけ遅延した遅延中間周波信号
とを掛算し、該掛算結果を検波出力として導出するよう
にしたデジタル遅延検波装置において、 前記掛算を行うデータフリツプフロツプと、 前記掛算を行う排他的論理和ゲートと、 前記中間周波信号と遅延中間周波信号との位相のずれを
検出する位相誤差検出手段と、 位相誤差検出手段の出力を予め定めた基準レベルと比較
する比較手段と、 比較手段の出力に応答し、前記位相のずれが予め定めた
範囲内であるときには排他的論理和ゲートの掛算結果を
検波出力として導出し、前記予め定めた範囲外であると
きにはデータフリツプフロツプの掛算結果を検波出力と
して導出する切換手段とを含むことを特徴とするデジタ
ル遅延検波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22915888A JP2716475B2 (ja) | 1988-09-12 | 1988-09-12 | デジタル遅延検波装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22915888A JP2716475B2 (ja) | 1988-09-12 | 1988-09-12 | デジタル遅延検波装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276348A JPH0276348A (ja) | 1990-03-15 |
| JP2716475B2 true JP2716475B2 (ja) | 1998-02-18 |
Family
ID=16887692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22915888A Expired - Lifetime JP2716475B2 (ja) | 1988-09-12 | 1988-09-12 | デジタル遅延検波装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2716475B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093646A (ja) * | 1996-09-12 | 1998-04-10 | Pacific Commun Res:Kk | ディジタル直交検波回路 |
| FR2945398B1 (fr) * | 2009-05-07 | 2011-06-10 | Commissariat Energie Atomique | Demodulateur et systeme de transmission d'informations modulees, notamment pour etiquette d'identification radiofrequence |
| JP6325942B2 (ja) * | 2014-08-07 | 2018-05-16 | 株式会社東芝 | 無線通信装置および集積回路 |
-
1988
- 1988-09-12 JP JP22915888A patent/JP2716475B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0276348A (ja) | 1990-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4989219A (en) | Midlevel carrier modulation and demodulation techniques | |
| US3993956A (en) | Digital detection system for differential phase shift keyed signals | |
| KR860001654A (ko) | 무선 수신기 | |
| US5444736A (en) | Radio communication apparatus having an automatic frequency control circuit for controlling a transmission frequency on the basis of a reception frequency | |
| JPS6347307B2 (ja) | ||
| JP2716475B2 (ja) | デジタル遅延検波装置 | |
| EP0259867B1 (en) | Demodulator for psk-modulated signals | |
| JPS6068703A (ja) | デイジタル遅延および自己相関によるｆｍ復調方法と回路 | |
| JPH05260108A (ja) | ディジタル通信における復調方式 | |
| EP0066076B1 (en) | Integrated circuit fsk modem | |
| WO1988002203A1 (en) | Midlevel carrier modulation and demodulation techniques | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| EP0029688A1 (en) | Digital data transmission systems | |
| JP2513329B2 (ja) | 周波数変調波受信装置 | |
| JP3064831B2 (ja) | シンボル識別点検出装置 | |
| JP2974708B2 (ja) | タイミング再生回路 | |
| JP2504243B2 (ja) | 復調方式 | |
| JPH0365827A (ja) | ダイバーシチ受信回路 | |
| JPH01164151A (ja) | 符号判定基準電圧生成方式 | |
| JPH05129861A (ja) | バースト信号の自動電力制御方式 | |
| JP3268320B2 (ja) | Ｓｎ比判定回路 | |
| JPH05327803A (ja) | ４相ｐｓｋ復調装置 | |
| JPH02206263A (ja) | 遅延検波回路 | |
| JP3229991B2 (ja) | Ｐｓｋ変調装置 | |
| JPH0823361A (ja) | Ｔｄｍａデータ受信装置 |