JP2504243B2 - 復調方式 - Google Patents
復調方式Info
- Publication number
- JP2504243B2 JP2504243B2 JP1328824A JP32882489A JP2504243B2 JP 2504243 B2 JP2504243 B2 JP 2504243B2 JP 1328824 A JP1328824 A JP 1328824A JP 32882489 A JP32882489 A JP 32882489A JP 2504243 B2 JP2504243 B2 JP 2504243B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- counter
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は低速度デジタル信号により位相変調された搬
送波信号を入力し、遅延検波方式により位相復調をおこ
なう方式に関する。
送波信号を入力し、遅延検波方式により位相復調をおこ
なう方式に関する。
（従来の技術） 従来、低速のデジタル・データ信号により位相変調さ
れた搬送波信号を入力し、遅延検波、又はこれと等価な
復調方式として、第２図に示す遅延検波方式又は39回ア
イイーイーイー（IEEE）ヴェヒキュラーコンファレンス
（Vehicular Conference）のプロシーディングス（Pro
ceedings）の第１巻83ページから94ページに記載されて
いる第３図に示す周波数弁別器＋積分放電方式が用いら
れてきた。
れた搬送波信号を入力し、遅延検波、又はこれと等価な
復調方式として、第２図に示す遅延検波方式又は39回ア
イイーイーイー（IEEE）ヴェヒキュラーコンファレンス
（Vehicular Conference）のプロシーディングス（Pro
ceedings）の第１巻83ページから94ページに記載されて
いる第３図に示す周波数弁別器＋積分放電方式が用いら
れてきた。
第２図に示す方式は乗算器101、105、107、112、フィ
ルタ102、108、A/D変換器103、110、ラッチ104、111、
比較演算回路106、局部発振器109により構成されてい
る。この方式では、デジタル位相変調された入力搬送波
信号を乗算器101、107、局部発振器109により直交ベー
スバンド信号に変換し、フィルタ102、108、により帯域
制限した後、各チャンネルのベースバンド信号A/D変換
器103、110、によりデジタル変換し、ラッチ104、111、
によりデータを一ボー区間だけ遅延させ、遅延した信号
と遅延しない信号を乗算器105、112、により乗じ、さら
にその出力を比較演算回路106に入力し、判定を行うこ
とにより復調出力を得ている。
ルタ102、108、A/D変換器103、110、ラッチ104、111、
比較演算回路106、局部発振器109により構成されてい
る。この方式では、デジタル位相変調された入力搬送波
信号を乗算器101、107、局部発振器109により直交ベー
スバンド信号に変換し、フィルタ102、108、により帯域
制限した後、各チャンネルのベースバンド信号A/D変換
器103、110、によりデジタル変換し、ラッチ104、111、
によりデータを一ボー区間だけ遅延させ、遅延した信号
と遅延しない信号を乗算器105、112、により乗じ、さら
にその出力を比較演算回路106に入力し、判定を行うこ
とにより復調出力を得ている。
第３図に示す方式はリミッタ201、周波数弁別器202、
積分放電器203、判定器204により構成されている。この
方式では、デジタル位相変調された入力搬送波信号をリ
ミッタ201により振幅制限し、周波数弁別器により位相
の時間変化率に変換した後、この出力を積分放電器203
により一ボー区間積分し、一ボー区間における位相変化
を検出する。この出力は複数の判定レベルを有する判定
器に入力され、データに変換される。
積分放電器203、判定器204により構成されている。この
方式では、デジタル位相変調された入力搬送波信号をリ
ミッタ201により振幅制限し、周波数弁別器により位相
の時間変化率に変換した後、この出力を積分放電器203
により一ボー区間積分し、一ボー区間における位相変化
を検出する。この出力は複数の判定レベルを有する判定
器に入力され、データに変換される。
（発明が解決しようとする課題） 従来の第２図に示す方式は回路も複雑であり部品点数
が多く、特に小型化が重要な携帯無線器などに適してい
ない、又、第２図に示す方式はアナログ的な要素が多
く、直交各チャンネル間のバランス、直交性、など多く
の調整箇所を有する。
が多く、特に小型化が重要な携帯無線器などに適してい
ない、又、第２図に示す方式はアナログ的な要素が多
く、直交各チャンネル間のバランス、直交性、など多く
の調整箇所を有する。
第３図に示す方式は一度微分した後再び積分し、位相
レベルに変換しているため、各素子の感度ばらつきを調
整する必要が有る。さらに第２図に示す方式は信号ベク
トルのゼロ点付近通過時に、位相が急激に変化するため
周波数弁別器は非常に大きな出力を発生する必要が有
る。しかし、このような信号が入力された場合、通常の
周波数弁別器は周波数弁別範囲に限界が有り、積分器出
力に誤差を生じる。この特性は信号対雑音比が低下した
とき、及び、変調信号のベクトル軌跡がゼロ付近を通過
する場合、誤り率の劣化を生じる可能性が有る。
レベルに変換しているため、各素子の感度ばらつきを調
整する必要が有る。さらに第２図に示す方式は信号ベク
トルのゼロ点付近通過時に、位相が急激に変化するため
周波数弁別器は非常に大きな出力を発生する必要が有
る。しかし、このような信号が入力された場合、通常の
周波数弁別器は周波数弁別範囲に限界が有り、積分器出
力に誤差を生じる。この特性は信号対雑音比が低下した
とき、及び、変調信号のベクトル軌跡がゼロ付近を通過
する場合、誤り率の劣化を生じる可能性が有る。
本発明はかかる点に着目し、デジタル信号により位相
変調された移動及び携帯無線受信機において小型、無調
整、集積化を図るための構成法を提供する。
変調された移動及び携帯無線受信機において小型、無調
整、集積化を図るための構成法を提供する。
（課題を解決するための手段） 本発明は、ディジタル位相変調された信号を入力し、
その振幅をリミッタにより論理レベルに変換する手段
と、入力されたボー・タイミング信号を前記論理レベル
信号によりサンプルし同期化する手段と、入力信号の搬
送波周波数と一定周波数関係にあるクロック信号をカウ
ンタにより分周する手段と、そのカウンタ出力を前記同
期化された信号によりラッチする手段と、そのラッチし
た出力をさらに一ボー区間だけ遅延する手段と、前記遅
延されたカウンタ出力と遅延しないカウンタ出力を比較
演算する手段を有し、その比較演算結果により出力デー
タを決定することを特徴とする。
その振幅をリミッタにより論理レベルに変換する手段
と、入力されたボー・タイミング信号を前記論理レベル
信号によりサンプルし同期化する手段と、入力信号の搬
送波周波数と一定周波数関係にあるクロック信号をカウ
ンタにより分周する手段と、そのカウンタ出力を前記同
期化された信号によりラッチする手段と、そのラッチし
た出力をさらに一ボー区間だけ遅延する手段と、前記遅
延されたカウンタ出力と遅延しないカウンタ出力を比較
演算する手段を有し、その比較演算結果により出力デー
タを決定することを特徴とする。
（作用） 本方式では入力信号の搬送路周波数の整数倍の基準ク
ロックをカウンタにより分周し、このカウンタの値を入
力した搬送波信号のゼロ・クロッシングによりサンプル
することにより、デジタル的に搬送波の相対位相を計測
する。この計測値を一ボーだけ遅延させ、遅延無しの計
測値と比較することにより、差動復号をおこなう。この
方式により回路のデジタル化が可能となり、装置の小
型、無調整、集積化が図れる。
ロックをカウンタにより分周し、このカウンタの値を入
力した搬送波信号のゼロ・クロッシングによりサンプル
することにより、デジタル的に搬送波の相対位相を計測
する。この計測値を一ボーだけ遅延させ、遅延無しの計
測値と比較することにより、差動復号をおこなう。この
方式により回路のデジタル化が可能となり、装置の小
型、無調整、集積化が図れる。
（実施例） つぎに本発明の実施例について、図面を参照して説明
する。第１図は本発明の一実施例を示すブロック図であ
る。実施例はリミッタ１と、同期化回路２と、発振器３
と、カウンタ４と、ラッチ５と、ディレー６と、比較演
算回路７とを用いる。
する。第１図は本発明の一実施例を示すブロック図であ
る。実施例はリミッタ１と、同期化回路２と、発振器３
と、カウンタ４と、ラッチ５と、ディレー６と、比較演
算回路７とを用いる。
受信入力搬送波信号としてπ/4シフトQPSK信号を想定
する。入力された搬送波信号はリミッタ１、を用いて、
振幅が一定化される。一方、入力されたボー・タイミン
グ信号は同期化回路２によりリミットされ、論理レベル
となった搬送波信号の立ち上りによりサンプルされる。
この結果サンプルされたボー・タイミング信号の立ち上
がりは搬送波信号のゼロ・クロッシングに一致する。発
振器３の発振周波数は入力信号の搬送波周波数整数倍に
設定されているため、カウンタ４よりカウントダウンさ
れた最終段カウンタの出力周波数は入力周波数に一致す
る。カウンタ４の出力値は同期化回路出力の立ち上りで
ラッチ５に記憶される。ラッチされた出力は、さらにデ
ィレー回路６に入力され、同期化回路の出力の立ち上が
りでディレー回路に記憶される。ラッチ出力とディレー
出力は比較演算回路７に入力され、一ボー間の位相の変
化によりデータが検出される。発振器３の周波数を搬送
波周波数に比べ十分高く取れば、必要な位相計測の分解
能を得ることが出来る。
する。入力された搬送波信号はリミッタ１、を用いて、
振幅が一定化される。一方、入力されたボー・タイミン
グ信号は同期化回路２によりリミットされ、論理レベル
となった搬送波信号の立ち上りによりサンプルされる。
この結果サンプルされたボー・タイミング信号の立ち上
がりは搬送波信号のゼロ・クロッシングに一致する。発
振器３の発振周波数は入力信号の搬送波周波数整数倍に
設定されているため、カウンタ４よりカウントダウンさ
れた最終段カウンタの出力周波数は入力周波数に一致す
る。カウンタ４の出力値は同期化回路出力の立ち上りで
ラッチ５に記憶される。ラッチされた出力は、さらにデ
ィレー回路６に入力され、同期化回路の出力の立ち上が
りでディレー回路に記憶される。ラッチ出力とディレー
出力は比較演算回路７に入力され、一ボー間の位相の変
化によりデータが検出される。発振器３の周波数を搬送
波周波数に比べ十分高く取れば、必要な位相計測の分解
能を得ることが出来る。
（発明の効果） 以上説明したように、本発明によれば、ディジタル位
相変調された信号をディジタル回路により復調出来、回
路の小型、軽量、無調整化が可能となる。このため本方
式は軽量、小型化が非常に重要となる移動携帯無線受信
器に適している。
相変調された信号をディジタル回路により復調出来、回
路の小型、軽量、無調整化が可能となる。このため本方
式は軽量、小型化が非常に重要となる移動携帯無線受信
器に適している。
第１図は本発明の一実施例を示す図、第２図、第３図は
従来の方式の一例を示す系統図である。 図において、 1,201……リミッタ、２……同期化回路、3,109……発信
器、４……カウンタ、5,104,111……ラッチ、６……デ
ィレー、7,106……比較演算回路、101,105,107,112……
乗算器、102,108……フィルタ、103,110……A/D変換
器、202……周波数弁別器、203……積分放電器、204…
…判定器。
従来の方式の一例を示す系統図である。 図において、 1,201……リミッタ、２……同期化回路、3,109……発信
器、４……カウンタ、5,104,111……ラッチ、６……デ
ィレー、7,106……比較演算回路、101,105,107,112……
乗算器、102,108……フィルタ、103,110……A/D変換
器、202……周波数弁別器、203……積分放電器、204…
…判定器。
Claims (1)
- 【請求項１】ディジタル位相変調された信号を入力し、
その振幅をリミッタにより論理レベルに変換する手段
と、入力されたボー・タイミング信号を前記論理レベル
信号によりサンプルし同期化する手段と、入力搬送波周
波数と一定周波数関係にあるクロック信号をカウンタに
より分周する手段と、そのカウンタ出力を前記同期化さ
れた信号によりラッチする手段と、そのラッチした出力
をさらに一ボー区間だけ遅延する手段と、前記遅延され
たカウンタ出力と遅延しないカウンタ出力を比較演算す
る手段を有し、その比較演算結果により出力データを決
定する復調方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1328824A JP2504243B2 (ja) | 1989-12-18 | 1989-12-18 | 復調方式 |
| US07/629,546 US5122758A (en) | 1989-12-18 | 1990-12-18 | Differential phase demodulator for psk-modulated signals |
| EP19900313815 EP0434355A3 (en) | 1989-12-18 | 1990-12-18 | Differential phase demodulator for psk-modulated signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1328824A JP2504243B2 (ja) | 1989-12-18 | 1989-12-18 | 復調方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03188737A JPH03188737A (ja) | 1991-08-16 |
| JP2504243B2 true JP2504243B2 (ja) | 1996-06-05 |
Family
ID=18214499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1328824A Expired - Fee Related JP2504243B2 (ja) | 1989-12-18 | 1989-12-18 | 復調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504243B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355092A (en) * | 1992-06-26 | 1994-10-11 | Sanyo Electric Co., Ltd. | Relatively simple QPSK demodulator, that uses substantially all digital circuitry and an internally generated symbol clock, and circuitry for use therein |
| JP3735488B2 (ja) | 1999-06-23 | 2006-01-18 | 埼玉日本電気株式会社 | デジタル携帯電話装置 |
-
1989
- 1989-12-18 JP JP1328824A patent/JP2504243B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03188737A (ja) | 1991-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| JPH0621982A (ja) | Ｇｍｓｋ信号復調方法及びその装置 | |
| US5640427A (en) | Demodulator | |
| US5313170A (en) | Differential detection demodulator | |
| JP2002504774A (ja) | 角度変調信号を直接受信するクァドラチュア・フリーｒｆ受信機 | |
| JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
| US5484987A (en) | Delayed detection type demodulator | |
| JP2504243B2 (ja) | 復調方式 | |
| US5345188A (en) | Sigma-delta digital FM demodulator | |
| EP0259867A2 (en) | Demodulator for psk-modulated signals | |
| US5574450A (en) | Synchronization adder circuit | |
| US20060046675A1 (en) | Converter circuit for a limiter receiver structure and method for converting a signal in a limiter receiver structure | |
| JPH05260108A (ja) | ディジタル通信における復調方式 | |
| JPH07235835A (ja) | 全デジタルｉｆ−ベースバンド信号変換器 | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| US4906875A (en) | Digital integtrating mixer | |
| US5974096A (en) | Digital quadrature detection circuit | |
| JP3434301B2 (ja) | タイミング抽出方法及びタイミング抽出回路 | |
| CA2204046C (en) | Differential detection demodulator and phase comparator therefor | |
| JPH02206263A (ja) | 遅延検波回路 | |
| RU2024201C1 (ru) | Способ адаптивной коррекции многопозиционных сигналов | |
| JPH0316451A (ja) | バースト検出装置 | |
| JPH07288552A (ja) | 周波数偏移キーイング信号の復調装置 | |
| JPH0648828B2 (ja) | 回線モニタ回路 | |
| JPH05175732A (ja) | 直交復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |