JP3122104B2 - 可変レート方形整合フィルタ - Google Patents
可変レート方形整合フィルタInfo
- Publication number
- JP3122104B2 JP3122104B2 JP01504985A JP50498589A JP3122104B2 JP 3122104 B2 JP3122104 B2 JP 3122104B2 JP 01504985 A JP01504985 A JP 01504985A JP 50498589 A JP50498589 A JP 50498589A JP 3122104 B2 JP3122104 B2 JP 3122104B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital
- variable rate
- input
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 背景 1.発明の分野 この発明は、可変レート（可変動作速度または周波
数）方形整合フィルタに関し、特に、サンプル間入力の
積分を正確に表わすサンプル出力を有しかつ完全整合フ
ィルタに代わる回路環境で動作可能なフィルタに関す
る。
数）方形整合フィルタに関し、特に、サンプル間入力の
積分を正確に表わすサンプル出力を有しかつ完全整合フ
ィルタに代わる回路環境で動作可能なフィルタに関す
る。
2.技術の説明 従来、周期的にキー入力されたデータの信号対雑音比
を増大させるためにいくつか異なったタイプの回路が使
用されていた。このような回路は、完全方形整合フィル
タの代替品として一般に認識されている。このような回
路の典型的な例として、データストリームを示す連続出
力を供給するために、蓄積および消去を繰返すバッファ
を必要とする積分ダンプ回路が知られている。このよう
な積分ダンプ回路は基本的にアナログ装置と認識され、
固定データレートに適応するように設計される。
を増大させるためにいくつか異なったタイプの回路が使
用されていた。このような回路は、完全方形整合フィル
タの代替品として一般に認識されている。このような回
路の典型的な例として、データストリームを示す連続出
力を供給するために、蓄積および消去を繰返すバッファ
を必要とする積分ダンプ回路が知られている。このよう
な積分ダンプ回路は基本的にアナログ装置と認識され、
固定データレートに適応するように設計される。
完全整合フィルタに代わるもう１つの例として、抵抗
器、キャパシタおよび誘導性リアクタンス素子を使用
し、かなり複雑なアナログ構成となる集中素子フィルタ
が知られている。このフィルタは積分ダンプ回路と同じ
欠点を有しているが、単一フィルタの形式で実施され
る。集中素子フィルタは積分ダンプ回路ほど正確ではな
いが、完全方形整合フィルタと認識され、基本的に周波
数がフィルタ設計により固定されるアナログ装置であ
る。
器、キャパシタおよび誘導性リアクタンス素子を使用
し、かなり複雑なアナログ構成となる集中素子フィルタ
が知られている。このフィルタは積分ダンプ回路と同じ
欠点を有しているが、単一フィルタの形式で実施され
る。集中素子フィルタは積分ダンプ回路ほど正確ではな
いが、完全方形整合フィルタと認識され、基本的に周波
数がフィルタ設計により固定されるアナログ装置であ
る。
完全整合フィルタに代わるもう１つの例として、基本
的に固定レートアナログ装置であるタップ遅延線があ
る。この装置は、タップ遅延線からの複数の遅延出力を
累積するという基本原理で動作する。これら遅延出力の
合計は整合フィルタの出力に代わるものとなる。
的に固定レートアナログ装置であるタップ遅延線があ
る。この装置は、タップ遅延線からの複数の遅延出力を
累積するという基本原理で動作する。これら遅延出力の
合計は整合フィルタの出力に代わるものとなる。
広範な周波数帯域にわたって動作し、完全方形整合フ
ィルタの出力に近い可変レートでかつ簡単な回路構成が
必要とされている。
ィルタの出力に近い可変レートでかつ簡単な回路構成が
必要とされている。
発明の概要 この発明の主な目的は、可変レート方形整合フィルタ
を提供することである。
を提供することである。
この発明のもう１つの主な目的は、完全方形整合フィ
ルタに代わる回路環境で動作可能で、新規かつほぼ完全
な整合フィルタを提供することである。
ルタに代わる回路環境で動作可能で、新規かつほぼ完全
な整合フィルタを提供することである。
この発明のもう１つの目的は、可変レートのほぼ完全
な方形整合フィルタを提供することである。
な方形整合フィルタを提供することである。
この発明の一般的な目的は、整合フィルタの従来の代
替品よりも複雑でなく、可変周波数レーロの範囲わたっ
て従来の装置よりも整合フィルタに近似したタイプのほ
ぼ完全な整合フィルタを提供することである。
替品よりも複雑でなく、可変周波数レーロの範囲わたっ
て従来の装置よりも整合フィルタに近似したタイプのほ
ぼ完全な整合フィルタを提供することである。
図面の簡単な説明 第１図は、この発明の動作モードを説明しかつこの発
明の整合フィルタと比較するためのアナログの完全方形
整合フィルタを説明するのに使用される基本素子のブロ
ック図である。
明の整合フィルタと比較するためのアナログの完全方形
整合フィルタを説明するのに使用される基本素子のブロ
ック図である。
第２図は、この発明の好ましい実施例のディジタルの
可変レート擬完全方形整合フィルタのブロック図であ
る。
可変レート擬完全方形整合フィルタのブロック図であ
る。
第３図は、第２図および第３図の回路の入力および出
力を示す波形である。
力を示す波形である。
第４図は、第２図に示される本発明の好ましい実施例
で生じる完全整合フィルタの性能からの低下または逸脱
を示す曲線である。
で生じる完全整合フィルタの性能からの低下または逸脱
を示す曲線である。
好ましい実施例の説明 完全整合フィルタのブロック図を示す第１図を参照し
て、完全な整合フィルタが存在しないことはフィルタを
設計する当業者に理解されているが、その代替品と比較
するために完全な整合フィルタの出力を数学的に決定す
ることは可能である。第１図は、完全積分器12に与えら
れるベースバンドNRZデータのようなアナログ波形入力
を受ける入力11を有する完全整合フィルタ10を示す。ラ
イン13上の完全積分器12の出力は、ライン11上の入力波
形の長い経過時間から現在までの積分である。ライン13
上の積分されたデータストリームは、加算回路14の正入
力に与えられる。ライン13上の積分されたデータストリ
ームはまた、データストリームを１シンボル時間Ts遅延
させるシンボル時間遅延回路15に与えられる。ライン16
上の遅延出力は、加算回路14の負入力に与えられ、ライ
ン17上に完全整合フィルタの出力を発生する。このライ
ン17上の出力は、シンボル間で発生するブロックパルス
ｔによって各シンボルまたはシンボル時間の終わりにサ
ンプリングされる。サンプリング回路18は、ライン11上
の整合フィルタ入力を示すライン19上の使用可能なサン
プルを発生する。ライン21上のクロックは、あるシンボ
ルの終わりとその次のシンボルの始まりとの間の時間ス
レッショルドを特定するようになっている。仮想線で示
される理想または完全方形整合フィルタ10が電子回路で
達成可能であれば、従来から用いられている積分ダンプ
回路、集中素子フィルタ、タップ遅延線のような代替回
路は全く必要ないことになる。
て、完全な整合フィルタが存在しないことはフィルタを
設計する当業者に理解されているが、その代替品と比較
するために完全な整合フィルタの出力を数学的に決定す
ることは可能である。第１図は、完全積分器12に与えら
れるベースバンドNRZデータのようなアナログ波形入力
を受ける入力11を有する完全整合フィルタ10を示す。ラ
イン13上の完全積分器12の出力は、ライン11上の入力波
形の長い経過時間から現在までの積分である。ライン13
上の積分されたデータストリームは、加算回路14の正入
力に与えられる。ライン13上の積分されたデータストリ
ームはまた、データストリームを１シンボル時間Ts遅延
させるシンボル時間遅延回路15に与えられる。ライン16
上の遅延出力は、加算回路14の負入力に与えられ、ライ
ン17上に完全整合フィルタの出力を発生する。このライ
ン17上の出力は、シンボル間で発生するブロックパルス
ｔによって各シンボルまたはシンボル時間の終わりにサ
ンプリングされる。サンプリング回路18は、ライン11上
の整合フィルタ入力を示すライン19上の使用可能なサン
プルを発生する。ライン21上のクロックは、あるシンボ
ルの終わりとその次のシンボルの始まりとの間の時間ス
レッショルドを特定するようになっている。仮想線で示
される理想または完全方形整合フィルタ10が電子回路で
達成可能であれば、従来から用いられている積分ダンプ
回路、集中素子フィルタ、タップ遅延線のような代替回
路は全く必要ないことになる。
完全な方形整合フィルタの新規な代替品を示す第２図
を参照して、可変レート擬完全方形整合フィルタ20は、
第１図で使用されたものと同じライン11のアナログ波形
入力を有する。ライン11上の位相シフトキーデータは、
時定数τを有する単極ローパスフィルタ22に与えられ
る。このようなフィルタは周知であり、受動フィルタと
して単一の抵抗器とキャパシタで実現されてもよく、能
動フィルタとして増幅器を用いてもよい。ライン23上の
ローパスフィルタ22の出力は、シンボル時間Ts間の境界
にある時間ｔで入力信号のアナログサンプルをとるサン
プリング回路24に与えられる。ライン25上のサンプリン
グ回路24のアナログ出力は、アナログ−ディジタル変換
器26に与えられ、ライン27上にディジタル出力を供給す
る。このディジタル出力はディジタル加算器28の正入力
に与えられる。ライン27上のディジタル出力はまた、バ
ッファレジスタ31を有する乗算器29に与えられる。レジ
スタ31は、ディジタル加算器28の負入力に与えられるラ
イン32上に出力を生成する。ディジタル加算器28は、バ
イナリ判定ブロック34とされている実際の装置に与えら
れるライン33上の整合フィルタ20の出力サンプルを生成
する。バイナリ判定ブロック34は、シンボル間に生じる
時間ｔでそのサンプルが「１」か「０」かを判別する。
整合フィルタ20を同期化するために、入力データストリ
ーム11はシンボルトラッキングループ35に与えられ、ラ
イン36上にシンボル時間Ts間にクロック信号ｔを生成す
る。ライン36上のクロックまたはｔ時間表示はサンプリ
ング回路24および乗算器29に与えられ、波形の方向に関
係なくシンボルTs間の境界点で瞬間的なサンプルが得ら
れる。第２図は、パルス入力に対する応答が方形（矩
形）出力である方形整合フィルタを表わす。
を参照して、可変レート擬完全方形整合フィルタ20は、
第１図で使用されたものと同じライン11のアナログ波形
入力を有する。ライン11上の位相シフトキーデータは、
時定数τを有する単極ローパスフィルタ22に与えられ
る。このようなフィルタは周知であり、受動フィルタと
して単一の抵抗器とキャパシタで実現されてもよく、能
動フィルタとして増幅器を用いてもよい。ライン23上の
ローパスフィルタ22の出力は、シンボル時間Ts間の境界
にある時間ｔで入力信号のアナログサンプルをとるサン
プリング回路24に与えられる。ライン25上のサンプリン
グ回路24のアナログ出力は、アナログ−ディジタル変換
器26に与えられ、ライン27上にディジタル出力を供給す
る。このディジタル出力はディジタル加算器28の正入力
に与えられる。ライン27上のディジタル出力はまた、バ
ッファレジスタ31を有する乗算器29に与えられる。レジ
スタ31は、ディジタル加算器28の負入力に与えられるラ
イン32上に出力を生成する。ディジタル加算器28は、バ
イナリ判定ブロック34とされている実際の装置に与えら
れるライン33上の整合フィルタ20の出力サンプルを生成
する。バイナリ判定ブロック34は、シンボル間に生じる
時間ｔでそのサンプルが「１」か「０」かを判別する。
整合フィルタ20を同期化するために、入力データストリ
ーム11はシンボルトラッキングループ35に与えられ、ラ
イン36上にシンボル時間Ts間にクロック信号ｔを生成す
る。ライン36上のクロックまたはｔ時間表示はサンプリ
ング回路24および乗算器29に与えられ、波形の方向に関
係なくシンボルTs間の境界点で瞬間的なサンプルが得ら
れる。第２図は、パルス入力に対する応答が方形（矩
形）出力である方形整合フィルタを表わす。
次に、第１図および第２図の入力および出力の波形を
示す第３図を参照して、この発明の擬完全整合フィルタ
20の動作と完全整合フィルタ10の理論上の動作とを比較
して説明する。第３図（Ａ）は、フィルタ10および20の
入力ライン11に与えられる典型的なNRZ（non return to
zero）波形を示す。第１図および第２図の回路動作を
説明するために、２進の値「０」および１」がシンボル
時間Tsの遷移点で与えられている。第３図（Ｂ）に示さ
れるライン13上の波形は、第３図（Ａ）に示されるパル
ス波形がライン11上に与えられる前にライン11上の入力
データストリームは「０」が長く続いていると仮定した
ものである。このため、時間０つまり点37で始まり、波
形の最初のシンボルまたは遷移時間Tsの間に上昇し、そ
の後反転して直線的に下降し始め、反転を生じる反転ま
たは遷移点38に至る。波形は、データストリームが再び
点39で反転するまで上昇し、点41で停止する。第３図
（Ｂ）に示される波形は加算回路14の入力としてライン
13上に生じる。ライン17上の加算回路14の出力は第３図
（Ｃ）に示されている。サンプリング点は、２進データ
「０」または「１」を付けた時間ｔ間隔でとられる。第
３図（Ｃ）に示されるアナログ波形42がシンボル間の境
界点でサンプリングされると、電圧サンプルが理想的に
中心または通常ライン43よりも上または下になり、図示
されたサンプリング点でデータの２進の大きさを特定す
る。入力データストリーム11はまた、白色ガウスノイズ
およびデータ信号とともに存在する干渉信号波形を含ん
でいる。このデータ信号は十分な電圧の大きさを有し、
対象となる点を中央のライン43を超えてシフトさせ、ビ
ットエラーを生じさせることになる。
示す第３図を参照して、この発明の擬完全整合フィルタ
20の動作と完全整合フィルタ10の理論上の動作とを比較
して説明する。第３図（Ａ）は、フィルタ10および20の
入力ライン11に与えられる典型的なNRZ（non return to
zero）波形を示す。第１図および第２図の回路動作を
説明するために、２進の値「０」および１」がシンボル
時間Tsの遷移点で与えられている。第３図（Ｂ）に示さ
れるライン13上の波形は、第３図（Ａ）に示されるパル
ス波形がライン11上に与えられる前にライン11上の入力
データストリームは「０」が長く続いていると仮定した
ものである。このため、時間０つまり点37で始まり、波
形の最初のシンボルまたは遷移時間Tsの間に上昇し、そ
の後反転して直線的に下降し始め、反転を生じる反転ま
たは遷移点38に至る。波形は、データストリームが再び
点39で反転するまで上昇し、点41で停止する。第３図
（Ｂ）に示される波形は加算回路14の入力としてライン
13上に生じる。ライン17上の加算回路14の出力は第３図
（Ｃ）に示されている。サンプリング点は、２進データ
「０」または「１」を付けた時間ｔ間隔でとられる。第
３図（Ｃ）に示されるアナログ波形42がシンボル間の境
界点でサンプリングされると、電圧サンプルが理想的に
中心または通常ライン43よりも上または下になり、図示
されたサンプリング点でデータの２進の大きさを特定す
る。入力データストリーム11はまた、白色ガウスノイズ
およびデータ信号とともに存在する干渉信号波形を含ん
でいる。このデータ信号は十分な電圧の大きさを有し、
対象となる点を中央のライン43を超えてシフトさせ、ビ
ットエラーを生じさせることになる。
第３図（Ａ）に示されるライン11上の入力アナログ波
形の結果として単極ローパスフィルタ22からの出力波形
を示す第３図（Ｄ）を参照して、曲線上の対象となる点
間の過程はもはや直線ではなく、第３図（Ｂ）に示され
た完全な直線から僅かにずれている。点44におけるフィ
ルタ22からの出力は、長い「０」の列が先行するという
過程のために、その最も低い入力点に合わされた起点45
よりも僅かに上に示されている。もしこのような「０」
の列が先行しなければ、点44は点45よりも下になるはず
である。点46は点44とほとんど同じレベルになるが、こ
の相違がこの新規な擬完全方形整合フィルタ20の動作モ
ードにその出力において影響を及ぼすことはない。
形の結果として単極ローパスフィルタ22からの出力波形
を示す第３図（Ｄ）を参照して、曲線上の対象となる点
間の過程はもはや直線ではなく、第３図（Ｂ）に示され
た完全な直線から僅かにずれている。点44におけるフィ
ルタ22からの出力は、長い「０」の列が先行するという
過程のために、その最も低い入力点に合わされた起点45
よりも僅かに上に示されている。もしこのような「０」
の列が先行しなければ、点44は点45よりも下になるはず
である。点46は点44とほとんど同じレベルになるが、こ
の相違がこの新規な擬完全方形整合フィルタ20の動作モ
ードにその出力において影響を及ぼすことはない。
第３図（Ｃ）に示されたライン17上の波形42と比較す
るためにライン33上の補正されたディジタル信号がアナ
ログ信号に変換された場合は、第３図（Ｅ）示されるよ
うに理論的な波形が出力ライン33上に生じることにな
る。ライン33上の実際の波形はディジタルであり、ブロ
ック34における判定のために変換を必要とせず、ライン
11上の入力に対するディジタルデータサンプル出力が得
られる。第３図（Ｅ）に示される加算器28からの出力ラ
イン33上の出力は第３図（Ｃ）に示される完全整合フィ
ルタの出力に非常に近似した値となり、シンボル時間Ts
の遷移点でサンプリングされる場合は、第１図に示され
る加算回路14の後にほとんど同じ波形をサンプリングす
る完全整合フィルタとほとんど同じ正確さまたはほぼ同
じ正確さでバイナリ判定を行なうことができる。このた
め、点47でとられた波形の２進値は、サンプリングされ
た点47に先行する時間Tsの間に２進の「１」を有する値
を示す。同様に、点48および49でのサンプリング時間に
先行する時間の２進値は、点48および49における波形の
ディジタル値が中央の基準値ライン51よりも下であると
みることにより、２進の「０」であると正確に判定され
る。
るためにライン33上の補正されたディジタル信号がアナ
ログ信号に変換された場合は、第３図（Ｅ）示されるよ
うに理論的な波形が出力ライン33上に生じることにな
る。ライン33上の実際の波形はディジタルであり、ブロ
ック34における判定のために変換を必要とせず、ライン
11上の入力に対するディジタルデータサンプル出力が得
られる。第３図（Ｅ）に示される加算器28からの出力ラ
イン33上の出力は第３図（Ｃ）に示される完全整合フィ
ルタの出力に非常に近似した値となり、シンボル時間Ts
の遷移点でサンプリングされる場合は、第１図に示され
る加算回路14の後にほとんど同じ波形をサンプリングす
る完全整合フィルタとほとんど同じ正確さまたはほぼ同
じ正確さでバイナリ判定を行なうことができる。このた
め、点47でとられた波形の２進値は、サンプリングされ
た点47に先行する時間Tsの間に２進の「１」を有する値
を示す。同様に、点48および49でのサンプリング時間に
先行する時間の２進値は、点48および49における波形の
ディジタル値が中央の基準値ライン51よりも下であると
みることにより、２進の「０」であると正確に判定され
る。
第３図（Ｆ）は、第３図（Ａ）〜（Ｅ）に示される波
形上の境界点を分離するシンボル時間Tsの時分割を示
す。時分割Tsよりも下に示されるディジタル出力または
ディジタル値は、ブロック34によって判定される２進の
「１」または「０」であり、第２図の出力ライン19上に
使用可能なデータを供給する。
形上の境界点を分離するシンボル時間Tsの時分割を示
す。時分割Tsよりも下に示されるディジタル出力または
ディジタル値は、ブロック34によって判定される２進の
「１」または「０」であり、第２図の出力ライン19上に
使用可能なデータを供給する。
完全整合フィルタ10および擬完全方形整合フィルタ20
の入力および出力に生じる波形を説明したところから明
らかなように、第１図の理論上の実施例とほぼ同じ正確
さで第２図の実施例でもバイナリ判定が行なわれる。フ
ィルタ10の完全積分器12は理論的に無限大の時定数を有
しているので、実時定数τを有する単極ローパスフィル
タ22を用いると低下が生じる。この発明の好ましい実施
例では、単極ローパスフィルタ22の時定数τは好ましく
はシンボル期間Tsの２倍から10倍の時定数を有し、後述
する近似値を得るようにされる。
の入力および出力に生じる波形を説明したところから明
らかなように、第１図の理論上の実施例とほぼ同じ正確
さで第２図の実施例でもバイナリ判定が行なわれる。フ
ィルタ10の完全積分器12は理論的に無限大の時定数を有
しているので、実時定数τを有する単極ローパスフィル
タ22を用いると低下が生じる。この発明の好ましい実施
例では、単極ローパスフィルタ22の時定数τは好ましく
はシンボル期間Tsの２倍から10倍の時定数を有し、後述
する近似値を得るようにされる。
フィルタ22からの信号出力の低下を考慮するために乗
算器29で用いられるｋ値は、後述する波形から正確に決
定することができる。フィルタ22の時定数τをシンボル
時間Tsで割った比τ/Tsに対する低下をデシベルで示す
第４図を参照して、好ましくは、比τ/Tsは３よりも大
きく、しかも第４図に示される好ましい比の範囲に設定
される。曲線54はexp（−Ts/τ）に等しいｋの最良の値
が乗算器29で用いられた場合を示し、ファクタｋが曲線
55に示されるように0.75の固定値にされる場合よりも低
いτ/Tsの比のところでその低下はデシベルで急速に落
ちている。いずれの場合でもτ/Tsの設計比が３よりも
大きければ、低下波形54および55は0.2デシベルよりも
十分下になる。しかしながら、波形55のデシベルでの低
下は６〜７の比のあたりで0.2デシベルよりも上に上昇
し始める。したがって、理想整合フィルタに極めて近い
性能を得るためには３〜５の比を用いるのが最良であ
る。
算器29で用いられるｋ値は、後述する波形から正確に決
定することができる。フィルタ22の時定数τをシンボル
時間Tsで割った比τ/Tsに対する低下をデシベルで示す
第４図を参照して、好ましくは、比τ/Tsは３よりも大
きく、しかも第４図に示される好ましい比の範囲に設定
される。曲線54はexp（−Ts/τ）に等しいｋの最良の値
が乗算器29で用いられた場合を示し、ファクタｋが曲線
55に示されるように0.75の固定値にされる場合よりも低
いτ/Tsの比のところでその低下はデシベルで急速に落
ちている。いずれの場合でもτ/Tsの設計比が３よりも
大きければ、低下波形54および55は0.2デシベルよりも
十分下になる。しかしながら、波形55のデシベルでの低
下は６〜７の比のあたりで0.2デシベルよりも上に上昇
し始める。したがって、理想整合フィルタに極めて近い
性能を得るためには３〜５の比を用いるのが最良であ
る。
この発明の好ましい実施例を説明したところから明か
らなように、ディジタルフィルタ20は理想または完全整
合フィルタと非常に近似して動作するだけでなく、入力
データの入力周波数の広い範囲にわたってこの性能の範
囲を維持することができる。このフィルタ20は、入力デ
ータレートが入力ライン11上で変化するときは必ずクロ
ックレートｔを変化させるセルフクロッキングまたはシ
ンボルトラッキングループ35を有している。第４図に示
された擬完全性能および僅かな低下を維持するために必
要な他のファクタは、乗算器29におけるｔファクタが本
発明による擬完全方形整合フィルタを最良の状態におく
ようにτ/Tsの比を好ましい範囲に維持することであ
る。
らなように、ディジタルフィルタ20は理想または完全整
合フィルタと非常に近似して動作するだけでなく、入力
データの入力周波数の広い範囲にわたってこの性能の範
囲を維持することができる。このフィルタ20は、入力デ
ータレートが入力ライン11上で変化するときは必ずクロ
ックレートｔを変化させるセルフクロッキングまたはシ
ンボルトラッキングループ35を有している。第４図に示
された擬完全性能および僅かな低下を維持するために必
要な他のファクタは、乗算器29におけるｔファクタが本
発明による擬完全方形整合フィルタを最良の状態におく
ようにτ/Tsの比を好ましい範囲に維持することであ
る。
これと反対に、集中素子フィルタ、タップ遅延線のよ
うな整合フィルタに近似するように用いられた従来の装
置はすべて極めて狭い周波数領域に設計され、可変レー
トフィルタではないと考えられる。
うな整合フィルタに近似するように用いられた従来の装
置はすべて極めて狭い周波数領域に設計され、可変レー
トフィルタではないと考えられる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キングストン，サミュエル・チャールズ アメリカ合衆国、84103 ユタ州、ソル ト・レイク・シティ ウェスト、87、ノ ース、300、アパートメント・306 (56)参考文献 米国特許4477914（ＵＳ，Ａ)
Claims (9)
- 【請求項１】入力シンボルデータストリームに結合さ
れ、時定数τを有するローパスフィルタと、 前記ローパスフィルタの出力に結合され、各シンボル時
間Tsの終わりに前記シンボルデータストリームのサンプ
ルを供給するサンプリング手段と、 前記サンプリング手段の出力に結合され、ディジタルデ
ータサンプル出力信号を供給するアナログ−ディジタル
変換手段と、 前記アナログ−ディジタル変換手段の出力に結合され、
前記アナログ−ディジタル変換手段の出力にファクタｋ
＝exp（−Ts/τ）を乗算するディジタル乗算手段と、 前記ディジタル乗算手段の出力を前記アナログ−ディジ
タル変換手段の出力に同期させる手段と、 前記アナログ−ディジタル変換手段の出力に結合された
正入力および前記ディジタル乗算手段の出力に結合され
た負入力を有し、ディジタルサンプルを供給するディジ
タル加算手段と、 前記入力シンボルデータストリームに結合され、前記サ
ンプリング手段および前記ディジタル乗算手段に出力ク
ロック信号を供給して擬完全方形整合フィルタを可変入
力データレートに調整するクロック手段とを含む、可変
レート擬完全整合フィルタ。 - 【請求項２】前記ローパスフィルタは単極ローパスフィ
ルタを含む、請求項１に記載の可変レートフィルタ。 - 【請求項３】前記入力シンボルデータストリームはベー
スバンドデータを含む、請求項１に記載の可変レートフ
ィルタ。 - 【請求項４】前記クロック手段はシンボルトラッキング
ループを含む、請求項１に記載の可変レートフィルタ。 - 【請求項５】前記ファクタｋは固定されている、請求項
１に記載の可変レートフィルタ。 - 【請求項６】前記ファクタｋは0.75である、請求項５に
記載の可変レートフィルタ。 - 【請求項７】τ/Tsは２より大きい、請求項１に記載の
可変レートフィルタ。 - 【請求項８】τ/Tsは２と10との間である、請求項７に
記載の可変レートフィルタ。 - 【請求項９】前記ディジタル加算手段の出力に結合さ
れ、前記ディジタルサンプルを前記入力シンボルデータ
ストリームを示すディジタルデータに変換するバイナリ
判定手段をさらに含む、請求項２に記載の可変レートフ
ィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US177,284 | 1988-04-04 | ||
| US07/177,284 US4808939A (en) | 1988-04-04 | 1988-04-04 | Variable rate rectangular matched filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02503982A JPH02503982A (ja) | 1990-11-15 |
| JP3122104B2 true JP3122104B2 (ja) | 2001-01-09 |
Family
ID=22647985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01504985A Expired - Fee Related JP3122104B2 (ja) | 1988-04-04 | 1989-03-23 | 可変レート方形整合フィルタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4808939A (ja) |
| EP (1) | EP0374214B1 (ja) |
| JP (1) | JP3122104B2 (ja) |
| KR (1) | KR970008795B1 (ja) |
| DE (1) | DE68912544T2 (ja) |
| WO (1) | WO1989010027A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8324407B2 (en) | 2009-01-30 | 2012-12-04 | Mitsubishi Gas Chemical Company, Inc. | Alcohol compound having dioxane structure and process for producing same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4808939A (en) * | 1988-04-04 | 1989-02-28 | Unisys Corporation | Variable rate rectangular matched filter |
| US5220583A (en) * | 1988-10-03 | 1993-06-15 | Motorola, Inc. | Digital fm demodulator with a reduced sampling rate |
| WO1991015055A1 (en) * | 1990-03-28 | 1991-10-03 | Varian Associates, Inc. | Microwave field effect device |
| US5062071A (en) * | 1990-07-26 | 1991-10-29 | Unisys Corp. | Programmable gain accumulator |
| US5101370A (en) * | 1990-07-26 | 1992-03-31 | Unisys Corporation | Programmable digital accumulate and scale circuit |
| JP2837982B2 (ja) * | 1991-12-27 | 1998-12-16 | 三菱電機株式会社 | 遅延検波復調装置 |
| US5699386A (en) * | 1994-04-19 | 1997-12-16 | Gec Plessey Semiconductors, Inc. | System and method for data signal communication using a high-pass function before a low-pass function with quantized feedback technique |
| EP0782258A3 (en) * | 1995-12-26 | 1998-06-03 | Yozan Inc. | Matched filter |
| US6738436B1 (en) * | 2000-07-19 | 2004-05-18 | The Boeing Company | Fixed and variable data-rate, matched-filter receiver |
| US6880114B2 (en) * | 2002-01-31 | 2005-04-12 | The Boeing Company | Built-in test signal attenuation circuit |
| US7822157B2 (en) * | 2002-12-31 | 2010-10-26 | L-3 Communications, Corp. | Acquisition and tracking of burst code signals |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781688A (en) * | 1972-04-11 | 1973-12-25 | Itek Corp | Circuit for improving rf pulse reception frequency resolution without rise-time degradation |
| GB2094592B (en) * | 1981-02-10 | 1985-01-09 | Standard Telephones Cables Ltd | Adaptive equaliser |
| AU591181B2 (en) * | 1985-09-03 | 1989-11-30 | Motorola, Inc. | Digital radio frequency receiver |
| US4733403A (en) * | 1986-05-12 | 1988-03-22 | Motorola, Inc. | Digital zero IF selectivity section |
| US4808939A (en) * | 1988-04-04 | 1989-02-28 | Unisys Corporation | Variable rate rectangular matched filter |
-
1988
- 1988-04-04 US US07/177,284 patent/US4808939A/en not_active Expired - Lifetime
-
1989
- 1989-03-23 JP JP01504985A patent/JP3122104B2/ja not_active Expired - Fee Related
- 1989-03-23 WO PCT/US1989/001176 patent/WO1989010027A1/en active IP Right Grant
- 1989-03-23 EP EP89905311A patent/EP0374214B1/en not_active Expired - Lifetime
- 1989-03-23 DE DE68912544T patent/DE68912544T2/de not_active Expired - Lifetime
- 1989-12-06 KR KR89702287A patent/KR970008795B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8324407B2 (en) | 2009-01-30 | 2012-12-04 | Mitsubishi Gas Chemical Company, Inc. | Alcohol compound having dioxane structure and process for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0374214A1 (en) | 1990-06-27 |
| EP0374214B1 (en) | 1994-01-19 |
| JPH02503982A (ja) | 1990-11-15 |
| KR970008795B1 (en) | 1997-05-29 |
| US4808939A (en) | 1989-02-28 |
| WO1989010027A1 (en) | 1989-10-19 |
| DE68912544D1 (de) | 1994-03-03 |
| KR900701094A (ko) | 1990-08-17 |
| DE68912544T2 (de) | 1994-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6591283B1 (en) | Efficient interpolator for high speed timing recovery | |
| JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
| US4368434A (en) | Programmable digital detector for the demodulation of angle modulated electrical signals | |
| US6985543B1 (en) | Digital servo channel for recording apparatus | |
| US6606358B1 (en) | Digital servo channel for recording apparatus | |
| US5315284A (en) | Asynchronous digital threshold detector for a digital data storage channel | |
| US7028070B2 (en) | High speed filter | |
| JPH0526378B2 (ja) | ||
| EP0338659B1 (en) | Frequency counter | |
| JP2002504774A (ja) | 角度変調信号を直接受信するクァドラチュア・フリーｒｆ受信機 | |
| CN100421355C (zh) | 用于校正由跳变密度变化引起的增益误差的系统和方法 | |
| US6310925B1 (en) | Phase angle detector and frequency discriminator employing the same | |
| JPH0427723B2 (ja) | ||
| US5483555A (en) | Phase adjusting circuit for a demodulator | |
| US5345188A (en) | Sigma-delta digital FM demodulator | |
| US5206601A (en) | Order statistic signal processor for estimating values of signal parameters and demodulating amplitude-, phase-, and frequency-modulated signals | |
| JPS6340367B2 (ja) | ||
| US5101370A (en) | Programmable digital accumulate and scale circuit | |
| JP2504243B2 (ja) | 復調方式 | |
| JP2002271431A (ja) | 低域通過フィルタ | |
| JP2002111499A (ja) | デジタル／アナログ変換装置及び数値制御発振装置 | |
| JP3390359B2 (ja) | 広帯域高調波除去フィルタ | |
| JPH0625788B2 (ja) | 信号検出装置 | |
| JPH0740698B2 (ja) | 位相比較型軟判定回路 | |
| McNeal | A comparison of two types of zero-crossing FM demodulators for wireless receivers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |