CN100421355C - 用于校正由跳变密度变化引起的增益误差的系统和方法 - Google Patents

用于校正由跳变密度变化引起的增益误差的系统和方法 Download PDF

Info

Publication number
CN100421355C
CN100421355C CNB2003101017482A CN200310101748A CN100421355C CN 100421355 C CN100421355 C CN 100421355C CN B2003101017482 A CNB2003101017482 A CN B2003101017482A CN 200310101748 A CN200310101748 A CN 200310101748A CN 100421355 C CN100421355 C CN 100421355C
Authority
CN
China
Prior art keywords
signal
phase error
low pass
filter
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101017482A
Other languages
English (en)
Other versions
CN1510838A (zh
Inventor
理查德·K·卡尔奎斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1510838A publication Critical patent/CN1510838A/zh
Application granted granted Critical
Publication of CN100421355C publication Critical patent/CN100421355C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

在一个实施例中，本发明涉及用于处理数据流的系统。该系统包括：压控振荡器(VCO)，响应于调谐信号产生VCO信号；相位检测器，产生一个误差信号，该误差信号表示数据信号与VCO信号间的相位差；第一滤波器，对表示数据跳变发生的参考信号进行滤波；第二滤波器，对误差信号进行滤波，其中，第一滤波器和第二滤波器是这样的低通滤波器：其具有的带宽约等于单位间隔与最大游程长度之积的倒数的一半；和除法器电路，将滤波后的误差信号除以滤波后的参考信号。

Description

用于校正由跳变密度变化引起的增益误差的系统和方法
技术领域
本发明涉及对包括嵌入时钟的数据流进行处理，更具体地说，本发明涉及对这样的锁相环(Phase Locked Loop，PLL)进行操作：该PLL响应码元跳变密度的变化，表现出可预测的相位解调敏感性。
背景技术
非归零(Non-return-to-zero，NRZ)信号方法指的是这样的二进制编码方案：在该方案中，在编码位之间不返回到参考电压。相反地，该信号方法对于连续的“1”保持在“高”电压，而对于连续的“0”保持在“低”电压。在利用NRZ信号方法的数据传输系统中，基于数据跳变的时刻恢复时钟是必要的。一般地说，利用锁相环(PLL)来恢复与数据流相关的时钟。通过将NRZ数据流中数据跳变的时刻与PLL的压控振荡器(Voltage Controlled Oscillator，VCO)的相位相比较，可以确定VCO的相位误差。据此调整VCO信号，从而将VCO锁定到数据的嵌入时钟上。具体地说，通过PLL设计，利用闭环反馈，可以将相位误差“伺服”(servo)到0。
图1描述了根据现有技术的时钟恢复回路100。时钟恢复回路100包括连续相位检测器104、VCO 105和回路滤波器106。连续相位检测器104接收要测量的数据101。VCO 105产生由调谐电压107控制的VCO信号(该信号提供为恢复后的时钟102)。当数据跳变发生时，连续相位检测器104将数据传输的定时与VCO信号的相位相比较。连续相位检测器104称为“连续的”，是因为它产生相位误差103，该相位误差与数据跳变的定时和VCO信号相位间的差成比例(与只表示“早或晚”但不表示多少的量化或二进制输出相反)。回路滤波器106对相位误差103进行滤波来产生调谐电压107，以提供闭环反馈。
但是，对于随机数据，从“0”到“1”或者相反的跳变是随机事件。这样，跳变是否会发生以及何时会发生具有一定的不确定性。例如，如果数据是“01010100000000001”，对于前6位，在每个机会都会有跳变，因为没有两个连续位是相同的。但是，接下来的连续10位都是“0”。“游程长度”(run length)指的是在没有跳变的情况下出现的连续位或码元的数量。相应地，示例数据流具有10个“0”的游程长度。在码元或位的游程长度持续期间，没有从“0”到“1”的跳变发生。由于在该段时间内没有跳变，所以没有来自数据的可用于校正VCO的任何相位误差的相位信息。另外，数据可能以“游程长度有限”的方式传送(例如对于抖动(jitter)测量)。具体地说，应用数据模式可以允许的游程长度必须小于某个预定的数字。在测量数据的抖动时，应用于该数据的典型游程长度极限是31位。
一般地说，相位检测器通过这样的方式工作：仅当有跳变时，才输出相位信息。当数据中没有跳变时(至少两个相同的连续码元)，已知相位检测器输出0(即意味着没有检测到相位误差)。这个特性具有制造相位检测器增益(例如弧度/电压)的作用，该增益是数据模式的跳变密度的函数。这样，在示例数据流的“010101”部分，相位检测器增益高；而在示例数据流的“00000000001”部分，相位检测器增益低。
不可预测的相位检测器增益至少具有两个重大的有害影响。第一，PLL带宽变得不可预测，因为PLL带宽与相位检测器增益直接成比例。这降低了回路性能(例如跟踪误差)，使回路更难设计。第二，在抖动测量中，校准因子与相位检测器增益直接成比例。这样，当正在测量的数据不具有可预测的跳变密度时，抖动测量的精度值得怀疑。但是，在抖动测量中，一般优选利用跳变密度具有显著差别的各种数据模式。
发明内容
在根据本发明的实施例中，改造了PLL，使得PLL产生的相位误差结果不受提供给PLL的数据流的跳变密度影响。具体地说，数据流可以看成是根据随机序列从一个状态跳变到另一个状态的码元或位的流。以离散时间间隔(“单位间隔”)传送数据流的码元或位。另外，根据游程长度极限来传送数据流，该游程长度极限对在没有跳变到另一码元或位的情况下出现的连续码元或位的数量设置了上限。可以通过利用第一滤波器，对来自PLL的连续相位检测器的相位误差进行滤波的方式来改造PLL。可以用第二滤波器对表示数据跳变是否刚刚发生的参考信号进行滤波。第一和第二滤波器可以优选实现为这样的低通滤波器：其具有的带宽等于单位间隔与最大游程长度之积的倒数的一半。可以将第一和第二低通滤波器的输出提供给除法器电路，以产生表示不受数据跳变密度影响的相位误差的信号。
上文相当宽泛地概述了本发明的特征和技术优点，以便更好地理解下文对本发明的详细描述。本领域的技术人员应该意识到，所公开的概念和具体实施例可以容易地用作修改或设计用于实现本发明相同目的的其它结构的基础。本领域的技术人员还应该意识到，如本发明权利要求所阐明的那样，这样的等同结构并不脱离本发明的精神和范围。当把以下描述和附图联系起来进行考虑时，会更好地理解在其结构和操作方法方面被认为是本发明所特有的新特征，以及更多的目标和优点。但是，要清楚地理解，每张附图都仅为图示和描述的目的而提供，并非要设置对本发明的限制。
附图说明
为了更完整地理解本发明，现在结合附图参考下面的描述，其中：
图1描述了根据现有技术的时钟恢复电路；
图2描述了根据本发明实施例的时钟恢复电路；
图3描述了根据本发明实施例的另一个时钟恢复电路；
图4描述了根据本发明实施例的另一个时钟恢复电路。
具体实施方式
在更详细地讨论根据本发明的实施例之前，为了读者的方便，提供了对奈奎斯特采样定理的讨论。奈奎斯特采样定理涉及这样的问题：仅利用以均一的时间间隔采集的波形电压的离散样本来重构连续模拟波形。在奈奎斯特采样定理中，假设连续模拟波形带宽受限，意味着在波形中不包含超过上边界频率(该上边界频率定义了奈奎斯特带宽)的频率。利用这个假设，奈奎斯特能够证明，当且仅当采样速率至少为奈奎斯特带宽的两倍时，可以从这些样本完好地重构连续模拟波形。这个采样速率称为奈奎斯特速率。在实践中，称为“混叠(aliasing)”的现象要求采样速率略高于奈奎斯特的理论最小速率。
一个熟悉的例子是数字音频光盘(光盘简称CD)格式。一般用低通滤波器对模拟音频进行滤波，使得模拟音频不含有大于20kHz的频率分量。然后以每秒44,100个样本的速率对模拟音频进行采样。这个采样速率略(～10％)高于40,000样本/秒的奈奎斯特速率。
如上文所述，奈奎斯特采样定理假设了均一的采样速率。根据本发明的实施例将奈奎斯特采样定理扩展到非均一采样的情况。为了进一步讨论的方便，应使用术语“伪速率”(pseudo-rate)来指代具有可变速率的采样集中的最小采样速率(如连续样本间的最大时间所定义的)。有人提出了如果伪速率至少和奈奎斯特速率一样高(奈奎斯特速率是连续模拟波形最高频率分量的两倍)，就可以从以变化的速率所采集的样本进行连续模拟波形的完好重构。在某种意义上，在满足这个标准的可变采样应用中，具有可用来方便连续模拟波形恢复的“过剩”样本(例如以高于奈奎斯特速率的速率采集的样本)。这些过剩样本可以平均掉采样功能产生的任何非系统误差。
可以用具体的例子说明伪速率的概念。假设利用游程长度极限为32(为数学上简单而选择)的数据模式，对数据速率为40吉比特/秒(40Gb/s)的数据传输系统的抖动进行测试。每一位占据25ps，称为“单位间隔(Unit Interval，UI)”。由于每32个码元必须发生至少一次数据跳变，所以来自相位检测器的相位误差信号的样本之间的最大时间为32×25ps，或800ps。800ps的时间间隔对应于1.25吉样本/秒的伪速率(1.25吉样本/秒是800×10-12秒的倒数)。这样，根据奈奎斯特采样定理的本扩展，该伪速率支持625MHz的带宽。伪速率所支持的带宽称为伪奈奎斯特带宽。
图2描述了根据本发明实施例，根据伪奈奎斯特带宽而改造的系统200。系统200包括传统的时钟恢复回路210。传统的时钟恢复回路210几乎与传统的时钟恢复回路100相同，除了修改了连续相位检测器211之外。连续相位检测器211包括第一端口以输出相位误差103；另外还包括第二端口以输出表示数据跳变的参考信号201。在根据本发明的实施例中，每次在第二端口上发生数据跳变时，连续相位检测器211就产生持续时间为一个UI的脉冲。如图2所示，在数据跳变期间产生脉冲的功能用连续相位检测器211整体地实现。但是，如果需要，这个功能也可以用分离的电路元件实现。
将参考信号201提供给滤波器202。滤波器202对参考信号201进行滤波以产生信号204，信号204和与数据101相关的跳变密度近似成比例。可以将滤波器202实现为对相位检测器211产生的脉冲进行积分的低通滤波器。在根据本发明的实施例中，可以将滤波器202实现为具有等于(考虑混叠作用)伪奈奎斯特带宽的截止频率的低通滤波器。如上文所述，伪奈奎斯特带宽是用样本间的最大时间定义的，而该最大时间又可以用与数据101相关的游程长度极限来定义。另外，在根据本发明的实施例中，滤波器202可以优选实现为具有良好的时域特性(即低的下冲/过冲)。合适的滤波器包括贝塞尔滤波器和高斯滤波器。类似地，将来自连续相位检测器211的相位误差103提供给滤波器203。滤波器203对相位误差信号103进行滤波以产生信号205。滤波器203可以用和滤波器202相同的方式实现。
将滤波器202和203的输出(信号204和信号205)提供给除法器206(该除法器可以是模拟或数字电路元件)。除法器206将滤波后的相位误差信号(信号205)除以滤波后的参考信号204以产生校正后的相位误差207。这种构造所具有的优势在于利用PLL作为相位解调器以恢复和测量抖动。校正后的相位误差207具有不受数据跳变密度或游程长度影响的抖动敏感性。相反，原始的相位误差103具有与跳变密度直接成比例的敏感性。
虽然将系统200描述成产生VCO信号，但是本发明并非如此被局限。根据本发明的实施例可以在这样的系统中实现，在该系统中，VCO信号可以独立地获得，并且在开环中使用具有增益校正的相位检测器。
另外，为了读者的方便，提供了系统200的数学分析。令Dma(t)(对应于信号204)定义为这样的移动平均值：该移动平均值由在等于伪奈奎斯特周期(伪奈奎斯特速率的倒数)的时间长度内发生的跳变次数所组成。那么，根据伪奈奎斯特周期的定义，得出Dma(t)具有的最小值为1，并且最大值等于游程长度极限。令Φma(t)表示相位误差的类似的移动平均值，其中，所述的两个移动平均值跨越相同的时间间隔。那么，Φma(t)Dma(t)给出了滤波后的相位误差(相位误差205)。这样，将Φma(t)Dma(t)除以Dma(t)给出希望的结果Φma(t)(即不受跳变密度影响的相位误差)。系统200并不是严格地利用移动平均值来工作，因为一般可能利用贝塞尔或高斯滤波器来进行滤波。但是，操作原理仍然相同。另外注意，根据本发明的实施例可以优选地将滤波器202和203实现为3阶贝塞尔滤波器，因为产生的冲激响应在感兴趣的时间内是正的。这是有利的，因为其它滤波器形态一般具有带有相当大的负区域的冲激响应，由此得出输出必须接近并穿过0。如果除法器206的除数等于或趋近于0，它就不会正常工作，因为所要求的输出电压会超过除法器206的动态范围。
应该意识到，高速除法器(如模拟除法器)的实现可能是有挑战性的，特别是为特定应用而增加了除法器的动态范围的时候。如果利用了理想的移动平均值，动态范围就会等于游程长度极限。利用贝塞尔滤波器的实现所表现出的动态范围稍小于理想移动平均值的动态范围，尽管动态范围仍然相对很大。如果减小了动态范围，与除法器的实现相关的困难就可以减轻。图3描述了根据本发明实施例的减小动态范围的系统300。
图3的系统300与系统200类似，除了系统300包括自动增益控制(Automatic Gain Control，AGC)模块305。AGC模块305放置于提供参考信号201和相位误差信号103的滤波器202和203之后。匹配的乘法器301和302插入于滤波器202和203之后、除法器206之前。乘法器301的第一输入是来自滤波器202的滤波后的参考信号，而乘法器302的第一输入是来自滤波器203的滤波后的相位误差信号。每个乘法器的第二输入由利用乘法器302的输出(做乘法后的滤波后的相位误差信号)作为误差信号的伺服回路来驱动。可以优选将做乘法后的滤波后的相位误差信号提供给伺服放大器303和取幂器304。通过包括取幂电路元件304，可以将伺服回路线性化，从而使回路增益不受输入信号电平的影响。虽然取幂器304作为单独的元件示出，但是在实践中，取幂器304可以与乘法器301和302中的每一个相结合。常用的两象限乘法器电路由电流镜偏置的差分对组成。加入取幂功能涉及用单一晶体管代替电流镜，从而导致复杂性的降低。
初一看，好像图3所示的修改仅仅将实现除法器的困难换成了同等困难的实现乘法器的任务。但是，实际上的确降低了困难。总的动态范围可以在AGC模块305和除法器206间分割。相应地，不要求这些元件中的任何一个来处理整个动态范围。另外，乘法器301和302的实现不需要使乘法器301和302特别精确。伺服回路误差是共模的，因此不影响做乘法后的信号的比值。具体地说，如果乘法器301和302是匹配的，那么在除法器206操作之后，任何乘法误差都消失了。另外，通过将乘法器301和302一起单片集成在单个集成电路上以获得二者间的匹配是比较直接的方法。
图3还描述了连接起来以向系统300的PLL提供反馈的乘法器302的输出。这稳定了PLL的回路增益和回路带宽(否则，与数据101相关的跳变密度会影响该回路增益和回路带宽)。在本发明的另一个实施例中，如图4的系统400所示，可以通过将校正后的相位误差信号207提供给回路滤波器106来实现回路增益和回路带宽的进一步的稳定化。
虽然已经对本发明及其优点进行了详细的描述，但是应该理解到，在不脱离由本发明各方面所限定的本发明的精神和范围的前提下，可以对其进行各种修改、替代和变换。此外，并不是要将本申请的范围限制在说明书中所描述的过程、机器、产品、物质成分、手段、方法和步骤。像本领域的一般技术人员会从本发明的公开中容易地意识到的那样，根据本发明，可以对与其中所描述的相应实施例执行基本相同的功能或者实现基本相同的结果的、当前存在或后来要发展出来的过程、机器、产品、物质成分、手段、方法或步骤进行利用。相应地，本发明各权利要求要将这样的过程、机器、产品、物质成分、手段、方法或步骤包括在其范围当中。

Claims (19)

1. 一种用于校正由跳变密度变化引起的增益误差的系统，包括：
第一低通滤波器(202)，对表示数据跳变发生的参考信号(201)进行滤波；
第二低通滤波器(203)，对相位误差信号(103)进行滤波，该相位误差信号(103)表示所述数据信号与来自压控振荡器的压控振荡器信号间的相位差；和
除法器电路(206)，将所述滤波后的相位误差信号(205)除以所述滤波后的参考信号(204)，
其中，参考信号(201)被提供给所述第一低通滤波器(202)，
来自连续相位检测器(211)的所述相位误差信号(103)被提供给所述第二低通滤波器(203)，
所述滤波后的参考信号(204)和所述滤波后的相位误差信号(205)被提供给所述除法器电路(206)，所述除法器电路(206)产生校正后的相位误差信号(207)，其中所述校正后的相位误差信号(207)具有不受数据跳动密度或游程长度影响的抖动敏感性，从而校正由跳变密度变化引起的增益误差。
2. 如权利要求1所述的系统，其中，根据单位间隔和在没有跳变的情况下出现的连续码元的最大游程长度来传送所述数据流；并且，所述第一低通滤波器(202)和第二低通滤波器(203)所具有的带宽等于所述单位间隔与所述最大游程长度之积的倒数的一半。
3. 如权利要求1所述的系统，其中，所述除法器电路(206)是模拟除法器。
4. 如权利要求1所述的系统，其中，所述第一低通滤波器(202)和所述第二低通滤波器(203)选自贝塞尔滤波器和高斯滤波器。
5. 如权利要求1所述的系统，其中，所述第一低通滤波器(202)对所述参考信号(201)进行积分，以产生和与所述数据信号相关并与跳变密度成比例的信号。
6. 一种用于校正由跳变密度变化引起的增益误差的方法，其中，根据单位间隔和在没有跳变的情况下出现的连续码元的最大游程长度来传送所述数据流，所述方法包括：
接收相位误差信号(103)，该相位误差信号(103)表示数据信号与压控振荡器信号间的相位差；
用分别的滤波器对表示数据跳变的参考信号(201)和所述相位误差信号(103)进行滤波，所述滤波器所具有的带宽等于所述单位间隔与所述最大游程长度之积的倒数的一半；和
将所述滤波后的相位误差信号(204)除以所述滤波后的参考信号(204)。
7. 如权利要求6所述的方法，其中，由模拟除法器执行所述除法。
8. 如权利要求6所述的方法，其中，所述滤波由选自贝塞尔滤波器和高斯滤波器的滤波器执行。
9. 如权利要求6所述的方法，其中，所述滤波对所述参考信号(201)进行积分，以产生和与所述数据信号相关的跳变密度成比例的信号。
10. 如权利要求6所述的方法，还包括：
将所述滤波后的参考信号(204)乘以自动增益控制回路信号；和
将所述滤波后的相位误差信号(205)乘以所述自动增益控制回路信号，其中，对所述滤波后的参考信号(204)做的乘法和对所述滤波后的相位误差信号(205)做的乘法发生在所述除法发生之前。
11. 如权利要求10所述的方法，还包括：
用放大器和取幂器电路元件对所述做乘法后的滤波后的参考信号(204)进行处理，以产生所述自动增益控制回路信号。
12. 如权利要求6所述的方法，还包括：
利用所述除法的商信号，为所述压控振荡器信号提供闭环反馈。
13. 一种用于校正由跳变密度变化引起的增益误差的系统，其中，根据单位间隔和在没有跳变的情况下出现的连续码元的最大游程长度来传送所述数据流，所述系统包括：
压控振荡器(105)，产生与调谐信号有关的压控振荡器信号；
相位检测器(211)，产生相位误差信号(103)，该相位误差信号(103)表示数据信号与所述压控振荡器信号间的相位差；
第一低通滤波器(202)，对表示数据跳变发生的参考信号(201)进行滤波；
第二低通滤波器(203)，对所述相位误差信号(103)进行滤波，其中，所述第一低通滤波器(202)和第二低通滤波器(203)是这样的低通滤波器：其具有的带宽等于所述单位间隔与所述最大游程长度之积的倒数的一半；和
除法器电路(206)，将所述滤波后的相位误差信号(205)除以所述滤波后的参考信号(204)。
14. 如权利要求13所述的系统，其中，所述除法器电路(206)是模拟除法器。
15. 如权利要求13所述的系统，其中，所述第一低通滤波器(202)和所述第二低通滤波器(203)选自贝塞尔滤波器和高斯滤波器。
16. 如权利要求13所述的系统，其中，所述第一低通滤波器(202)可以进行操作来对所述参考信号(201)进行积分，以产生和与所述数据信号相关的跳变密度成比例的信号。
17. 如权利要求13所述的系统，还包括：
第一乘法器(301)，将所述滤波后的参考信号(204)乘以自动增益控制回路信号；和
第二乘法器(302)，将所述滤波后的相位误差信号(205)乘以所述自动增益控制回路信号，其中，所述第一乘法器(301)和第二乘法器(302)可以在所述除法器电路(206)之前进行操作。
18. 如权利要求17所述的系统，还包括：
放大器(303)和取幂器电路元件(304)，该放大器(303)和该取幂器电路元件(304)可以进行操作来对所述做乘法后的滤波后的参考信号(204)进行处理，以产生所述自动增益控制回路信号。
19. 如权利要求17所述的系统，其中，所述第一乘法器(301)和所述第二乘法器(302)单片集成在一起。
CNB2003101017482A 2002-12-23 2003-10-22 用于校正由跳变密度变化引起的增益误差的系统和方法 Expired - Fee Related CN100421355C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/328,298 US7173995B2 (en) 2002-12-23 2002-12-23 Systems and methods for correcting gain error due to transition density variation in clock recovery systems
US10/328,298 2002-12-23

Publications (2)

Publication Number Publication Date
CN1510838A CN1510838A (zh) 2004-07-07
CN100421355C true CN100421355C (zh) 2008-09-24

Family

ID=32469011

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101017482A Expired - Fee Related CN100421355C (zh) 2002-12-23 2003-10-22 用于校正由跳变密度变化引起的增益误差的系统和方法

Country Status (5)

Country Link
US (1) US7173995B2 (zh)
EP (1) EP1434350B1 (zh)
JP (1) JP2004208298A (zh)
CN (1) CN100421355C (zh)
DE (1) DE60314085T2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473834A1 (en) * 2003-04-30 2004-11-03 STMicroelectronics S.r.l. Method and circuit for sensing the transition density of a signal and variable gain phase detecting method and device
US7376524B2 (en) * 2004-04-16 2008-05-20 Tektronix, Inc. Transition-density based time measurement method
US8054924B2 (en) * 2005-05-17 2011-11-08 General Motors Llc Data transmission method with phase shift error correction
US8194779B2 (en) * 2005-10-24 2012-06-05 General Motors Llc Method for data communication via a voice channel of a wireless communication network
US8259840B2 (en) * 2005-10-24 2012-09-04 General Motors Llc Data communication via a voice channel of a wireless communication network using discontinuities
US8194526B2 (en) * 2005-10-24 2012-06-05 General Motors Llc Method for data communication via a voice channel of a wireless communication network
US20070190950A1 (en) * 2006-02-15 2007-08-16 General Motors Corporation Method of configuring voice and data communication over a voice channel
KR101301698B1 (ko) * 2006-08-24 2013-08-30 고려대학교 산학협력단 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로
US7864911B2 (en) * 2006-09-13 2011-01-04 Sony Corporation System and method for implementing a phase detector to support a data transmission procedure
TWI346460B (en) * 2006-10-31 2011-08-01 Realtek Semiconductor Corp A clock and data recovery circuit and a method for adjusting loop bandwidth used thereby
US9048784B2 (en) * 2007-04-03 2015-06-02 General Motors Llc Method for data communication via a voice channel of a wireless communication network using continuous signal modulation
US7912149B2 (en) * 2007-05-03 2011-03-22 General Motors Llc Synchronization and segment type detection method for data transmission via an audio communication system
JP6036097B2 (ja) * 2012-09-27 2016-11-30 セイコーエプソン株式会社 立体視眼鏡制御装置、表示装置および立体視眼鏡制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0585090A2 (en) * 1992-08-28 1994-03-02 AT&T Corp. Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
EP0862272A2 (de) * 1997-02-06 1998-09-02 Deutsche Telekom AG Vorrichtung zur Gewinnung eines Taktsignals aus einem Datensignal und Bitratenerkennungseinrichtung zur Ermittlung einer Bitrate.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4787097A (en) * 1987-02-11 1988-11-22 International Business Machines Corporation NRZ phase-locked loop circuit with associated monitor and recovery circuitry
KR950008461B1 (ko) * 1992-03-18 1995-07-31 재단법인 한국전자통신연구소 Nrz 데이터 비트 동기 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0585090A2 (en) * 1992-08-28 1994-03-02 AT&T Corp. Phase-locked loop system with compensation for data-transition-dependent variations in loop gain
EP0862272A2 (de) * 1997-02-06 1998-09-02 Deutsche Telekom AG Vorrichtung zur Gewinnung eines Taktsignals aus einem Datensignal und Bitratenerkennungseinrichtung zur Ermittlung einer Bitrate.

Also Published As

Publication number Publication date
DE60314085D1 (de) 2007-07-12
US20040120441A1 (en) 2004-06-24
JP2004208298A (ja) 2004-07-22
DE60314085T2 (de) 2007-09-06
CN1510838A (zh) 2004-07-07
US7173995B2 (en) 2007-02-06
EP1434350A1 (en) 2004-06-30
EP1434350B1 (en) 2007-05-30

Similar Documents

Publication Publication Date Title
US7587012B2 (en) Dual loop clock recovery circuit
CN100421355C (zh) 用于校正由跳变密度变化引起的增益误差的系统和方法
US7135905B2 (en) High speed clock and data recovery system
JP2608609B2 (ja) フェーズ・ロック・ループ回路
US7898306B1 (en) High bandwidth phase locked loop (PLL) with feedback loop including a frequency divider
JPH06188870A (ja) クロック再生器
US20080218255A1 (en) Filter Characteristic Adjusting Apparatus and Filter Characteristic Adjusting Method
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
US8223909B2 (en) Digital sampling apparatuses and methods
CA2196998C (en) Integrable clock obtaining circuit
EP1701444A1 (en) Method and apparatus for detecting linear phase error
US7643599B2 (en) Method and apparatus for detecting linear phase error
US4800340A (en) Method and apparatus for generating a data recovery window
US20030184346A1 (en) Method and apparatus for increasing capture range and jitter tolerance in phase detection circuits
JP3122104B2 (ja) 可変レート方形整合フィルタ
US5760653A (en) Phase-locked loop for clock recovery
US7184502B2 (en) Circuit arrangement for recovering clock and data from a received signal
US5241285A (en) Phase locked loop reference slaving circuit
US5684805A (en) Microwave multiphase detector
US8942280B1 (en) Method and apparatus for timing jitter measurement
US4131854A (en) Switching circuit for regulating the repetition rate of clock pulses
US6680988B1 (en) Non-linear extraction circuit and clock extraction circuit
US20050111589A1 (en) Method and circuit for sensing the transition density of a signal and variable gain phase detecting method and device
CN110611496B (zh) 时脉数据回复装置与相位控制方法
US4121171A (en) Filtering circuit for a phase-locked loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP

Free format text: FORMER OWNER: ANJELEN SCI. + TECH. INC.

Effective date: 20090703

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090703

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: American California

Patentee before: Anjelen Sci. & Tech. Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080924

Termination date: 20131022