JPH02503982A - 可変レート方形整合フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 可変速度の長方形の整合されたフィルタ背景 １、発明の分野 この発明の主な目的は可変速度の長方形の整合されたフィルタを提供することで ある。特に、この発明の目的はサンプル間の入力の積分を密に表わし完全な整合 されたフィルタの代わりに回路環境で動作可能であるサンプリングされた出力を 有するフィルタを提供することである。

２゜技術の説明 これまで信号を定期的にキー人力されたデータの雑音比まで増加させるための数 個の異なった型の回路が使用された。そのような回路は完全な長方形の整合され たフィルタの置換として通常認識される。そのような回路の典型的な実例はデー タストリームを示す連続出力を提供するために交番の記憶装置を必要としバッフ ァを放電する積分およびダンプ回路として知られる。そのような積分およびダン プ回路は基本的にアナログ素子であると認められ固定されたデータ速度を収容す るように設計される。

完全な整合されたフィルタのもう１つの形式の置換は集中エレメントフィルタと して知られ、それは抵抗器、キャパシタおよび誘導リアクタンスエレメントを使 用し、積分およびダンプ回路と同じ欠点を有するが、しかし単一のフ提供する。

集中エレメントフィルタは完全な長方形の整合されたフィルタに対して積分およ びダンプ回路はど正確な推定値ではないように認識され、また基本的にその周波 数がフィルタ設計により固定されるアナログ素子である。

完全な整合されたフィルタのもう１つの形式の置換はタップ遅延線であり、それ はタップ遅延線からの複数個の遅延された出力を累算する基本原理で動作する、 基本的に固定された速度のアナログ素子である。遅延された出力の合計は整合さ れたフィルタリングされた置換出力を提供する。

広範囲の周波数にわたって動作し可変速度のほとんど完全な長方形の整合された フィルタ出力を提供する簡単な回路構造のための満たされていない要求がある。

発明の概要 この発明の主な目的は可変速度の整合されたフィルタを提供することである。

この発明のもう１つの主な目的は完全な長方形の整合されたフィルタの代わりに 回路環境で動作可能な新規なほとんど完全な整合されたフィルタを提供すること である。

この発明のもう１つの目的は可変速度のほとんど完全な長方形の整合されたフィ ルタを提供することである。

この発明の一般的な目的は整合されたフィルタの先行技術の置換よりも複雑でな く、かつ可変の周波数率の範囲にわたって先行技沁の素子よりも、整合されたフ ィルタのより正確な近似値を提供する型のほとんど完全な整合されたフィルタを 提供することである。

図面の簡単な説明 第１図はこの発明の動作のモードを説明するための、かつこの発明の整合された フィルタとの比較のための、アナログの完全な長方形の整合されたフィルタを説 明するのに使用される基本のエレメントのブロック図である。

第２図はこの発明の好ましい実施例のディジタル可変速度のほとんど完全な長方 形の整合されたフィルタのブロック図である。

第３Ａ図ないし第３Ｆ図は第２図および第３図の回路への入力および出力を図示 する波形である。

第４図は第２図に図示されるこの発明の好ましい実施例で受けられる完全な整合 されたフィルタ性能からの劣化または逸脱を図示する曲線である。

好ましい実施例の説明 ここで完全な整合されたフィルタのブロック図を図示する第１因を参照されたい 。完全な整合されたフィルタは存在しないということがフィルタを設計する当業 者により理解される。しかしながら、それのための置換との比較のための完全な 整合されたフィルタ出力を数学的に決定するのは可能である。第１図は、たとえ ばベースバンドＮＲＺデータのような、完全な積分器１２に印加される、アナロ グ波形入力を受取るための入力１１を有する完全な整合されたフィルタ１０を図 示する。ライン１３の完全な積分器１２の出力はライン１１の入力波形について の長く通過された時間周期から現在の時間への積分を含む。ライン１３の積分さ れたデータストリームは加算回路１４の正の入力へ印加される。ライン１３の積 分されたデータストリームはまた、データストリームを１つのシンボル時間（Ｔ ｓ　）遅延するシンボル時間遅延Ｔ、へ印加される。ライン１６の遅延された出 力は加算回路１４の負の入力へ印加されライン〕７の完全な整合されたフィルタ 出力を発生し、それはシンボル間で発生するクロックパルス（１）により、各シ ンボルまたはシンボル時間の終わりにサンプリングされ得る。サンプラ１８はラ イン１１の整合されたフィルタリングされた入力を示す、ライン１９の使用可能 なサンプルを発生する。ライン２１のクロックは１つのシンボルの終わりと次の シンボルの開始との間の時間しきい値を識別するように適合される。もし仮想線 で図示された理想のまたは完全な長方形の整合されたフィルタ１０が電子回路に より達せられ得るならば、たとえば先行技術で用いられ、積分およびダンプ回路 、集中エレメントフィルタおよびタップされた遅延線として識別されるもののよ うな置換回路の必要が全くないであろう。

ここで完全な長方形の整合されたフィルタの新規の置換を図示する第２図を参照 されたい。第１図で使用されたそれと同じライン１１におけるアナログ波形入力 を有する可変の速度のほとんど完全な長方形の整合されたフィルタ２０が図示さ れる。ライン１１のフエーズシフトキーデータが時間定数τを有する型の単極低 域フィルタに印加される。

そのようなフィルタは先行技術でよく知られ、受動フィルタのための単一の抵抗 器および牛ヤバシタとともに実施されてもよく、能動フィルタバージジンにおい て増幅器を使用してもよい。ライン２３の低域フィルタ２２の出力はサンプラ２ ４へ印加され、それはシンボル時間Ｔ、の間のし、きい値にある時間ｔにおいて 入力信号のアナログサンプルをとる。ライン２５のサンプラ２４のアナログ出力 はアナログ−ディジタル変換器２６へ印加されライン２７のディジタル出力を提 供し、それはディジタル加算器２８の正の入力へ印加される。ライン２７のディ ジタル出力はまた、バッファレジスタ３１を有する乗算器２９へ印加され、それ はライン３２の出力を発生し、それはディジタル加算器２８の負の入力へ印加さ れライン３３の整合されたフィルタ２０の出力のサンプルを発生し、それはここ ではシンボル間で発生する時ｒ：Ｊｔにおいてサンプルを「１」かまたは「０」 として識別する２進決定ブロツクとして識別される利用素子へ印加されるように 示される。整合されたフィルタ２０を同期化するために、入力データストリーム １１はシンボルトラッキングループ３５へ印加され得、ライン３６のシンボル時 間Ｔ１間のクロック信号（１）を発生する。

ライン３６のクロックまたは（１）時間標識はサンプラ２４へ、および乗算器２ ９およびレジスタ３１へ印加され、波形方向を考慮せずにシンボル１５間でしき い値点において即時のサンプルを得る。ここに図解される適用のために、第２図 はパルス入力へのそれの応答が長方形の出力である長方形の整合されたフィルタ を表わす。

完全整合されたフィルタ１０の理論上の動作と比較したこの発明の擬似完全な整 合されたフィルタ２０の動作を図解するために、第１図および第２図の入力およ び出力の波形を図示する第３図をここで参照されたい。第３Ａ図はフィルタ１０ および２０の入力ライン１１へ印加される型の典型的なＮＲＺ、（ノンリターン ・ツー・ゼロ）波形を図示する。２進の値「０」および「１」が、第１図および 第２図の回路の動作を説明するために、シンボル時間（Ｔ、）の遷移点で印加さ れている。ライン１３の波形第３８ｅは、第３Ａ図に図示されるパルス波形がラ イン１１に印加される前に、ライン１１の入力データストリームが「０」の長い 連続であったと仮定する。このように、時間０において、および点３７において 開始し、波形は第１のシンボルまたは遷移時間Ｔ、に向けて上昇し、その後反転 し、反転を起こす反転または遷移点が点３８で発生するまで線形に下に向かって 動き始める。波形はデータストリームが再び点３９で反転するまで上昇し、この 図解で点４１で停止する。

第３Ｂ図の波形は加算回路１４への入力としてライン１３で発生する。ライン１ ７の加算回路の出力は第３Ｃ図で図示される。サンプリング点は、２進データ「 ０」または「１」情報で印を付けられて図示される時間を間隔で取られる。第３ Ｃ図に図示されたアナログ波形４２はシンボル間の臨界的なしきい値点でサンプ リングされるとき、電圧サンプルは理想的に中心または正規ライン４３より上、 またはより下であるであろうし、したがって、図示されるようにサンプル点でデ ータの２進の大きさを識別する。入力データストリーム１１はまた白色ガウス雑 音およびデータ信号とともに存在する干渉信号波形を含むであろうし、それは興 味のある点を中心ライン４３を越えてシフトしビットエラーを起こすのに十分な 電圧の大きさであるかもしれない。　ＭＢＡ図に図示されるライン１１の入力ア ナログ波形の結果としての単極低域フィルタ２２からの出力波形を図示する第３ Ｄ図をここで参照されたい。曲線上の興味のある点間の動作範囲はもはや線形で はなく、第３Ｂ図に図示された完全な直線性かられずかな偏差を有するというこ とが注目されるであろう。点４４におけるフィルタ２２からの出力は、先行する 長いｒＯＪのストリングの仮定のためその一番低い入力点に強いられた起点４５ よりわずかに上に図示され、さもなければ点４４はたぶん点４５より下に発生す るであろう。点４６は点４４とほとんど同じレベルであるが、しかしこれらの相 違は出力において新規なほとんど完全な長方形の整合されたフィルタの動作のモ ードに影響しないということが注目されるであろう。

もしサンプラ２４が回路から除去されるならば見られるであろう、出力ライン３ ３に発生するであろう波形を図示する第３Ｅ図をここで参照されたい。回路から サンプラ２４を除去する目的は、整合されたフィルタ２０と完全な整合されたフ ィルタ１０との開の比較を提供することである。

加算器２８からの出力ライン３３において図解される第３Ｅ図の出力は第３Ｃ図 に図示された完全な整合されｔ；フィルタ出力の非常に密な近似値であり、それ でもしサンプルがシンボル時間Ｔ、の遷移点で取られるならば、我々は第１図に 図示される加算回路１４の後、はとんど同じ波形をサンプリングしている完全な 整合されたフィルタと同じ正確さ、またはおおよそ同じ正確さで２進の決定がで きるに違いない。このように、点４７でとられた波形の２進の値は、サンプルが とられた点４７の先に起こっている時間層２進の値は、点４８および４９におけ る波形のディジタル値が中心基準値ライン５１より下であると解釈することによ り、２進のｒＯＪであると正確に決定され得る。

第３Ｆ図は第３八図ないし第３Ｅ図に図示される波形上の臨界的な点を分離する シンボル時間Ｔ、のための時分割を示す。時分割Ｔ、より下に図示されるディジ タル出力または値はブロック３４によりなされる「１」または「０」の２進の決 定であり第２図の出力ライン１９に使用可能なデータを供給する。

完全な整合されたフィルタ１０および修正されたまたはほとんど完全な長方形の 整合されたフィル′り２０の入力および出力で発生する波形を説明して、第１図 の理論上の実施例でとほとんど同じくらい正確に第２図の実施例で２進の決定が なされ得るということが理解されるであろう０リアルタイム定数τを有する単極 低域フィルタを用いて発生する劣化があるが、なぜならフィルタ１０の完全な積 分器１２は理論的に無限大の時定数を有するからである。この発明の好ましい実 施例において、単極低域フィルタ２４の時定数τは好ましくはシンボル周期Ｔ、 の２倍より大きい、１０倍までの時定数を有するようにされ、丁亥に図解される べき近似値および値を達する。

フィルタ２２からの信号出力の劣化を考慮に入れる乗算器２９において使用され るに値は丁亥に論じられる波形から正確に決定され得る。シンボル時間Ｔ、によ り割られるフィルタ２２の時定数の比である比τ／Ｔ、と対比したデシベルの劣 化を図示する第４図をここで参照されたい。好ましくは、比τ／Ｔｓは３より大 きく、かつ第４図に図示された好ましい比の範囲にあるようにされる。もしｅ　 ’ｓｆ７に等しい最良の値のｋが乗算器２９で使用されるならば、比ｋが曲線５ ５で図示されるような０．７５の固定した値にされる場合よりも低い比のτ／　 Ｔ　ｓで、デシベルの劣化はより速く下がるということを曲線５４は図示する。

いずれにしても、もしτ／Ｔ、の設計比が３よりも大きくされるならば、劣化波 形５４および５５は０．２デシベルよりかなり下にある。しかしながら、波形５ ５のデシベルの劣化はらないし７の比のあたりのどこかで０．　２デシベルより 上に上がり始め、理想的な整合されたフィルタに極めて近い性能を提供する結果 のために３と５との間の比を使用することが最良であるということを示す。

この発明の好ましい実施例を説明して、ディジタルフィルタ２０は理想的なまた は完全な整合されたフィルタに非常に近く働くだけでなく、またこの性能のレン ジを入力データの入力周波数の広いレンジにわたって維持するということが示さ れる。フィルタ２０は、入力ライン１１の入力データ速度が変化するときはいつ でもタロツク速度ｔを変更す自己クロック動作またはシンボルトラッキングルー プ３５を有するように図示される。第４図に図示された擬似完全性能およびわず かな劣化を維持するのに必要な他の要素はτ／　Ｔ　ｓの比を好ましいレンジに 維持することであり、それで乗算器２９の中のに要素はこの発明に従うほとんど 完全な長方形の整合されたフィルタを極めて最良の状態に維持した。

それと比較して、たとえば集中エレメントフィルタおよびタップ遅延線のような 整合されたフィルタに近似するように使用される先行の素子はすべて極めて狭い レンジの周波数に設計され、可変速度のフィルタであると考えられない。

Ｊ々・３ 国際調査報告 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．シンボルデータストリームに結合された低域フィルタと、 前記低域フィルタの出力に結合され各シンボル時間の終わりに前記シンボルデー タストリームのサンプルを提供するサンプラ手段と、 前記サンプラ手段の出力に結合されディジタルデータサンプル出力信号を提供す るアナログーディジタル変換器手段と、前記アナログーディジタル変換器手段の 出力に結合され前記低域フィルタの出力の信号に劣化を補償するためのフィルタ 訂正手段と、 前記アナログーディジタル変換器手段の出力に、および前記フィルタ訂正手段に 結合され、整合されたフィルタ出力信号を提供するためのディジタル加算器手段 と、入力シンポルデータストリームに結合され、前記サンプラ手段に、および前 記フィルタ訂正手段に出力クロック信号を提供するための、かつほとんど完全な 長方形の整合されたフィルタを可変の入力データ速度に調整するためのクロック 手段とを含む可変速度の擬似完全整合されたフィルタ。 ２．前記低域フィルタが単極低域フィルタを含む、請求項１に記載の可変速度の フィルタ。 ３．前記シンボルデータストリームがベースバンドデータを含む請求項９に記載 の可変速度のフィルタ。 ４．前記クロック手段がシンボルトラッキングループを含む請求項１に記載の可 変速度のフィルタ。 ５．前記フィルタ訂正手段がディジタル乗算器を含む請求項１に記載の可変速度 のフィルタ。 ６．前記ディジタル乗算器が前記アナログーディジタル変換器手段の出力に予め 定められた要素ｋを乗算するように適合される、請求項５に記載の可変速度のフ ィルタ。 ７．前記予め定められた要素ｋが固定される請求項６に記載の可変速度のフィル タ。 ８．前記予め定められた要素ｋが．７５である請求項７に記載の可変速度のフィ ルタ。 ９．Ｔｓがシンボルデータ時間周期でありτが前記低域フィルタの時定数である とき前記予め定められた要素ｋは−Ｔ／τ ｅｓ，である、請求項６に記載の可変速度のフィルタ。 １０．Ｔｓ／τが２より大きい請求項９に記載の可変速度の低域フィルタ。 ｌ１．Ｔｓ／τが２と１０との間である請求項１０に記載の可変速度のフィルタ 。 １２．前記ディジタル加算器手段の出力に結合され、ディジタルサンプルを入力 シンボルデータストリームを示すディジタルデータに変換するための２進の決定 手段をさらに含む、請求項２に記載の可変速度のフィルタ。