JPS62179237A - クロツク回復装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はクロック回復装置に係わる。

発明の背景 クロック回復装置は、ひずみ及びノイズを発生させる環
境で伝搬した後のデジタル信号の再生に必要とされる。

実際、デジタル信号が濾波にかけられろか又は種々のひ
ずみを受は且つノイズで劣化した時には、この信号をほ
ぼ完全に再生すべくリアルタイムで処理することができ
る。デジタル伝送は長距離の場合にはこのような再生処
理を多く必要とし得る。

この再生処理は、信号がノイズによって劣化した丸みの
ある形状を有していても、その信号の１．１ｆｆ造に関
するアプリオリの情報を使用できるという事実によって
可能になる。この信号構造は、−不連続状態が生じる特
徴的時点を決定ずろ周波数ｒｒのクロックレートと、 一所定数、例えば２つの不連続状態 とを含む。

再生処理を行う時にはノイズ及びひずみがエラーを発生
させる。これらのエラーは、初期信号との比較をビット
毎に行うことができなければ、アプリオリに検出するこ
とはできない。

最も簡単な二進信号の場合には、再生処理を下記のよう
に実施し得る。

−先ず受信信号のレベルに関する決定を行う。即ち、そ
のレベルが二進法の目を表すのか又は０を表すのかを翻
訳する。この操作は所定閾値を超過する信号のクリッピ
ングによく類似している。

−次いで、最良の条件下で標本化を行えるようにクロッ
クを回復させる。理想的には、回復されたクロックは初
期クロックに対する干渉変動を有すべきではない。これ
は、スペクトル線ｆｒ＝１／Ｔを使用し得ることを前提
とするが、このスペクトル線は通常デジタル信号スペク
トルには存在しない。

このスペクトル線は、ｆｒの公称値に合わせて調整した
局所的発振器を用いて発生させることが考えられるかも
しれないが、この方法は全く同じ周波数及び位相を持つ
２つの正弦波信号を異なる場所で得ることが本質的に不
可能であるため使用できない。その理由は下記の２点に
ある。

−発振器はいずれの周波数にも完全に正確には調整でき
ない。

一周波数及び位相が温度及びノイズのごとき現象によっ
て絶えず乱される。

このような理由から、デジタル法により変調した搬送波
を受容する場合には、再生の目的で使用されるクロック
を受容信号から回復させる回路が必要なのである。

このようなりロック回復回路は下記のごとき要件を満た
さなければならない。

ａ）ひずみに対する不感性、特に多重径路伝搬によるひ
ずみに対する不感性。

ｂ）ひずみが無い場合の残留ジッタが小さい。

Ｃ）十分大きな許容し得るジッタ、即ちジッタが大きく
ても伝送にエラーが生じない。

ｄ）最大限に開放したアイダイヤグラムを得るためのフ
ェーズロック。

本発明の目的はこれらの条件を有利に満たずようなりロ
ック回復装置を提０（することにある。

発明の概要 本発明は、同位相及び直角位相の２つの線路を復調器か
ら受容する２つの入力を有するクロック回復装置であっ
て、フェーズロックループを白゛シ且つ当該クロック周
波数のスペクトル線を存する出力を送出する第１のモジ
ュールを含み、このクロック回復装置か更に第２のクロ
ック回復モジュールを２つ含み、これろ第２のクロック
回復モジュールが各々第１の入力を介して前記２つの復
調した線路の１つに接続されろと共に第２の大ツノを介
して前記第１モジュールの出力に接続され、且つ第１入
力から順に標本化閾値回路と、位相推定回路と、濾波回
路と、電圧により制御される移相回路とを含み、前記標
本化閾値回路が当該線路によって運ばれる信号の符号と
エラーの符号とを供給し、この標本化装置はまた所謂再
生を行うための回路にも使用され得、前記移相回路が前
記濾波回路の出力電圧により制御され、且つ前記第２入
力に与えられた信号の位相をこの信号が前記閾値回路に
送られる前にシフトさせるように接続されることを特徴
とするクロック回復装置を提案する。

前記第１モジュールは比較器からなる符号抽出回路と、
それに続く高域フィルタからなる微分回路とを含む非直
線処理回路を有し得る。このクロック回復回路では各非
直線処理回路か、比較器７つ＼らなる符号抽出回路と高
域フィルタからなる微分回路とを含み、６標本化閾値回
路か標本化装置とそれに続くアナログ−デジタル変換器
とを含み、各位相推定回路が順序論理回路とロノックー
アナロジソクインタフェースとを含み、且つ各濾波回路
が低域フィルタであることを特徴とする。

本発明の一変形例では＠濾波回路が帯域フィルタであり
、２つの可調整遅延回路が夫々各第２モジュールの第２
入力と第１モジュールの出ツノとの間に配置される。

本発明の特徴及び利点は添付図面に基づく以下の非限定
的具体例の説明から明らかにされよう。

具体例 第１図に示した第１タイプＡのクロック回復装置は夫々
同位相及び直角位相にある２つの被復調入力線路Ｖｘ及
びｖｙを有する。これらの入力線路は夫々に対応する比
較器１０．１１と、それに続く微分器１２．１３とに接
続され、前記微分器の出力はフェーズロックループ１５
につながる総和器１４の２つの入力に送られる。

これら２つの被復調線路ＶＸ及びＶｙをこのように非直
線処理すると当該クロック周波数のスペクトル線ＶＲを
含む信号が発生する。このスペクトル線は次いでフェー
ズロックループ１５により抽出される。このような回路
は受容信号の中の「ゼロ通過」に基づくクロック回復を
可能にする。即ち、前記クロックスペクトル線の抽出処
理にかけられる信号が、いずれか一方の線路でゼロ通過
を検出するパルスにより構成される。

第２図に示した第２タイプＢのクロック回復装置は被復
調線路の一方ＶＸ又はＶｙの上に、例えば標本化装置１
８とそれに続くアナログ−デジタル変換器１９とからな
る標本化閾値回路を有する７前記アナログ−デジタル変
換器は特定数、例えば１２個の状態を有し得、ＶＸ（又
はＶｙ）により運ばれる信号の符号を表す出力２０と推
定エラーの符号を表す出力２１とを送出する。この回路
はまた、伝送された信号の再生にも使用され得る。前記
２つの符号信号２０及び２１は順序論理回路２２とロジ
ック−アナロンツクインタフェース２３とからなる位相
推定回路に送られろ。

この位相推定回路２２．２３の出力信号は低域フィルタ
２４に送られ、このフィルタの後には電圧制（１１１式
石英発振器（ＶＣＸＯ）２５が続く。このｖｃｘｏは標
本化装置１８と順序論理回路２２とにループ接続される
。

このような回路は従って、位相エラーの推定を受容信号
に関するりアルタイム検杏に基づいて行なうフェーズロ
・ツクル−プを（番が成子る。このような（η…推定回
路は１９７６年５月のＩＥＥＣのＫａｒｔ　ＩｆＭｕｅ
１１ｅｒ７Ｍび〜Ｉａｒｋｕｓ〜ｌ１ｉｌｌｅｒの論文
に記載されている。

標本化後のアナログ−デジタル変換器１９は当該線路上
の信号の推定符号と、エラーの推定符号とを供給する（
推定エラー−受容レベル−推定レベル）。これらの情報
は特定数のノンボルタイムの間記憶され、論理レベルの
統計的分布が位相エラーの特徴を表すようなデジタル信
号を得るべく処理される。次いで位相エラーの推定値が
抽出される。

このような回路の一具体例では、推定回路２２゜２３の
出力値が ｅφ−符号Ｘ、符号（Ｘ−、に関するエラー）−符号Ｘ
−１，符号（Ｘに関するエラー）で表されろ。

式中Ｘ−１及びＸはノンボルタイム１つ分のズレを乙っ
て得られろ値である。この出力値の平均はｅφ−ｈ　、
−ｈ−＋で示される。式中、ｈｌ及びｈ−。

は当該線路のパルス応答のサンプルＮｏ、ｌ及びＮｏ。

＝１である。

クロックはエラーがゼロの時の位相に合わせて調整され
る。この場合はｅφ−０＝ｈ　＋＝ｈ　−１である。

人々第１図及び第２図に示したこれら２種の装置は、前
述の操作用件に関して互いに異なる動作を示す。即ち前
述の４つの点ａ、ｂ、ｃ及びｄに関して調べてみると下
記のようになる。

ａ）第１タイプＡのクロック回復回路は同期及び同期は
ずれのングナチュア、即ち多重径路伝搬に対する当該装
置の抵抗を表すングナチュアから見て明らかなように、
ひずみの許容度がより高い。

これは第２タイプＢのクロック回復回路か推定エラーを
使用し、ひずみがエラーの推定値の妥当性に作用するこ
とから明らかである。

これは重要な点である。なぜなら複数の自動適応性シス
テムを集中さ仕ると多重径路による伝搬の効果を相殺す
ることができるが、これはクロックの存在に左右される
からである。

ｂ）残留ジッタに関しては第２タイプＢの方が良い。

Ｃ）どちらのタイプでもループのバンド幅を適当に調整
すれば十分に大きい許容し得ろジッタか得られる。

ｄ）開放アイダイアグラムを得るためのフェーズロック
は第２タイプＢの方が良い。この場合には位相ズレの手
動調整は不要である。

本発明の回路は前述の２タイプＡ及びＢの装置の利点を
組み合わせることを目的とする。

本発明の回路は例えば第１図に示したタイプのクロック
回復用第１モジュール３０と２つの第２モジュール３１
．３２とを備える。

クロック回復第１モジュール３０は他の様々なりロック
回復回路、例えば被変調高周波信号に非直線操作を適用
ずろクロック回復回路で構成すること乙できる。

各第２モノニール３１．３２は、復調した２つの径第１
モジュール３０の出力に接続される第２入力３５゜３６
とを有する。

これら第２モジュール３３．３４はいずれら、第１入力
３３．３４から順に、標本化閾値回路と、前述のような
タイプＢの位相推定回路４１．４２と、例えば低域フィ
ルタ４３．４４のごとき濾波回路と、電圧制御式移相装
置４５．４６とを含み、前記閾値回路は例えば標本化装
置３７　、３８とそれに続くアナログ−デジタル変換器
３９．４０とからなり、前記移を目装置は標本化装置３
７．３８に接続されろと共に第２入力３５゜３６を介し
て第１モジュール３０の出力に接続されろ。

クロック回復操作は２つのステップに分けて行われる。

先ずタイプΔのモジュール３０が中間クロックを回復さ
ける。タイプＢの各位相推定回路４１゜４２は決定回路
（この場合は標本化したアナログ−デジタル変換器）に
与えるべきクロックの位Ｈ１を調整する。この調整は２
つの径路ＶＸ及びｖｙで別個に実施される。

この状態で前述の・１つの点ａ、　ｂ、　ｃ、　ｄを調
へる。

ａ）移相装置に一定の値を与えれば、タイプＢのモジュ
ール３１．３２による位相制御を抑制することができる
。この抑制は、例えば多重径路伝搬の場合には、アナロ
グスイッチによって実施される。この抑制の制御には搬
送波回復アラームを使用し得ろ。このシステムはこのよ
うにして第１タイプＡの回復回路になる。

ｂ　、　ｃ）フィードバックループのバンド幅を十分大
きい値に調整すればタイプＡのモジュール３０によって
、許容し得るジッタの通常の条件に適合するジッタが得
られる。

タイプＢの２つのフェーズロックループのバンド幅はタ
イプＡのバンド幅より大きい値に調整しなければならな
い。このようにすればタイプＡのループの残留ジッタが
修正され、タイプＢのフェーズロックループの小さい残
留ジッタのみが残る。

ｄ）この装置の制御は勿論、ｔｌ＋＝ｈ−１で最大限に
開放されるアイダイアグラムに合イつせて行なわれる。

第４図に示しｆこ本発明の装置の一変形例では：よとん
どの素子が第３図の装置と同しであるが、第・１図の装
置では低域フィルタ４３．４４に代えて；；シ域フィル
タ５０．５１が使用され、且つ可調整遅延装置５２．５
３が各第２モジュール３１．３２の第２入力と第１モジ
ュール３０の出力３５．３６との間に配置される。

このような装置は自動適応性等化部に対するコンパティ
ビリティを有する。

実際、前述のごときタイプＢのクロック回復操作はエラ
ー関数ｅφ＝ｈ　、−ｈ　−＋を使用する。

しかるに、等化部がｍ個の曲縁係数とｎ個の後縁係数と
を有すれば、−ｍから十〇に至るパルス応答のサンプル
が中央サンプルを除いて消去される（例えばｍはｎより
小さい）。

従って前述のエラー関数は使用不可能になる。

ただしコンパティビリティは下記の２つの方法を用いる
ことによって可能になる。

ｌ）「デッドゾーン」を含む自動適応性操作の選択。こ
の種の操作では、アイダイアグラムが十分に開放されて
いる限り、等価器の伝達関数は全く修正されない。「十
分に開放された」閾値は、当該システムが決定エラーか
ら遠ざけられるように選択する。

このような状態では当該クロックの小さい位相エラーか
自動適応性等価器の反応を誘起することは全くなく、ク
ロックフェーズロックが実施され得ろ。

この段階ではコンパティビリティはまだ完全ではない。

なぜなら自動適応アルゴリズムの集中段階（例えばひず
みの発生に応じろ）の後では、クロックの位相が任意的
な値をとるからである。

そごで第２の方法を使用する必要が出てくる。

２）第４図に示した構造の選択。この構造はフェーズロ
ックからＤＣ成分を消去さ仕ろ。この消去は低域フィル
タであるループフィルタ４３．４４に代えて、極めて低
い（数十ヘルツ）遮断低周波数を持つ帯域フィルタ５０
．５１を使用することにより実現される。

フェーズロックのジッタ伝達関数はＤＣではゼロになる
。クロックの平均位相は可調整遅延装置５２及び５３を
用いて行なわれろ手動調整によってしか固定されないよ
うになる。前記可調整遅延装置はクロックの位相をアイ
ダイアグラムが最適開放度を有するようにする。有利な
ことに、この位（ｌは自動適応性の臨界性がより小さく
、調整らより簡単である。フェーズロックは動力学的礪
能を惟搏する。

残留ジッタの減少（決定動作に使用されるクロックに関
する）は依然として効果を３’−、Ｊ−る。

以上説明してきた本発明の具体例は非限定的なものに過
ぎず、本発明はその範囲内でＩＪＩ＞々に変ｊ［ヨし得
ると理解されたい。

【図面の簡単な説明】

第１図及び第２図は先行技術の２つの装置を示す簡略説
明図、第３図：よ本発明の装置の簡略説明図、第４図は
本発明の装置の一変形例を示す簡略説明図である。 ＶＸ　、　Ｖｙ・・・・線路、１０．１１・・・・・符
号抽出回路、１２．１３・・・・微分回路、１５・・・
・・フェーズロックループ、３０・・・第１モジュール
、３１．３２・・・・・第２モジュール、３７−３９．
３８−４０・・・・・標本化閾値回路、４１．４２・・
・・・・位相推定回路、４３．４４・・・・・濾波回路
、４５．４６・・・・移相器、５０．５１・・・帯域フ
ィルタ。 代理人弁理士　中　　　打　　　　主 ＦＩＧ、２ ＦＩＧ、３ Ｌ−＋＋＋＋＋＋＋＋　　　　　　＋　　　　ＪＦＩＧ
、４

Claims (7)

【特許請求の範囲】
1. （１）同位相及び直角位相の２つの線路を復調器から受
   容する２つの入力を有するクロック回復装置であって、
   フェーズロックループを有し且つ当該クロック周波数の
   スペクトル線を有する出力を送出する第１のモジュール
   を含み、このクロック回復装置は更に第２のクロック回
   復モジュールを２つ含み、これらクロック回復モジュー
   ルが各々第１の入力を介して前記２つの復調した線路の
   １つに接続されると共に第２の入力を介して前記第１モ
   ジュールの出力に接続され、且つ第１入力から順に標本
   化閾値回路と、位相推定回路と、濾波回路と、電圧によ
   り制御される移相回路とを含み、前記標本化閾値回路が
   当該線路によって運ばれる信号の符号とエラーの符号と
   を供給し、この標本化装置はまた所謂再生を行うための
   回路にも使用され得、前記移相回路が前記濾波回路の出
   力電圧により制御され、且つ前記第２入力に与えられた
   信号の位相をこの信号が前記閾値回路に送られる前にシ
   フトさせるように接続されることを特徴とするクロック
   回復装置。
2. （２）第１モジュールが比較器からなる符号抽出回路と
   、高域フィルタからなる微分回路とを含む非直線処理回
   路を含むことを特徴とする特許請求の範囲第１項に記載
   の装置。
3. （３）各標本化閾値回路が標本化装置とそれに続くアナ
   ログ−デジタル変換器とを含むことを特徴とする特許請
   求の範囲第１項に記載の装置。
4. （４）各位相推定回路が順序論理装置とロジック−アナ
   ロジックインタフェースとを含むことを特徴とする特許
   請求の範囲第１項に記載の装置。
5. （５）各濾波回路が低域フィルタであることを特徴とす
   る特許請求の範囲第１項から第４項のいずれかに記載の
   装置。
6. （６）各濾波回路が帯域フィルタであることを特徴とす
   る特許請求の範囲第１項から第４項のいずれかに記載の
   装置。
7. （７）２つの可調整遅延回路が夫々各第２モジュールの
   第２入力と第１モジュールの出力との間に配置されるこ
   とを特徴とする特許請求の範囲第５項又は第６項に記載
   の装置。