JPS61198848A

JPS61198848A - デ−タ受信システム

Info

Publication number: JPS61198848A
Application number: JP60182863A
Authority: JP
Inventors: ジユイ　リン　イエン; ルイ　ワアング
Original assignee: Innovations Foundation of University of Toronto
Current assignee: Innovations Foundation of University of Toronto
Priority date: 1984-08-21
Filing date: 1985-08-20
Publication date: 1986-09-03
Also published as: EP0174125A3; US4707841A; EP0174125A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、コード化された情報と共に送信されたアナロ
グ信号を受信し、この受信したアナログ信号をデジタル
化し、デジタル信号を処理してコード化した情報を復元
するデジタルデータ受信器に関する。

現在のデジタルデータ受信器によれば、送信されたデー
タバーストにクロックを同期させる位相ロフクルーブ又
は他のトラッキング法を使用して受信したアナログ信号
から復元したシンボルクロックによる同期サンプリング
を利用して受信したアナログ信号をサンプリングする。

同期サンプリング技術は、全ソフトウェア式受信器でデ
ジタル式に実施できるが、このような装置はサンプリン
グを何回も必要とするので、低データレートしか取り扱
うことができない。又アナログ式装置で同期サンプリン
グする場合、シンボルクロックをまず復元してスタート
アップ時にシンボルタイミングを確立するには位相クロ
ックループはある長さの信号変調法によって異なるが、
一般に少なくとも１００〜５００ビットのデータを必要
とする。

このことは、この時間中、データバースト伝送にチャン
ネルを使用できないことを意味する。従って、１００ビ
ットより少ないバーストを送信する場合、不可能ではな
いにしても同期サンプリング極めて限定される。又デー
タバーストは、送信オーバヘッドが生じるよう同期シン
ボルを送信することを必要とする。従って、この技術は
短いデータバーストが必要な状況、例えば、ＴＤＭＡ　
（時間分割マルチアクセス）通信、および軍事および保
安通信および周波数ホンピンク信号化では用途が限られ
る。高レートのデータバーストに対しては、受信器はバ
ースト中に送信レートで作動するがそれ以外のときは休
止している。更にデジタル装置では必要な高オーバサン
プリングはハードウェア装置すなわち全ソフトウェア受
信器のマイクロプロセッサをベースにした部分のデータ
レートを上限とする。このことは装置は固定的に大きく
なり、高価になることを意味する。

本発明の目的は、上記欠点を解消又は緩和することにあ
る。

本発明では、従来のシステムの問題はまずチャンネル幅
に比例した最小サンプリングレートで非同期で受信信号
をサンプリングし、サンプルをデジタル化し、次にメモ
リにデジタルデータを記憶し、シンボルタイミングを復
元するよう補間法を保って記憶データを処理し、次に元
のコード化されたデータを復元するようシンボルをデコ
ードし、データバーストの場合送信されたデータのすべ
てが通信のため保持されるようメモリ内に記憶されたデ
ータを再生することにより解決する。

本発明によれば、複数のシンボルでコード化されたデー
タを含む受信アナログ信号を処理するためのデータ受信
システムにおいて、アナログ信号を受ける入力手段と、
データ伝送レートとは同期化されていなくサンプリング
手段をドライブするよう接続された非同期クロック手段
に結合するようになっており、かつアナログ信号をサン
プリングするよう入力手段に関連されたサンプリング手
段と、サンプリング手段の出力端に接続されサンプリン
グされたアナログ出力をデジタル化してデジタル信号を
出力するアナログ−デジタル変換手段と、サンプリング
手段の出力端に接続され、前記デジタル化されたデータ
を内部に記憶するためのデジタル記憶手段と、記憶手段
の出力端に接続された第１入力端を有し、前記デジタル
化された信号から前記シンボル情報を得るためめシンボ
ル取得手段と、シンボル取得手段の出力端に接続された
入力端およびシンボル取得手段の第２入力端に接続され
た出力端を有し、補間により正しくタイミングを合わさ
れたシンボルを得るのに有効な手段を構成するシンボル
取得制御手段と、シンボル取得入力手段の出力端に接続
された入力端を有し、前記正しくタイミングを合わされ
た信号からデコードされたデジタルデータを出力する出
力端を有するデコードされたデジタルデータ発生手段と
なら成るデータ受信システムが提供される。

データがデータバーストで送信される場合、送信された
データのすべてを通信用に利用できるようにするためメ
モリからデータを再生する。

本発明の好ましい実施態様では、位相および直角成分を
発生するよう記憶信号を処理し、次にこれら成分をマル
チタップ補間検出器として作動する位相スライダに通過
させ複素平面にシンボルタイミングを復元する。位相ス
ライダはシンボル取得を最適化するため予め選択した複
数を有する位相スライダコントローラにより制御され、
復元されたシンボルは次に等化器を通過され、ここで送
受信時に生じることがあるひずみを補償する。これら等
化されたシンボルは次に元のコード化された２進情報を
与えるようデコードされ、このデコードされた情報をデ
ータターミナルへ送ることができる。

広義に使用する補間器なる用語は、位相スライダなる用
語をカバーするものとも解する。

このデータシステムは、好ましくは一つのカスタムデザ
インのデジタルプロセッサ集積回路に構成することが好
ましい。

以下添附図面を参照して例により本発明の上記およびそ
れ以外の特徴について説明する。

まず添附図面中の第１図および第２図を参照する。これ
ら図は、本発明の好ましい態様のブロックダイヤグラム
および実数および虚数（複素数）平面内の異なる変調シ
ステムの略図を示すものである。第１図のシステムは、
第２図に示すシステムの一つにより転送されたデータを
処理する。第１図を詳細に検討するが、上記システムの
より完全な背景を得るため第２ａ、２ｂおよび２０図の
変調システムについて簡略に説明する。

第２ａ図は最も簡単なシステムである２　ＰＳＫ（位相
シフトキーイング）システムを示し、この信号構成では
Ｒ−Ｑ（ｊ）平面の実数軸（Ｒ）上にビット１およびＯ
が載っている。第２ｂ図はＱＰＳＫ　（直角位相シフト
キーイング）と呼ばれるより複雑な変調システムを示し
、この信号構成では図示するようにＲ−Ｑ　Ｎ）平面に
４つのシンボルが配列されている。これら２ＰＳＫおよ
びＱＰＳＫシステムは電話線を使えば１２００ボー（毎
秒のビット）までを送信できる。４つのシンボルのうち
の一つのシンボルは２進数のコード化／デコードに使用
でき、これによりバンド幅が２倍節約できる。

第２ｃ図は１６シンボルの信号構成を有する１６ＱＡＭ
（直角振幅変調）システムを示す、各シンボルは４ビッ
トまで表示でき、この変調システムは、電話線を使用し
た場合９６００ボーまでの高速データレートを可能にす
る。

第１図に示すブロックダイヤグラムはこれら変調システ
ムと共に使用できるが、高速データ伝送レートのため第
２Ｃ図に示す１６ＱＡＭシステムと共に作動するよう設
計されている。

第１図を参照すると、コード化されたアナログ入力信号
は、アナログ入力端で受信され、次に非同期発振器２４
によりドライブされるサンプラ２２によりサンプリング
される。このサンプラのアナログ信号はアナログ−デジ
タル（Ａ／Ｄ）変換器２６によりデジタル化され、この
デジタル化された信号はデータバースト伝送レートの２
倍のレートでバッファメモリ２８に書き込まれる。バッ
ファメモリ２８からは書込みレートより低速レートでデ
ータが読み出される。これは通常データバースト間の時
間が比較的長いためである。すなわち、デユーティサイ
クル比が１：１０（データのない時間に対するデータの
時間の比）であれば、バッファメモリはより低速レート
でデータを読み出しできるからである。

読み出されたデータは実数成分から虚数成分を発生し、
別々の導線３２．３４上にデジタル化された入力データ
の実数および虚数シンボル値を出力するようデジタル化
信号をろ波する正周波数フィルタ３０に送られる。これ
らの実数および虚数シンボル値は、位相スライダ３６．
３８にそれぞれ送られる。正周波数フィルタ３０の機能
は位相スライダ３２および３４と結合できる。上記方法
とは異なり、サンプラ２２の前でアナログ正周波数フィ
ルタを使用することもできるが、この場合ユニット２２
．２６および２８の数を倍にしなければならない０位相
スラテダは、別の実施態様を参照して後述するように補
間回路と、して機能し、ソフトウェアで構成され、信号
の振幅−周波数スペクトル中の誤差を補償することによ
り良好な制御をするよう１２のタップ（すなわち１２ポ
イントの補間法）を使用する。これら位相スライダ３６
および３８の出力は、信号のチャンネルひずみを補償す
る等化器４０および位相スライダコントローラ４２に接
続され、位相スライダコントローラ４２は位相スライダ
３６．３８を調節して後述するように正しいサンプリン
グおよびシンボルタイミングを識別してこれを行うよう
各位相スライダに接続された出力端を有する。

等化器４０の出力信号は、正しいシンボルをビットにデ
コードするチャンネルデコーダ４４へ送られ、このデコ
ードされたデータは出力データターミナル４６および等
化器コントローラ４８へ送られる。この等化器コントロ
ーラ４日は等化器に接続された出力端を有すると共に、
ビットの形状を検出し、等化器を通してビットの形状を
調節するようになっている。

次に第３図を参照して位相スライダコントローラ４２の
作動について説明する。このコントローラには実数およ
び虚数シンボルデータが送られるが、このコントローラ
はシンボルをテストして位相スライダのシンボルタイミ
ングが正しいかどうかを判別するソフトウェアによるア
ルゴリズムで実行される。実数シンボルに対する一つの
実施法を示すが、虚数シンボルに対しても同じ実施法が
あると理解されよう。実数シンボルは、一般に参照番号
５０で示される位相スライダを通過される。

この位相スライダは、直列接続された複数のサンプルレ
ジスタ５２から成り、これらのレジスタの各々は一つの
フィルタタップ出力５４を存し、この出力は係数ａ１１
　＊　ａＲ＊１　と結合されるそれぞれの加算ノード５
６に送られる。これら係数ａ７゜ａ□１は、リードオン
リメモリ　（ＲＯＭ）５８に収容されたルックアップテ
ーブルに記憶された読み取りデータから得られる。適当
なセレクタ係数と結合されたフィルタタップ出力は、一
般加算ノード６０で結合され、複合出力信号を形成し、
この出力信号は導線６２．６４により位相スライダコン
トローラ４２の各々へ送られる。

コントローラはすべてのデータ値を平均化する平均化ア
ルゴリズムも含む、すなわち平均した結果がゼロであれ
ば同数の正の値と負の値があるのでシンボルのタイミン
グは正しく、ゼロでなければ正しくない、しかしながら
アルゴリズムがゼロに収束しなければ、サンプリングお
よびシンボルのタイミングは正しくない、このことは、
位相スライダの出力端の間にＣＲＴを接続し、像を観察
すれば、直視できる。１６ＱＡＭの像はシンボルタイミ
ングが正しくなければ、Ｒ−Ｑ　（ｊ）平面、すなわち
Ｘ−Ｙ平面又はＣＲＴ上で回転して見える。しかしなが
らシンボルタイミングが正しくなるように位相スライダ
３６．３８を調節すれば、１６ＣＡＭに対して第２Ｃ図
に示すようにＲ−Ｑ（ｊ）（ＫＹ）平面上の軸および象
限にシンボルが静止して見える。

位相スライダは、第６図を参照して後述する「ジャンピ
ングアルゴリズム」を使用してトラッキングシンボルタ
イミングが得られるよう連続して調節される。

正しいシンボルタイミングが得られると、シンボルは等
化により説明したように処理され、次にデコードされる
。このデコードされたビットは、次にデータターミナル
へ転送され、かつ等化器コントローラ４８を介して等化
器ひずみ補償器を制御するのにも使用される。

システムがデータバーストを受信するよう配置されてい
ると、再生処理ユニット４９は受信操作を維持し、正し
いデータが受信されると、全信号を再生するようバッフ
ァメモリ２８に指令が与えられ、再生されたデータバー
ストの処理を制御するよう正周波数フィルタ３０、位相
スライダコントローラ４２および等化器コントローラ４
８にも制御信号が送られる。

第４図に別の実施態様を示す、この受信装置は一般に番
号７０で示される。アナログ入力信号７２は、非同期受
信器７６によりドライブされるサンプラ７４によりサン
プリングされ、サンプリングされた信号はアナログ−デ
ジタル変換器７７によりデジタル信号に変換され、バッ
ファメモリ７８に記憶される。バッファメモリ７８が読
み出されると、移動タップ適合性等化回路８０（後で詳
細に述べる）を介し、残余キャリア復調器８２および補
間検出器８４（これで後で詳細に述べる）に送られる。

等化器８０、キャリア復調器８２および検出器８４は、
再生処理ユニット８６に接続された出力８０ａ、８２ａ
、８４ａを有し、再生処理ユニット８４はパフファメモ
リ７８、移動タップ適合性等化器８０、キャリア復調器
および補間検出器８４に接続された出力８６を有する。

システムがデータバーストを受信するようになっている
と再生処理ユニット８６は受信操作を維持し、正しいデ
ータを受信すると、全信号を再生する指令が与えられ、
復元されたデータが補間検出器８４の出力端へ送られる
。

バーストモードで作動中、非同期クロック７６は、人力
アナログ信号がデジタル化され、バッファメモリ７８内
にすぐに書き込まれるようクロック同期化を必要とせず
に全データバーストをサンプリングする。補間検出器８
４は正しいシステムタイミングが得られるようにし、次
にこのタイミングはキャリア復調器８２を制御して、移
動タップ適合性等化器８０に対する基準として作動する
。

正しいシンボルタイミングが得られ、等化器が収束し、
キャリア信号が得られると、再生処理ユニット８６は信
号の全再生を指令し、バーストの間の時間に出力端９０
へ有効なデコード°データを送る。

次に回路の構成部品についてより詳細に説明する。補間
検出器８４内の補間検出は、ひずみのない信号のある記
号を選択することにより、例えばタイミング復元に使用
でき、シンボルタイミング検出を可能とする１＋Ｄ部分
レスポンス信号化におけるゼロタイミングにより実施さ
れる。この正しいシンボルタイミングは文献によく記載
されている数学的技術である逆ラグランジュ補間法によ
りまず概算される。逆補間法によれば、補間インターバ
ル中のゼロクロス点に対する信号の固有値からまず時間
が選択される。

非同期サンプリングクロックがシンボルクロックに対し
てあまり高速ではドリフトしないと、シンボル時間又は
ゼロクロス時間の概算値の精度を高めるのに平均化を利
用できる。概算された正しいシンボル時間又はゼロクロ
ス時間すなわち逆補間法により見出される時間の信号を
次にラグランジュ補間法により決定する。非同期信号サ
ンプルは記憶されるので、これらサンプルはシンボルタ
イミングのより正確な概算値を利用し、増加された等化
と共にマルチパス繰返し処理法に利用できる。補間法の
精度は主にシンボルレートに対する非同期サンプルレー
トの比に依存し、その結果、オーバサンプリングが必要
である。補間検出の簡略さと低サンプリングレートとの
妥協として、１＋Ｄ部分レスポンス信号化における３点
補間法による２重サンプリングが最も効率的であるよう
である。オーバーサンプリングは、アナログ−デジタル
変換が困難になる程データ伝送レートが速くなるときに
限り不利になる。

第５図に示すように補間検出では、３つのアルゴリズム
が使用される。アルゴリズム（Ａ）はゼロクロス点を概
算するのに使用され、他のアルゴリズム（Ｂ、Ｃ）はゼ
ロクロス点の重み付けされた平均値を利用してシンボル
時間の概算値の精度を高める。

対話式ゼロクロス点概算アルゴリズムＡは一つの信号の
ゼロクロス点を概算し、サンプリングインターバルの所
定期間（すなわち−０，３，０，３）でそれをトラッキ
ングする。アルゴリズムＢは、平均化によりゼロクロス
点概算値誤差のバラツキを低くし、アルゴリズムＣはゼ
ロクロス点を上記期間の外へ移動したいときゼロクロス
点を１サンプルだけ前後にシフトする。

シンボルのトラッキングを可能とするアルゴリズムＣは
「ジャンピング」アルゴリズムと表示される。このアル
ゴリズムは、ゼロクロス点が補間インターバルの外へ移
動して、誤まったゼロクロス概算値誤差を生じる可能性
があるとき必要である。このジャンピングアルゴリズム
は、ゼロクロス点を補間インターバルの中間レンジすな
わち（−０，３と０．３）に維持することによりこの問
題を解決し、更にゼロクロス点がこのレンジから外へ移
動する場合ｌサンプルだけ前後にジャンプする。第６図
は操作中の前方ジャンピングアルゴリズムによる１００
０ビットシミユレーシヨンの際のジャンピングアルゴリ
ズムの効果を示す。

しかしながら、理想的なｌ＋Ｉ）チャンネルでは、チャ
ンネルひずみがあるときでも非同期サンプリングの性能
は満足できるものであり、同期又は非同期サンプリング
のいずれにも等他罪が必要である。等他罪は、どのサン
プルもひずみのない値に復元しなければならないので、
部分タップスペースを使用しなければならない。この等
他罪は部分タップスペース（すなわちＴ／２インターバ
ルタップ）を利用し、この場合、各Ｔ／２インターバル
で出力しなければならない。

第７図は移動タップ等他罪８０の構成を示す。

バッファメモリ７８からの入力信号１００はサンプルレ
ジスタ１０１へ送られ、このレジスタ出力１０２はタッ
プ重みレジスタ１０４を介してタップトラッキング部１
０６へ送られる。タップ重みの値は所望チャンネルの復
元に対する寄与を示す。

等他罪は、最も左側の重みと最も右側の重みの差の平均
値が所定数、例えば０．０５よりも小さいか又は大きい
かまずテストする所定のアルゴリズムにより作動する。

この値は等他罪の長さＮおよびノイズレベルに応じて変
わり、平均値は重み付けされた平均アルゴリズムにより
取られる。

左の重みＷｒｅｆｔがＷｒｉｇｈｔより大きければ、等
他罪は１部分タップすなわちＴ／２スペースだけ右側ヘ
シフトされる。逆にＷｒｉｇｈｔがＷｒｅｆｔよりも大
きければ、等他罪は１つのＴ／２スペースだけ左側ヘシ
フトされる。等他罪の重みがシフトされると、補間器８
４に接続されたＡＢＣレジスタ１０８内の指令挿入デー
タの実行を進ませたり遅らせることにより重みと信号が
整合される。

再生処理ユニット８６は、約５０ビットの再生長さによ
るゼロクロス点概算値を利用し、この再生長さは最初の
バスで処理されるビット数とされ、最小再生長さはある
回数の再生の後でゼロクロス点を発見できる最小再生長
さと称される。

第８図は、最初のサンプラ位相が−０，４５である最悪
ケースの５００ビットシミユレーシヨンを示す、最初の
１００ビットの再生（曲！＃Ｉ２）は、ゼロクロス点の
概算値の初期エラー（曲線１）が約０．０８０に減少し
、はぼゼロの開始時間となることを示す。実際には、移
動タップ適合性等他罪の重みが収束する前のデータ損失
を防止するには、まず最初１００ビットの再生長さによ
る再生を行ない、その結果生じた等他罪の重みを次のバ
スの所期重みに対して維持する。次の数回の再生を行な
、い、最後の再生中に判断を行ない、その結果最終等他
罪から生じた重みを廃棄する。次の１００ビットに対し
ては、第９図に示すように最初のバスの再生で等他罪が
収束するまで上記第１および第２ステツプを繰返す。曲
線１に再生をしない振幅誤差を示し、曲線２に一回の再
生をした誤差を示し、曲線３に９回再生した誤差を示す
。

好ましい実施態様および別の実施態様の全システムは、
電話線で９６００ボーまでのデータ転送レートを処理す
るのに適したバイポーラ又は他の適当な技術を利用する
シングルチップ（テキサスインスツルメントのＴＭＳ　
３２０デジタル（ｉ処理チップ）で構成できる。１２０
Ｍビット／秒までの極めて高いデータレート：例えばイ
ンテルサットの通信の使用されているようなデータレー
トでは、本ゼネレータの半導体技術ではこのようなデー
タレートを扱うことができるチップは入手できないので
、システムはディスクリート部品で構成できる。

ＴＭＤＡシステムは比較的低データレートであるので一
般にライトデエーティサイクルで利用できる。しかしな
がらここに開示された実施態様は、よりヘビーデユーテ
ィ−サイクルで並列に結合できる。従ってこの配列では
チップ状にも構成でき、データ受信器システムをフレキ
シブルにできる。

上記実施態様では、本発明の範囲から逸脱することなく
、各種の変更をすることができると解すべきである。低
補間法の他の例も実施できる。例えば好ましい実施態様
では、これら複数のシステムを並列に接続し、タップの
数を異なる構成に応じて７〜１２に変えることができる
。７つのタップは、１２タツプより高速の処理をするが
、精度が低くなる。更に別の実施態様では、チャンネル
等化が不要であり、ベースバンドパルス振幅変調（ｐ、
ａ、ｍ）伝送に対するキャリア復調が不要であれば、移
動タップ適合性等他界を省略できる。更にいずれの場合
でもシステムはデータバーストを使用して実施されるが
、システムはデータ伝送を連続して受信するのに等しく
利用できるが、この場合データの再生は本質的なことで
ないと解すべきである。

本発明の利点は、全データバーストを情報伝送に利用で
きるので、より短いデータバーストを利用でき、この結
果所定コストに対するデータが多くなることすなわちデ
ータは短い時間しか取らないので顧客の料金が低減する
ということにある。

コストは、現状システムよりも低い大きさとなる。

データバーストの間でサンプリングした後、バースト間
で比較的ゆっくりと信号を処理できるので、カスタムデ
ザインのＩＣでシステムを構成できる。

サンプリングは公称シンボルレートのほとんど２倍であ
るのでこれより高速のデータレシオに対してマイクロプ
ロセッサ装置を利用できる。非同期サンプリングは記憶
されたサンプルの再生を可能とするので、非同期サンプ
リングのスタートアップ時間はほとんどゼロとなる。処
理の際には低データレートを利用するので、デコードの
信頼性が大幅に増加する。本発明は次のような用途を有
する。すなわち低デユーティサイクル時間分割マルチア
クセス衛星通信（インテルサット）装置、テリトンのよ
うな垂直ブランキングインターバルテレックス伝送、軍
事および保安分野での新式の安全な通信、データ伝送用
低速低コストモーデムの利用である。システムを構成す
るのに使用すべきハードウェアは小さいので、ポータプ
ルユニットにでき、データ処理に利用できる集積回路を
ハードウェア装置に利用できる。

【図面の簡単な説明】

第１図は、データバーストの処理に利用される本発明の
好ましい実施態様の略ブロックダイヤグラム、第２．２
ｂおよび２０図はデータ伝送用の異なる変調システムの
複素平面の略図、第３図は第１図のブロックダイヤグラ
ムの一部に利用されるデジタルフィルタの略図、第４図
はデータバーストに利用される本発明の別の実施態様の
一般的ブロックダイヤグラム、第５図は第４図に示す補
間法のアルゴリズムインフラストラフチャの略図、第、
６図は「ジャンピング」アルゴリズムの効果を示す１０
００ビットシユミレーシツン中に受信されるビット数対
ゼロクロス点概算値のグラフ、第７図は第４図に示され
る移動タップ適合性等化器の構成を示すブロックダイヤ
グラム、第８図は第１バスおよび再生を示す初期ゼロク
ロス点が−０，４５にあるとき受信されるある技法のビ
ット数対ゼロクロス点の概算値のグラフ、第９図は第４
図に示されるダイヤグラムでの誤差に対する再生回数の
効果を示すビット数対補間検出振幅誤差のグラフである
。２０・・・アナログ入力端２６・・・アナログ−デジタル変換器２８・・・バッファ３″０・・・正周波数フィルタ３４．３８・・・位相スライダ４０・・・等他界４２・・・位相スライダコントローラ４４・・・デコーダ４６・・・データターミナル４８・・・等他界コントローラ

Claims

【特許請求の範囲】

（１）複数のシンボルでコード化されたデータを含む受
信アナログ信号を処理するためのデータ受信システムに
おいて、アナログ信号を受ける入力手段と、データ伝送レートとは同期化されていなくサンプリング
手段をドライブするよう接続された非同期クロック手段
に結合するようになっており、かつアナログ信号をサン
プリングするよう入力手段に関連されたサンプリンク手
段と、サンプリング手段の出力端に接続されサンプリングされ
たアナログ出力をデジタル化してデジタル信号を出力す
るアナログ−デジタル変換手段と、サンプリング手段の出力端に接続され、前記デジタル化
されたデータを内部に記憶するためのデジタル記憶手段
と、記憶手段の出力端に接続された第１入力端を有し、前記
デジタル化された信号から前記シンボル情報を得るため
のシンボル取得手段と、シンボル取得手段の出力端に接続された入力端およびシ
ンボル取得手段の第２入力端に接続された出力端を有し
、補間により正しくタイミングを合わされたシンボルを
得るのに有効な手段を構成するシンボル取得制御手段と
、シンボル取得入力手段の出力端に接続された入力端を有
し、前記正しくタイミングを合わされた信号からデコー
ドされたデジタルデータを出力する出力端を有するデコ
ードされたデジタルデータ発生手段となら成るデータ受
信システム。
（２）前記デコーダ手段からの入力端および前記デジタ
ル記憶手段への出力端を有し、システムがデータバース
トを受信したとき全データバーストを再生して全データ
バーストを通信に利用できるよう記憶手段に指示する再
生処理手段を含む特許請求の範囲第１項記載のデータ受
信システム。
（３）前記シンボル取得手段は前記デジタル記憶手段の
出力端に接続され、前記入力信号の位相および直角成分
を発生する周波数フィルタ手段と、前記位相および直角
成分を受信する各入力端および前記正しくタイミングを
合わされた信号を通過する各出力端を有する位相スライ
ダ手段から成り、前記各位相スライダ出力端はシンボル
取得制御手段および検出手段への入力端を形成する特許
請求の範囲第１項又は第２項記載のデータ受信システム
。
（４）前記シンボル所得手段と前記デコーダ手段との間
に設けられ、信号ひずみを補償する等化器手段および前
記デコーダ手段と前記等化手段との間に接続された等化
器制御手段を含み、前記等化器手段は前記デコーダ出力
をモニタすることおよび前記等化器手段を調節して前記
デコードされた信号内のひずみを補償するのに有効な手
段を構成する特許請求の範囲第１項又は第２項記載のデ
ータ受信システム。
（５）前記位相スライダ手段の出力端と前記デコーダ手
段の間に接続され信号ひずみを補償する等化器手段と、
前記デコーダ手段および前記等化器手段との間に接続さ
れ、前記デコーダをモニタすると共に前記等化器手段を
調節し前記デコードされた信号内のひずみを補償するの
に有効な手段を構成する等化器制御手段から成る特許請
求の範囲第３項記載のデータ受信システム。
（６）前記データ取得制御手段は前記位相および直角成
分を受信するデジタルフィルタ手段およびデジタルフィ
ルタ内で使用する記憶フィルタの係数データを含むリー
ドオンリメモリ（ＲＯＭ）手段から成り、前記デジタル
フィルタ係数は前記シンボル取得レートを最適化するよ
う選択され、デジタルフィルタ手段は前記シンボル取得
手段に接続された出力端を有すると共に、シンボル取得
手段を制御して正しいシンボル取得タイミングを維持す
る特許請求の範囲第１、２又は４項記載のデータ受信シ
ステム。
（７）一つの集積回路上に構成された特許請求の範囲第
１、２又は５項記載のデータ受信システム。
（８）複数のシンボルによりコード化されたデータバー
ストを含む受信したアナログ信号を処理するためのデー
タ受信システムにおいて、アナログ信号を受ける入力端
と、アナログ信号をサンプリングする入力手段に関連し、サ
ンプリング手段をドライブするよう接続された非同期ク
ロック手段に結合されたサンプリング手段と、サンプリング手段の出力端に接続され、前記デジタル化
されたデータを内部に記憶するアナログ−デジタル変換
手段と、前記デジタル記憶手段の出力端に接続された入力端を有
し、前記入力信号の位相および直角成分を発生する正周
波数フィルタ手段とから成り、前記正周波数フィルタ手段は正周波数フィルタ手段の各
出力端に接続された各入力端を有し前記デジタル化され
た信号から前記シンボル情報を取得する一対の位相スラ
イダ手段、前記位相スライダ手段の各出力端により形成
された入力端を有し補間により前記正しくタイミングを
合わされたシンボルを得るのに有効な手段を形成する位
相スライダ制御手段を有し、この位相スライダ制御手段
は前記位相および直角成分中の前記シンボルデータを受
けるデジタルフィルタ手段およびデジタルフィルタ中で
使用する記憶フィルタ係数データを含むリードオンリメ
モリ（ＲＯＭ）を含み、前記デジタルフィルタ係数は前
記シンボル取得レートを最適化するよう選択され、デジ
タルフィルタ手段は端部位相スライダ手段に接続された
出力端を有し、位相スライダ手段を制御して前記シンボ
ルタイミングの取得を続けるようになっており、更に位相スライダ手段の出力端に接続された入力端およ
び正しくタイミングを合わされたシンボルからデコード
されたデジタルデータを発生するよう等化器手段の出力
端に接続され前記デコードされたデジタルデータを出力
する出力端を有するデコーダ手段を有する前記データ中
のひずみを補償する等化器手段と、前記デコーダ手段からの入力端および前記デジタル記憶
手段への出力端を有し、システムがデータバーストを受
信したとき全データバースト送信を再生し全データバー
ストを通信に利用できるようにする再生処理手段を含む
データ受信システム。
（９）アナログ信号を受ける入力手段と、アナログ入力
手段に関連しアナログ信号をサンプリングするサンプリ
ング手段と、サンプリング手段をドライブするよう接続
された非同期クロック手段と、前記サンプリングされた
信号からデジタル信号を発生する手段と、サンプリング
手段に接続され、前記デジタル信号を記憶する記憶手段
と、記憶手段の出力を受ける第１信号処理手段と、第１
信号処理手段に接続され補間法に基づき第１組の所定ア
ルゴリズムに従いデジタル信号を処理して正しいシンボ
ルタイミングを概算し、正しいシンボルタイミングの前
記概算値を使って前記信号を再生する再生処理手段と、
記憶手段の一方の入力端および第１信号処理手段の他方
の入力端に接続された出力端を有する再生制御処理手段
とから成り、前記再生処理手段は所定長さの前記復元さ
れた信号を再生し、通信用に全データバースト伝送を利
用し、第１信号処理手段の出力端より出力データを得る
データ受信システム。
（１０）前記システムは可変チャンネル等化手段を含み
、前記可変チャンネル等化手段は、可変チャンネル等化
手段が記憶手段の出力信号を受け、第１信号処理手段へ
入力信号を発生するよう記憶手段と第１信号処理手段と
の間に接続され、前記可変チャンネル等化手段は再生処
理手段にも接続されている特許請求の範囲第１項記載の
データ受信システム。
（１１）システムはチャンネル等化手段と第１信号処理
手段との間に接続されたキャリア信号復調手段を含み、
キャリア信号復調手段は再生処理手段に接続された特許
請求の範囲第１０項記載のデータ受信システム。
（１２）第１信号処理手段は補間検出器であり、前記補
間検出器はラグランジュ補間に基づく３つの所定アルゴ
リズムに従い作動する特許請求の範囲第１１項記載のデ
ータ受信システム。
（１３）可変チャンネル等化手段は移動タップ適合性等
化器であり、該等化器は第２の所定アルゴリズムに従い
プログラム可能である特許請求の範囲第１２項記載のデ
ータ受信システム。
（１４）システムは一つの集積回路上に構成された特許
請求の範囲第８項記載のシステム。
（１５）２進コードを表示するシンボルにコード化され
た送信データを受信器内で処理する方法において、アナログ入力信号を非同期状態でサンプリングしてこれ
よりアナログサンプルを得て、前記アナログサンプルを
デジタル化し、デジタル化したサンプルを記憶媒体中に記憶し、記憶されたサンプルを読み出し、非ゼロ値に収束するア
ルゴリズムに応答して正しいシンボルタイミングを得る
よう記憶されたサンプルを処理し、前記正しくタイミングを合わされた信号を等化して信号
ひずみを補償し、等化シンボルデータをデコードし２進コード化データを
発生することから成るデータ処理方法。
（１６）送信データがデータバースト状態であるとき通
信のためすべての送信データを利用するよう前記記憶媒
体から全データバースト送信を再生する工程を含む特許
請求の範囲第１５項記載のデータ処理方法。
（１７）受信データバーストと記憶データバーストとの
間で前記データを処理する工程を含む特許請求の範囲第
１６項記載のデータ処理方法。
（１８）デジタル受信器内で送信データバーストを処理
する方法において、非同期状態でアナログ入力信号をサンプリングし、これ
よりアナログサンプルを得て、アナログサンプルをデジ
タルサンプルに変換し、記憶媒体にデジタルサンプルを記憶し、記憶デジタルサンプルを読み出し、この読み出したサン
プル信号の第１パラメータを選択し、第１の所定アルゴ
リズムに従い前記第１パラメータに作用して第２パラメ
ータの値を得ることにより読み出したサンプルを処理し
、前記第２パラメータの値を使って連続サンプルに対し前
記第１パラメータの値を再計算し、前記第２パラメータの平均値を与えるよう第２の所定ア
ルゴリズムに従い前記連続サンプルパラメータ値を処理
し、前記第２パラメータを１サンプルだけ前方又は後方のい
ずれかの方向に移動させる第３の所定アルゴリズムに従
い前記平均化された値を処理し各サンプルのレンジ内の
所定限度内に前記第２パラメータを維持し、通信のため全データバースト送信を利用して前記処理デ
ータのうちの所定数のビットを再生し、前記処理データ
の再生後データ出力を得ることから成る処理方法。
（１９）前記データバースト間で前記データ出力を得る
特許請求の範囲第１８項記載の方法。
（２０）前記第１パラメータは信号がゼロクロスすると
きの信号の値である特許請求の範囲第１９項記載の方法
。
（２１）第２パラメータは信号がゼロクロスするときの
時間である特許請求の範囲第２０項記載の方法。
（２２）逆ラグランジュ補間法により第１パラメータの
選択をする特許請求の範囲第２０項記載の方法。
（２３）ラグランジュ補間法を使って第１パラメータか
ら第２パラメータを計算する特許請求の範囲第２２項記
載の方法。
（２４）前記読み出しデータを前記処理手段の前のチャ
ンネル等化器手段を通過させることを含み、前記チャン
ネル等化器手段は部分タップスペースを使用し、各タッ
プスペースはこれに関連する等化器の重みを有する特許
請求の範囲第２３項記載の方法。
（２５）前記再生は所定サンプル長さの約１００ビット
を所定回数サンプリングし、各再生の後で、その結果生
じた等化器の重みを次の１００のサンプル上の第１パス
に対し保持し、所定回数の再生を実施した後最終再生か
ら等化器の重みを廃棄することから成る特許請求の範囲
第２４項記載の方法。
（２６）等化器が第１パスで収束するまでに各サンプル
長さごとに再生を繰り返す特許請求の範囲第２５項記載
の方法。
（２７）ベースバンドパルス振幅変調により信号が送信
されないときデータを処理手段へ送る前にデータからキ
ャリア信号を除去する工程を含む特許請求の範囲第１８
項記載の方法。
（２８）ベースバンドパルス振幅変調により信号が送信
されないときデータをチャンネル等化手段へ送る前にデ
ータからキャリア信号を除去する工程を含む特許請求の
範囲第２６項記載の方法。