JP3009818B2 - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JP3009818B2 JP3009818B2 JP3053094A JP3053094A JP3009818B2 JP 3009818 B2 JP3009818 B2 JP 3009818B2 JP 3053094 A JP3053094 A JP 3053094A JP 3053094 A JP3053094 A JP 3053094A JP 3009818 B2 JP3009818 B2 JP 3009818B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- carrier
- digital
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1496—Digital recording or reproducing using self-clocking codes characterised by the use of more than three levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
- Television Signal Processing For Recording (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタルビデオテ−プ
レコ−ダ等において帯域制限されたチャネル上にディジ
タル信号を高密度で記録、再生することができるディジ
タル信号処理装置に関する。
レコ−ダ等において帯域制限されたチャネル上にディジ
タル信号を高密度で記録、再生することができるディジ
タル信号処理装置に関する。
【０００２】
【従来の技術】技術がアナログからディジタルに変わる
につれディジタル記録再生に対する様々な方法が提供さ
れている。
につれディジタル記録再生に対する様々な方法が提供さ
れている。
【０００３】ディジタル映像信号を記録したり再生する
ディジタル磁気記録再生装置はアナログ映像信号を記録
したり再生するアナログ磁気記録再生装置に比べ画質や
ダビング性能は優れるが、同一の映像信号を記録するこ
とにおいてテ−プに記録されるデ−タの量がアナログ磁
気記録再生装置に比べ１０倍以上に多くなるという問題
点があった。即ち、ディジタル磁気記録再生装置はアナ
ログ信号をディジタル信号に変換することにより信号デ
−タの量が相当増加し、これによりディジタル信号を記
録する時テ−プの消耗量が増えるようになり多量の信号
を記録することが難しくなった。それでアナログ信号を
記録する時のような記録効率のためにはデ−タを圧縮し
又バイナリ−デ−タを多重値レベルのデ−タに変調して
記録することにより記録効率を増加させ信号対雑音比を
向上させビットエラ−レ−ト（bit error rate：ＢＥ
Ｒ）を改善させる必要性がある。
ディジタル磁気記録再生装置はアナログ映像信号を記録
したり再生するアナログ磁気記録再生装置に比べ画質や
ダビング性能は優れるが、同一の映像信号を記録するこ
とにおいてテ−プに記録されるデ−タの量がアナログ磁
気記録再生装置に比べ１０倍以上に多くなるという問題
点があった。即ち、ディジタル磁気記録再生装置はアナ
ログ信号をディジタル信号に変換することにより信号デ
−タの量が相当増加し、これによりディジタル信号を記
録する時テ−プの消耗量が増えるようになり多量の信号
を記録することが難しくなった。それでアナログ信号を
記録する時のような記録効率のためにはデ−タを圧縮し
又バイナリ−デ−タを多重値レベルのデ−タに変調して
記録することにより記録効率を増加させ信号対雑音比を
向上させビットエラ−レ−ト（bit error rate：ＢＥ
Ｒ）を改善させる必要性がある。
【０００４】従来のディジタル磁気記録再生装置に適用
される記録変調方式として直流成分を記録し再生するこ
とが困難なために、ＮＲＺＩ（Non Return to Zero Inv
erse）、ＰＲ（Partial Response）変調、８−１４（Ei
ght to Fourteen Modulation：ＥＦＭ）のようなベ−ス
バンド変調方式が使用されてきた。
される記録変調方式として直流成分を記録し再生するこ
とが困難なために、ＮＲＺＩ（Non Return to Zero Inv
erse）、ＰＲ（Partial Response）変調、８−１４（Ei
ght to Fourteen Modulation：ＥＦＭ）のようなベ−ス
バンド変調方式が使用されてきた。
【０００５】このようなベ−スバンド変調方式は２進符
号で表現されるデ−タ列のゼロラン長さ（Zero-run len
gth ）を変換して信号の周波数を集中させて記録するこ
とにより結果的に高密度記録を得る。しかしながら、記
録される信号のレベルが２つの電位のみを有するベ−ス
バンド変調方式は記録周波数帯の利用率が低くて高密度
記録が困難であった。又、テ−プの消費を増加させ長時
間の間記録が困難であった。
号で表現されるデ−タ列のゼロラン長さ（Zero-run len
gth ）を変換して信号の周波数を集中させて記録するこ
とにより結果的に高密度記録を得る。しかしながら、記
録される信号のレベルが２つの電位のみを有するベ−ス
バンド変調方式は記録周波数帯の利用率が低くて高密度
記録が困難であった。又、テ−プの消費を増加させ長時
間の間記録が困難であった。
【０００６】従って、高密度記録に適したチャネルコ−
ディング技術が要求されるにつれ通信分野で使用されて
きた変調方法を記録再生に適した形に変形させて適用す
ることにより周波数利用効率が増加し記録チャネル数を
増加させなくても記録ビット率を向上させることができ
る。
ディング技術が要求されるにつれ通信分野で使用されて
きた変調方法を記録再生に適した形に変形させて適用す
ることにより周波数利用効率が増加し記録チャネル数を
増加させなくても記録ビット率を向上させることができ
る。
【０００７】このため、多重値変調を結合して成され、
ディジタル伝送に適用されるエラ−制御コ−ディングで
高い周波数帯の利用率を示すコ−ド変調方式が提案され
てきた。このような変調方式は帯域幅を増加させなくて
もＢＥＲを減らす方式として通信分野で多く用いられ
た。
ディジタル伝送に適用されるエラ−制御コ−ディングで
高い周波数帯の利用率を示すコ−ド変調方式が提案され
てきた。このような変調方式は帯域幅を増加させなくて
もＢＥＲを減らす方式として通信分野で多く用いられ
た。
【０００８】高密度記録を実現するために通信分野で使
用される直交振幅変調方式ＱＡＭ、直交位相変調方式Ｐ
ＳＫ等の多値ディジタル変調方式が導入され、これを適
用した結果周波数帯域の利用効率が増大することにより
高密度記録に適するようになった。
用される直交振幅変調方式ＱＡＭ、直交位相変調方式Ｐ
ＳＫ等の多値ディジタル変調方式が導入され、これを適
用した結果周波数帯域の利用効率が増大することにより
高密度記録に適するようになった。
【０００９】このような多値ＱＡＭ変調と最尤号デコ−
ディングを利用するディジタル信号磁気記録再生装置は
米国特許5,095,392 号に開示されている。
ディングを利用するディジタル信号磁気記録再生装置は
米国特許5,095,392 号に開示されている。
【００１０】前記ディジタル信号磁気記録再生装置は始
めからＤ／Ａ変換をしてアナログで処理しエンコ−ディ
ングの際多重値信号に変換して記録し、アナログ形とし
て記録された信号を復調して最尤号デコ−ディングして
最終的にＡ／Ｄ変換を遂行する方式を取っている。
めからＤ／Ａ変換をしてアナログで処理しエンコ−ディ
ングの際多重値信号に変換して記録し、アナログ形とし
て記録された信号を復調して最尤号デコ−ディングして
最終的にＡ／Ｄ変換を遂行する方式を取っている。
【００１１】
【発明が解決しようとする課題】本発明の目的は通信分
野で使用される多値ディジタル変調方式を適用し記録効
率が高められるディジタル信号処理装置を提供すること
である。
野で使用される多値ディジタル変調方式を適用し記録効
率が高められるディジタル信号処理装置を提供すること
である。
【００１２】本発明の他の目的はディジタル信号磁気記
録再生の際直交振幅及び位相変調を利用し高密度で記録
できるディジタル信号処理装置を提供することである。
録再生の際直交振幅及び位相変調を利用し高密度で記録
できるディジタル信号処理装置を提供することである。
【００１３】又、本発明の他の目的は、低いエラ−率と
高い記録効率を示す多重値変調方式を適用し信号処理全
体をディジタルで処理するディジタル信号処理装置を提
供することである。
高い記録効率を示す多重値変調方式を適用し信号処理全
体をディジタルで処理するディジタル信号処理装置を提
供することである。
【００１４】又、本発明の他の目的は、入力されたディ
ジタル信号に同期信号を挿入しこの同期信号を円滑に復
元しエラ−率を低めるためのディジタル信号処理装置を
提供することである。
ジタル信号に同期信号を挿入しこの同期信号を円滑に復
元しエラ−率を低めるためのディジタル信号処理装置を
提供することである。
【００１５】又、本発明の他の目的は、システムクロッ
クを利用し変調時の搬送波を発生し、また、復調の際に
同期化された搬送波を検出するためのパイロット信号を
発生し、デ−タと同期化された搬送波によりデ−タを変
調させることが可能なディジタル信号処理装置を提供す
ることである。
クを利用し変調時の搬送波を発生し、また、復調の際に
同期化された搬送波を検出するためのパイロット信号を
発生し、デ−タと同期化された搬送波によりデ−タを変
調させることが可能なディジタル信号処理装置を提供す
ることである。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明によるディジタル信号処理装置は以下の構成
を備える。即ち、ディジタル信号の磁気記録再生を行う
ディジタル信号処理装置であって、入力されるディジタ
ル信号を直交位相に対応するＩチャネルとＱチャネルの
多値ディジタル信号に変換する符号化手段と、前記多値
ディジタル信号をキャリヤ信号により直交振幅及び位相
変調する変調手段と、パイロット信号を発生し前記変調
された信号と加算するパイロット信号混合手段と、前記
パイロット信号の混合された変調された信号を磁気記録
媒体に適した磁化信号として形成する記録制御手段と、
前記磁気記録媒体から再生された磁化信号を伝送系から
発生した歪曲及び信号の劣化を補正したディジタル信号
形として出力する再生制御手段と、前記再生された磁化
信号からパイロット信号を検出しキャリヤ信号の周波数
を有するクロック信号を発生する搬送波復元手段と、前
記再生制御手段から出力される変調された信号を前記搬
送波復元手段の復元されたキャリヤ信号により復調する
復調手段と、前記復調手段の出力からコンボリュ−ショ
ン符号化されたデ−タをビタビ復号化して元のディジタ
ルデ−タを出力する復号化手段とを備え、前記変調手段
は、前記符号化手段から出力されるＩ、Ｑチャネルのデ
−タの波形整形及び帯域を制限する第１及び第２パルス
整形フィルタ−と、サイン成分で表現される第１キャリ
ヤ信号が格納された第１ＲＯＭとコサイン成分で表現さ
れる第２キャリヤ信号が格納された第２ＲＯＭとを有す
る第１キャリヤ信号発生器と、前記符号化手段から出力
されるＩチャネルのデ−タと前記第１ＲＯＭから出力さ
れる第１キャリヤ信号を組み合わせる第１アンドゲ−ト
組合せ回路、第１アン ドゲ−ト組合せ回路の出力を加算
する第１加算器組合せ回路、第１加算器組合せ回路の出
力を一時格納する第１ラッチよりなる第１平衡変調器
と、前記符号化手段から出力されるＱチャネルデ−タと
前記第２ＲＯＭから出力される第２キャリヤ信号を組み
合わせる第２アンドゲ−ト組合せ回路、第２アンドゲ−
ト組合せ回路の出力を加算する第２加算器組合せ回路、
第２加算器組合せ回路の出力を一時格納する第２ラッチ
よりなる第２平衡変調器と、前記第１ラッチの出力と第
２ラッチの出力であるＩチャネルの変調信号とＱチャネ
ルの変調信号を加算する第３加算器組合せ回路、前記第
３加算器組合せ回路の出力である直交振幅変調された信
号を一時格納する第３ラッチよりなる第１加算器とを有
する。
めの本発明によるディジタル信号処理装置は以下の構成
を備える。即ち、ディジタル信号の磁気記録再生を行う
ディジタル信号処理装置であって、入力されるディジタ
ル信号を直交位相に対応するＩチャネルとＱチャネルの
多値ディジタル信号に変換する符号化手段と、前記多値
ディジタル信号をキャリヤ信号により直交振幅及び位相
変調する変調手段と、パイロット信号を発生し前記変調
された信号と加算するパイロット信号混合手段と、前記
パイロット信号の混合された変調された信号を磁気記録
媒体に適した磁化信号として形成する記録制御手段と、
前記磁気記録媒体から再生された磁化信号を伝送系から
発生した歪曲及び信号の劣化を補正したディジタル信号
形として出力する再生制御手段と、前記再生された磁化
信号からパイロット信号を検出しキャリヤ信号の周波数
を有するクロック信号を発生する搬送波復元手段と、前
記再生制御手段から出力される変調された信号を前記搬
送波復元手段の復元されたキャリヤ信号により復調する
復調手段と、前記復調手段の出力からコンボリュ−ショ
ン符号化されたデ−タをビタビ復号化して元のディジタ
ルデ−タを出力する復号化手段とを備え、前記変調手段
は、前記符号化手段から出力されるＩ、Ｑチャネルのデ
−タの波形整形及び帯域を制限する第１及び第２パルス
整形フィルタ−と、サイン成分で表現される第１キャリ
ヤ信号が格納された第１ＲＯＭとコサイン成分で表現さ
れる第２キャリヤ信号が格納された第２ＲＯＭとを有す
る第１キャリヤ信号発生器と、前記符号化手段から出力
されるＩチャネルのデ−タと前記第１ＲＯＭから出力さ
れる第１キャリヤ信号を組み合わせる第１アンドゲ−ト
組合せ回路、第１アン ドゲ−ト組合せ回路の出力を加算
する第１加算器組合せ回路、第１加算器組合せ回路の出
力を一時格納する第１ラッチよりなる第１平衡変調器
と、前記符号化手段から出力されるＱチャネルデ−タと
前記第２ＲＯＭから出力される第２キャリヤ信号を組み
合わせる第２アンドゲ−ト組合せ回路、第２アンドゲ−
ト組合せ回路の出力を加算する第２加算器組合せ回路、
第２加算器組合せ回路の出力を一時格納する第２ラッチ
よりなる第２平衡変調器と、前記第１ラッチの出力と第
２ラッチの出力であるＩチャネルの変調信号とＱチャネ
ルの変調信号を加算する第３加算器組合せ回路、前記第
３加算器組合せ回路の出力である直交振幅変調された信
号を一時格納する第３ラッチよりなる第１加算器とを有
する。
【００１７】又、上記の目的を達成するための本発明の
他の構成のディジタル信号処理装置は以下の構成を備え
ている。即ち、ディジタル信号の磁気記録再生を行うデ
ィジタル信号処理装置であって、入力されるディジタル
デ−タに同期信号を挿入し、同期フラグ信号を出力する
同期信号挿入手段と、前記同期信号挿入手段を通じて出
力されるディジタル信号を、直交位相に対応するＩチャ
ネルとＱチャネルの多値ディジタル信号に変換する符号
化手段と、前記同期フラグを入力し前記符号化手段の符
号化を制御する同期信号制御手段と、前記多値ディジタ
ル信号をキャリヤ信号により直交振幅及び位相変調する
変調手段と、パイロット信号を発生し前記変調された信
号と加算するパイロット信号混合手段と、前記パイロッ
ト信号の混合された変調された信号を磁気記録媒体に適
した磁化信号に形成する記録制御手段と、前記再生され
た磁化信号を伝送系から発生した歪曲及び信号の劣化を
補正したディジタル信号形として出力する出力する再生
制御手段と、前記再生された磁化信号からパイロット信
号を検出しキャリヤ信号の周波数を有するクロック信号
を発生する搬送波復元手段と、前記再生制御手段から出
力される変調された信号を前記搬送波復元手段で復元さ
れたキャリヤ信号により復調する復調手段と、前記復調
された信号から同期フラグ信号を復旧する同期フラグ検
出手段と、前記同期フラグ信号により前記復調手段の出
力からコンボリュ−ション符号化されたデ−タをビタビ
復号化して元のディジタルデ−タを出力する復号化手段
とを備え、前記変調手段は、前記マッパ−から出力され
るＩ、Ｑチャネルデ−タのパルス整形及び帯域制限を行
う第１及び第２パルス整形フィルタ−と、 サイン成分で
表現される第１キャリヤ信号が格納された第１ＲＯＭ
と、コサイン成分で表現される第２キャリヤ信号が格納
された第２ＲＯＭとよりなる第１キャリヤ信号発生器
と、前記符号化手段から出力されるＩチャネルのデ−タ
と前記第１ＲＯＭから出力される第１キャリヤ信号を組
み合わせる第１アンドゲ−ト組合せ回路、第１アンドゲ
−ト組合せ回路の出力を加算する第１加算器組合せ回
路、第１加算器組合せ回路の出力を一時格納する第１ラ
ッチよりなる第１平衡変調器と、前記符号化手段から出
力されるＱチャネルのデ−タと前記第２ＲＯＭから出力
される第２キャリヤ信号を組み合わせる第２アンドゲ−
ト組合せ回路、第２アンドゲ−ト組合せ回路の出力を加
算する第２加算器組合せ回路、第２加算器組合せ回路の
出力を一時格納する第２ラッチよりなる第２平衡変調器
と、前記第１ラッチの出力と第２ラッチの出力であるＩ
チャネルの変調信号とＱチャネルの変調信号を加算する
第３加算器組合せ回路、前記第３加算器組合せ回路の出
力である直交振幅変調された信号を一時格納する第３ラ
ッチよりなる第１加算器とを有する。
他の構成のディジタル信号処理装置は以下の構成を備え
ている。即ち、ディジタル信号の磁気記録再生を行うデ
ィジタル信号処理装置であって、入力されるディジタル
デ−タに同期信号を挿入し、同期フラグ信号を出力する
同期信号挿入手段と、前記同期信号挿入手段を通じて出
力されるディジタル信号を、直交位相に対応するＩチャ
ネルとＱチャネルの多値ディジタル信号に変換する符号
化手段と、前記同期フラグを入力し前記符号化手段の符
号化を制御する同期信号制御手段と、前記多値ディジタ
ル信号をキャリヤ信号により直交振幅及び位相変調する
変調手段と、パイロット信号を発生し前記変調された信
号と加算するパイロット信号混合手段と、前記パイロッ
ト信号の混合された変調された信号を磁気記録媒体に適
した磁化信号に形成する記録制御手段と、前記再生され
た磁化信号を伝送系から発生した歪曲及び信号の劣化を
補正したディジタル信号形として出力する出力する再生
制御手段と、前記再生された磁化信号からパイロット信
号を検出しキャリヤ信号の周波数を有するクロック信号
を発生する搬送波復元手段と、前記再生制御手段から出
力される変調された信号を前記搬送波復元手段で復元さ
れたキャリヤ信号により復調する復調手段と、前記復調
された信号から同期フラグ信号を復旧する同期フラグ検
出手段と、前記同期フラグ信号により前記復調手段の出
力からコンボリュ−ション符号化されたデ−タをビタビ
復号化して元のディジタルデ−タを出力する復号化手段
とを備え、前記変調手段は、前記マッパ−から出力され
るＩ、Ｑチャネルデ−タのパルス整形及び帯域制限を行
う第１及び第２パルス整形フィルタ−と、 サイン成分で
表現される第１キャリヤ信号が格納された第１ＲＯＭ
と、コサイン成分で表現される第２キャリヤ信号が格納
された第２ＲＯＭとよりなる第１キャリヤ信号発生器
と、前記符号化手段から出力されるＩチャネルのデ−タ
と前記第１ＲＯＭから出力される第１キャリヤ信号を組
み合わせる第１アンドゲ−ト組合せ回路、第１アンドゲ
−ト組合せ回路の出力を加算する第１加算器組合せ回
路、第１加算器組合せ回路の出力を一時格納する第１ラ
ッチよりなる第１平衡変調器と、前記符号化手段から出
力されるＱチャネルのデ−タと前記第２ＲＯＭから出力
される第２キャリヤ信号を組み合わせる第２アンドゲ−
ト組合せ回路、第２アンドゲ−ト組合せ回路の出力を加
算する第２加算器組合せ回路、第２加算器組合せ回路の
出力を一時格納する第２ラッチよりなる第２平衡変調器
と、前記第１ラッチの出力と第２ラッチの出力であるＩ
チャネルの変調信号とＱチャネルの変調信号を加算する
第３加算器組合せ回路、前記第３加算器組合せ回路の出
力である直交振幅変調された信号を一時格納する第３ラ
ッチよりなる第１加算器とを有する。
【００１８】
【作用】上記の構成によれば、多値レベル変調方式を使
用することにより磁気記録／再生チャネルのうちの良好
なＣＮＲ（キャリヤ対ノイズ率）を有する周波数帯域を
使用できる。又、システムクロックに同期化された搬送
波信号（キャリヤ信号ともいう）を発生させて変調を遂
行するとともに、この変調過程を、記憶手段に記憶させ
たサイン成分で表現される第１キャリヤ信号とコサイン
成分で表現される第２キャリヤ信号を読み出し、これら
に基づいてディジタルで処理することによりシステム具
現を容易にする。そして再生信号のＣＮＲ及びＢＥＲが
許す範囲内に周波数帯域を広めることにより記録効率を
増加させ得る。
用することにより磁気記録／再生チャネルのうちの良好
なＣＮＲ（キャリヤ対ノイズ率）を有する周波数帯域を
使用できる。又、システムクロックに同期化された搬送
波信号（キャリヤ信号ともいう）を発生させて変調を遂
行するとともに、この変調過程を、記憶手段に記憶させ
たサイン成分で表現される第１キャリヤ信号とコサイン
成分で表現される第２キャリヤ信号を読み出し、これら
に基づいてディジタルで処理することによりシステム具
現を容易にする。そして再生信号のＣＮＲ及びＢＥＲが
許す範囲内に周波数帯域を広めることにより記録効率を
増加させ得る。
【００１９】また、本発明の他の構成によれば、同期信
号を挿入し、同期信号の値を信号配列図上の原点にマッ
ピングすることにより復調後同期デ−タの検出を容易に
し、デコ−ディングの際検出された同期デ−タを利用し
復号を遂行することによりエラ−率が改善できる。
号を挿入し、同期信号の値を信号配列図上の原点にマッ
ピングすることにより復調後同期デ−タの検出を容易に
し、デコ−ディングの際検出された同期デ−タを利用し
復号を遂行することによりエラ−率が改善できる。
【００２０】＜実施例＞以下、添付した図面に基づき本
発明の実施例を詳細に説明する。
発明の実施例を詳細に説明する。
【００２１】＜実施例１＞図１は実施例１によるディジ
タル信号磁気記録再装置のブロック図である。
タル信号磁気記録再装置のブロック図である。
【００２２】実施例１によるディジタル信号磁気記録再
生装置は以下の構成を有する。符号化部１０は、ディジ
タルに入力されるデ−タビットをコンボリュ−ション符
号化するコンボリュ−ションエンコ−ダ−１１と、コン
ボリュ−ションエンコ−ダ−１１の出力が必要な数だけ
並列で同時処理される信号マッパ−１２とよりなる。変
調部２０は、信号マッパ−１２の出力を帯域制限するた
めの第１及び第２パルス整形フィルタ−２１、２２と、
第１及び第２パルス整形フィルタ−２１、２２の出力を
変調する変調器２３とよりなる。パイロット信号混合部
３０は、パイロット信号を発生するパイロット信号発生
器３１、変調器２３で変調されたデ−タとパイロット信
号を加算する第２加算器３２よりなる。
生装置は以下の構成を有する。符号化部１０は、ディジ
タルに入力されるデ−タビットをコンボリュ−ション符
号化するコンボリュ−ションエンコ−ダ−１１と、コン
ボリュ−ションエンコ−ダ−１１の出力が必要な数だけ
並列で同時処理される信号マッパ−１２とよりなる。変
調部２０は、信号マッパ−１２の出力を帯域制限するた
めの第１及び第２パルス整形フィルタ−２１、２２と、
第１及び第２パルス整形フィルタ−２１、２２の出力を
変調する変調器２３とよりなる。パイロット信号混合部
３０は、パイロット信号を発生するパイロット信号発生
器３１、変調器２３で変調されたデ−タとパイロット信
号を加算する第２加算器３２よりなる。
【００２３】記録制御部４０は、第２加算器３２の出力
をアナログ信号に変換するＤ／Ａ変換器４１と、Ｄ／Ａ
変換器４１の出力を増幅する記録増幅器４２と、バイア
ス信号を発生するバイアス信号発生器４３と、記録増幅
器４２の出力とバイアス信号を加算する第３加算器４４
とよりなる。磁気記録／再生部５０は、第３加算器４４
の出力を磁気記録媒体５２に磁化信号として記録する記
録ヘッド５１と、磁気記録媒体５２に記録された磁化信
号を再生する再生ヘッド５３とよりなる。
をアナログ信号に変換するＤ／Ａ変換器４１と、Ｄ／Ａ
変換器４１の出力を増幅する記録増幅器４２と、バイア
ス信号を発生するバイアス信号発生器４３と、記録増幅
器４２の出力とバイアス信号を加算する第３加算器４４
とよりなる。磁気記録／再生部５０は、第３加算器４４
の出力を磁気記録媒体５２に磁化信号として記録する記
録ヘッド５１と、磁気記録媒体５２に記録された磁化信
号を再生する再生ヘッド５３とよりなる。
【００２４】再生制御部６０は、再生ヘッド５３により
再生される信号を増幅する再生増幅器６１と、再生増幅
器６１の出力の位相を変移する位相変移器６２と、位相
変移器６２の出力から直交振幅変調された再生信号を検
出する低域通過フィルタ−６３と、低域通過フィルタ−
６３の出力をディジタル信号形に変換するＡ／Ｄ変換器
６４と、Ａ／Ｄ変換器６４の出力を等化する帯域通過等
化器６５とよりなる。搬送波復元部７０は、位相変移器
６２の出力からパイロット信号を検出する帯域通過フィ
ルタ−７１と、帯域通過フィルタ−７１の出力からキャ
リヤ信号と同一の周波数を有するクロック信号を検出す
る位相同期ル−プＰＬＬ器７２とよりなる。
再生される信号を増幅する再生増幅器６１と、再生増幅
器６１の出力の位相を変移する位相変移器６２と、位相
変移器６２の出力から直交振幅変調された再生信号を検
出する低域通過フィルタ−６３と、低域通過フィルタ−
６３の出力をディジタル信号形に変換するＡ／Ｄ変換器
６４と、Ａ／Ｄ変換器６４の出力を等化する帯域通過等
化器６５とよりなる。搬送波復元部７０は、位相変移器
６２の出力からパイロット信号を検出する帯域通過フィ
ルタ−７１と、帯域通過フィルタ−７１の出力からキャ
リヤ信号と同一の周波数を有するクロック信号を検出す
る位相同期ル−プＰＬＬ器７２とよりなる。
【００２５】復調部８０は、帯域通過等化器６５の出力
を復調する復調器８１、復調器８１の出力帯域を制限す
る第１及び第２整合フィルタ−８２、８３よりなる。雑
音除去部９０は、第１及び第２整合フィルタ−８２、８
３の出力を信号対雑音比Ｓ／Ｎ比を改善するためにデシ
メ−ションする第１及び第２デシメ−ション器９１、９
２と、第１及び第２デシメ−ション器９１、９２の出力
を等化する第１及び第２ベ−ス帯域等化器９３、９４
と、第１及び第２ベ−ス帯域等化器９３、９４の出力を
再びデシメ−ションする第３及び第４デシメ−ション器
９５、９６とよりなる。更に、復号化部１００は、第３
及び第４デシメ−ション器９５、９６の出力から同期信
号を検出する同期信号検出器１０１、第３及び第４デシ
メ−ション器９５、９６の出力を検出された同期信号に
合わせて復号化するデコ−ダ−１０２より構成される。
を復調する復調器８１、復調器８１の出力帯域を制限す
る第１及び第２整合フィルタ−８２、８３よりなる。雑
音除去部９０は、第１及び第２整合フィルタ−８２、８
３の出力を信号対雑音比Ｓ／Ｎ比を改善するためにデシ
メ−ションする第１及び第２デシメ−ション器９１、９
２と、第１及び第２デシメ−ション器９１、９２の出力
を等化する第１及び第２ベ−ス帯域等化器９３、９４
と、第１及び第２ベ−ス帯域等化器９３、９４の出力を
再びデシメ−ションする第３及び第４デシメ−ション器
９５、９６とよりなる。更に、復号化部１００は、第３
及び第４デシメ−ション器９５、９６の出力から同期信
号を検出する同期信号検出器１０１、第３及び第４デシ
メ−ション器９５、９６の出力を検出された同期信号に
合わせて復号化するデコ−ダ−１０２より構成される。
【００２６】次いで、図１に示したディジタル信号磁気
記録再生装置の動作を説明する。
記録再生装置の動作を説明する。
【００２７】図１によると、入力されるデ−タビットは
コンボリュ−ションエンコ−ダ−１１を経ながらｍビッ
トは符号化されず、ｎビットはｎ／ｋの比率でコ−ディ
ングされｋビットとして出力される。
コンボリュ−ションエンコ−ダ−１１を経ながらｍビッ
トは符号化されず、ｎビットはｎ／ｋの比率でコ−ディ
ングされｋビットとして出力される。
【００２８】コンボリュ−ション符号は非ブロック符号
であり、以前のデ−タが次のデ−タに影響を与え、バ−
ストエラ−訂正能力に優れる。
であり、以前のデ−タが次のデ−タに影響を与え、バ−
ストエラ−訂正能力に優れる。
【００２９】しかしながら、コンボリュ−ションエンコ
−ダ−１１を信号マッパ−１２と共に用いることにより
ブロック符号のように使用される。
−ダ−１１を信号マッパ−１２と共に用いることにより
ブロック符号のように使用される。
【００３０】ここで、既存ではコ−ディング部と変調部
を分離して取り扱ったが本実施例１は ungerboeck のＴ
ＣＭ（Trellis Coded Modulation）のようにコンボリュ
−ションエンコ−ダ−と変調器を順次的に連結して使用
する。
を分離して取り扱ったが本実施例１は ungerboeck のＴ
ＣＭ（Trellis Coded Modulation）のようにコンボリュ
−ションエンコ−ダ−と変調器を順次的に連結して使用
する。
【００３１】ungerboeck のチャネルコ−ディング方法
は符号化時信号間のユ−クリッド距離（euclidean dist
ance）を最大にすることにより符号化時ビタビデコ−ダ
−の検出エラ−を減らして符号化利得を高める方法であ
る。
は符号化時信号間のユ−クリッド距離（euclidean dist
ance）を最大にすることにより符号化時ビタビデコ−ダ
−の検出エラ−を減らして符号化利得を高める方法であ
る。
【００３２】即ち、従来の符号化と変調をそれぞれ遂行
していた方法を避け相互有機的に変調信号の位相図上で
最大のユ−クリッド距離を持つようにコンボリュ−ショ
ン符号化を行う方法である。従って、コンボリュ−ショ
ンエンコ−ダ−１１から出力されるｋビットは符号の間
で一番大きいユ−クリッド距離で符号化され復号化時検
出エラ−を最小化する。
していた方法を避け相互有機的に変調信号の位相図上で
最大のユ−クリッド距離を持つようにコンボリュ−ショ
ン符号化を行う方法である。従って、コンボリュ−ショ
ンエンコ−ダ−１１から出力されるｋビットは符号の間
で一番大きいユ−クリッド距離で符号化され復号化時検
出エラ−を最小化する。
【００３３】このコ−ディングされたｋビットが符号化
されないｎビットと共に信号マッパ−１２に入力されれ
ば変調に合うｍ＋ｋビットに変わった後（ｍ＋ｋ）／２
に分離され第１及び第２パルス整形フィルタ−２１、２
２のＩ（in-phase）、Ｑ（quadrature-phase）チャネル
にそれぞれ入力される。ここで、付加ビットが与えられ
ｍ＋ｋビットより更に多くのビット数となることもあ
る。
されないｎビットと共に信号マッパ−１２に入力されれ
ば変調に合うｍ＋ｋビットに変わった後（ｍ＋ｋ）／２
に分離され第１及び第２パルス整形フィルタ−２１、２
２のＩ（in-phase）、Ｑ（quadrature-phase）チャネル
にそれぞれ入力される。ここで、付加ビットが与えられ
ｍ＋ｋビットより更に多くのビット数となることもあ
る。
【００３４】ここで、第１及び第２パルス整形フィルタ
−２１、２２は低域通過フィルタ−より構成され、ＩＳ
Ｉ（Inter-Symbol Interference:符号間干渉）を取り除
くために帯域制限及び波形整形を行う。
−２１、２２は低域通過フィルタ−より構成され、ＩＳ
Ｉ（Inter-Symbol Interference:符号間干渉）を取り除
くために帯域制限及び波形整形を行う。
【００３５】即ち、内部変調を防止するためにベ−スバ
ンドに帯域制限された第１及び第２パルス整形フィルタ
−２１、２２を経た後変調器２３で直交振幅及び位相変
調された信号がｒビットとして出力される。
ンドに帯域制限された第１及び第２パルス整形フィルタ
−２１、２２を経た後変調器２３で直交振幅及び位相変
調された信号がｒビットとして出力される。
【００３６】パイロット信号発生器３１では搬送波復元
のために搬送波周波数ｆｃの２倍の周波数２ｆｃを有す
るパイロット信号を発生し第２加算器３２の第１入力端
子に出力する。
のために搬送波周波数ｆｃの２倍の周波数２ｆｃを有す
るパイロット信号を発生し第２加算器３２の第１入力端
子に出力する。
【００３７】第２加算器３２ではｒビットの変調された
信号とパイロット信号を加算しｓビットの信号を出力す
る。
信号とパイロット信号を加算しｓビットの信号を出力す
る。
【００３８】Ｄ／Ａ変換器４１では第２加算器３２の出
力をアナログ信号に変換し、記録増幅器４２で増幅す
る。
力をアナログ信号に変換し、記録増幅器４２で増幅す
る。
【００３９】バイアス信号発生器４３から発生するバイ
アス信号ｆB は記録信号帯域で最大周波数ｆH と、 ｆB ≧３ｆH …（１） のような関係を有するように記録する。
アス信号ｆB は記録信号帯域で最大周波数ｆH と、 ｆB ≧３ｆH …（１） のような関係を有するように記録する。
【００４０】第３加算器４４ではバイアス信号と記録増
幅器４２の出力信号を加算し記録ヘッド５１により磁気
記録媒体５２に磁化信号として記録されるようにする。
このバイアス信号は磁化信号のヒステリシス特性を補正
するためのものである。
幅器４２の出力信号を加算し記録ヘッド５１により磁気
記録媒体５２に磁化信号として記録されるようにする。
このバイアス信号は磁化信号のヒステリシス特性を補正
するためのものである。
【００４１】復調過程は前述した変調過程の逆順過程よ
りなる。
りなる。
【００４２】磁気記録媒体５２に記録された変調された
信号を再生ヘッド５３により再生した後この再生信号を
再生増幅器６１で増幅する。
信号を再生ヘッド５３により再生した後この再生信号を
再生増幅器６１で増幅する。
【００４３】位相変移器６２は記録の際の磁気チャネル
の微分特性による９０°位相シフトを補償するために、
再生増幅器６１から再生された信号を９０°位相シフト
させる。
の微分特性による９０°位相シフトを補償するために、
再生増幅器６１から再生された信号を９０°位相シフト
させる。
【００４４】低域通過フィルタ−６３では位相変移器６
２の出力から変調された信号が載せられたベ−ス帯域を
検出する。
２の出力から変調された信号が載せられたベ−ス帯域を
検出する。
【００４５】Ａ／Ｄ変換器６４では低域通過フィルタ−
６３の出力をｃビットのディジタル信号形に変換した
後、帯域通過等化器６５を経て復調器８１に入力する。
帯域通過等化器６５は伝送系から発生した歪曲及び信号
の劣化を補正する。
６３の出力をｃビットのディジタル信号形に変換した
後、帯域通過等化器６５を経て復調器８１に入力する。
帯域通過等化器６５は伝送系から発生した歪曲及び信号
の劣化を補正する。
【００４６】一方、帯域通過フィルタ−７１では再生増
幅器６１で増幅された信号中パイロット信号の載せられ
た帯域を検出する。ＰＬＬ器７２では帯域通過フィルタ
−７１の出力からγＭＨｚの変調クロック信号（搬送
波）を検出し復調器８１に出力する。
幅器６１で増幅された信号中パイロット信号の載せられ
た帯域を検出する。ＰＬＬ器７２では帯域通過フィルタ
−７１の出力からγＭＨｚの変調クロック信号（搬送
波）を検出し復調器８１に出力する。
【００４７】復調器８１では帯域通過等化器６５の出力
とＰＬＬ器７２の出力クロックを入力し第１及び第２キ
ャリヤ信号を発生し、このキャリヤ信号を平衡変調し
Ｉ、Ｑチャネルデ−タを出力する。
とＰＬＬ器７２の出力クロックを入力し第１及び第２キ
ャリヤ信号を発生し、このキャリヤ信号を平衡変調し
Ｉ、Ｑチャネルデ−タを出力する。
【００４８】したがって、復調器８１はコンボリュ−シ
ョン符号化されたデ−タを形成しｄビットを有する２チ
ャネルの復調信号を出力する。
ョン符号化されたデ−タを形成しｄビットを有する２チ
ャネルの復調信号を出力する。
【００４９】第１及び第２整合フィルタ−８２、８３で
は復調器８１の出力帯域を制限する。この整合フィルタ
−は変調の際に第１及び第２パルス整形フィルタ−２
１、２２の特性に合わせて符号間干渉に関係なく動作を
可能にするために設けられる。この符号間干渉は、磁気
記録／再生部５０の周波数特性により再生信号で発生す
る。
は復調器８１の出力帯域を制限する。この整合フィルタ
−は変調の際に第１及び第２パルス整形フィルタ−２
１、２２の特性に合わせて符号間干渉に関係なく動作を
可能にするために設けられる。この符号間干渉は、磁気
記録／再生部５０の周波数特性により再生信号で発生す
る。
【００５０】従って、復調器８１のコンボリュ−ション
符号化されたデ−タを第１及び第２整合フィルタ−８
２、８３を経ることにより、帯域制限され雑音が取り除
かれ、Ｓ／Ｎ比が向上される。
符号化されたデ−タを第１及び第２整合フィルタ−８
２、８３を経ることにより、帯域制限され雑音が取り除
かれ、Ｓ／Ｎ比が向上される。
【００５１】次に、雑音除去部９０により更に信号対雑
音比を改善する。
音比を改善する。
【００５２】第１及び第２デシメ−ション器９１、９２
では第１及び第２整合フィルタ−８２、８３の出力をデ
シメ−ションする。第１及び第２整合フィルタ−８２、
８３と第１及び第２デシメ−ション器９１、９２を通じ
てそれぞれ帯域制限とクロック周波数の減少が生ずる。
では第１及び第２整合フィルタ−８２、８３の出力をデ
シメ−ションする。第１及び第２整合フィルタ−８２、
８３と第１及び第２デシメ−ション器９１、９２を通じ
てそれぞれ帯域制限とクロック周波数の減少が生ずる。
【００５３】第１及び第２ベ−ス帯域等化器９３、９４
では第１及び第２デシメ−ション器９１、９２のＩ、Ｑ
チャネルの２つの信号を等化させる。
では第１及び第２デシメ−ション器９１、９２のＩ、Ｑ
チャネルの２つの信号を等化させる。
【００５４】第３及び第４デシメ−ション器９５、９６
では第１及び第２ベ−ス帯域等化器９３、９４の出力を
再びデシメ−ションし同期信号検出器１０１及びデコ−
ダ−１０２に出力する。
では第１及び第２ベ−ス帯域等化器９３、９４の出力を
再びデシメ−ションし同期信号検出器１０１及びデコ−
ダ−１０２に出力する。
【００５５】第１及び第２ベ−ス帯域等化器９３、９４
と第３及び第４デシメ−ション器９５、９６を通じてそ
れぞれ信号補間とクロック周波数の減少が生ずる。
と第３及び第４デシメ−ション器９５、９６を通じてそ
れぞれ信号補間とクロック周波数の減少が生ずる。
【００５６】ここで、２度のデシメ−ションを経ること
はクロック周波数を低めシステムの安定性を図るためで
ある。
はクロック周波数を低めシステムの安定性を図るためで
ある。
【００５７】同期信号検出器１０１では第３及び第４デ
シメ−ション器９５、９６の出力から同期信号を検出し
デコ−ダ−１０２に出力する。
シメ−ション器９５、９６の出力から同期信号を検出し
デコ−ダ−１０２に出力する。
【００５８】デコ−ダ−１０２ではＩ、Ｑチャネルの復
調された信号を同期信号に合わせてデコ−ディングしビ
タビデコ−ダ−が用いられる。
調された信号を同期信号に合わせてデコ−ディングしビ
タビデコ−ダ−が用いられる。
【００５９】即ち、デコ−ダ−１０２では最尤号復号法
（ＭＬＤ：Maximum Likelihood Decoding ）により受信
デ−タ系列とハミング距離の一番短い経路を選択して復
号化する。
（ＭＬＤ：Maximum Likelihood Decoding ）により受信
デ−タ系列とハミング距離の一番短い経路を選択して復
号化する。
【００６０】図２は図１に示した変調器の概念を説明す
るための図面である。
るための図面である。
【００６１】図２によれば、Ｉ、Ｑチャネルに分離され
デ−タが入力されればそのデ−タに第１及び第２キャリ
ヤ信号（それぞれ９０°の位相差がある）を乗算した
後、両信号を加えると直交振幅位相変調された信号が出
力される。
デ−タが入力されればそのデ−タに第１及び第２キャリ
ヤ信号（それぞれ９０°の位相差がある）を乗算した
後、両信号を加えると直交振幅位相変調された信号が出
力される。
【００６２】既存では上の信号処理がアナログで処理さ
れたが本発明ではディジタルで処理することにより雑音
及び周辺環境による信号の歪曲が改善できる。
れたが本発明ではディジタルで処理することにより雑音
及び周辺環境による信号の歪曲が改善できる。
【００６３】即ち、図１に示した変調器２３は直交振幅
変調器（quadrature amplitude modulator：ＱＡＭ）で
ある。
変調器（quadrature amplitude modulator：ＱＡＭ）で
ある。
【００６４】変調器２３では図２に示したようにシステ
ムクロック周波数に合わせて第１キャリヤ周波数発生器
２４でキャリヤ信号を発生する。
ムクロック周波数に合わせて第１キャリヤ周波数発生器
２４でキャリヤ信号を発生する。
【００６５】第１キャリヤ信号Ｃ１(t) は、 Ｃ１(t) ＝Ａ・ＳＩＮωｃ・ｔ …（２） で表現できるｉビット信号であり、第１平衡変調器２５
に出力される。
に出力される。
【００６６】第１平衡変調器２５では第１パルス整形フ
ィルタ−２１からＩチャネルに出力される（ｍ＋ｋ）／
２ビット信号と第１キャリヤ信号を平衡変調しｐビット
の信号を第１加算器２７の第１入力端子に出力する。
ィルタ−２１からＩチャネルに出力される（ｍ＋ｋ）／
２ビット信号と第１キャリヤ信号を平衡変調しｐビット
の信号を第１加算器２７の第１入力端子に出力する。
【００６７】一方、第１キャリヤ周波数発生器２４から
発生するＣ１(t) ＝Ａ・ＳＩＮωｃ・ｔ信号とは±９０
°の位相差を有する第２キャリヤ信号Ｃ２(t) は、 Ｃ２(t) ＝Ａ・ＣＯＳωｃ・ｔ …（３） で表現でき、第２平衡変調器２６では第２キャリヤ信号
と第２パルス整形フィルタ−２２からＱチャネルに出力
される（ｍ＋ｋ）／２ビット信号を平衡変調しｑビット
の信号として第１加算器２７の第２入力端子に出力す
る。
発生するＣ１(t) ＝Ａ・ＳＩＮωｃ・ｔ信号とは±９０
°の位相差を有する第２キャリヤ信号Ｃ２(t) は、 Ｃ２(t) ＝Ａ・ＣＯＳωｃ・ｔ …（３） で表現でき、第２平衡変調器２６では第２キャリヤ信号
と第２パルス整形フィルタ−２２からＱチャネルに出力
される（ｍ＋ｋ）／２ビット信号を平衡変調しｑビット
の信号として第１加算器２７の第２入力端子に出力す
る。
【００６８】第１加算器２７の出力をＳ(t) とすれば、 Ｓ(t)=(m+k) ／２・Ａ・ＣＯＳωｃ・ｔ＋(m+k) ／２・Ａ・ＳＩＮωｃ・ｔ …（４） で表現でき、ｒビットの信号として第２加算器３２の第
２入力端子に出力する。
２入力端子に出力する。
【００６９】図３の（Ａ）は変調の際用いられる変調ク
ロックを示し、図３の（Ｂ）はＩチャネルの（ｍ＋ｋ）
／２ビットの並列入力を示し、図３の（Ｃ）はｉビット
に並列入力される第１キャリヤ信号を示し、図３の
（Ｄ）は第１加算器２７の出力である直交振幅変調され
たデ−タを示す。
ロックを示し、図３の（Ｂ）はＩチャネルの（ｍ＋ｋ）
／２ビットの並列入力を示し、図３の（Ｃ）はｉビット
に並列入力される第１キャリヤ信号を示し、図３の
（Ｄ）は第１加算器２７の出力である直交振幅変調され
たデ−タを示す。
【００７０】図３の（Ａ）乃至（Ｄ）にはＩチャネルの
変調信号の例を挙げたが、このような変調がＩ、Ｑ両チ
ャネルに同時に成される。
変調信号の例を挙げたが、このような変調がＩ、Ｑ両チ
ャネルに同時に成される。
【００７１】図４は図２に示した変調器の概念を利用し
た本実施例による変調器のブロック図である。本実施例
による変調器の特徴は入力から出力までの変調信号処理
過程がディジタルで信号処理されるという点である。
た本実施例による変調器のブロック図である。本実施例
による変調器の特徴は入力から出力までの変調信号処理
過程がディジタルで信号処理されるという点である。
【００７２】図４に示すように、本実施例の変調器は以
下の構成を有する。キャリヤ信号発生器２４は、第
（２）式のようにサイン成分で表現できる第１キャリヤ
信号の格納された第１ＲＯＭ２４１、第（３）式のよう
にコサイン成分で表現できる第２キャリヤ信号の格納さ
れた第２ＲＯＭ２４２よりなる。
下の構成を有する。キャリヤ信号発生器２４は、第
（２）式のようにサイン成分で表現できる第１キャリヤ
信号の格納された第１ＲＯＭ２４１、第（３）式のよう
にコサイン成分で表現できる第２キャリヤ信号の格納さ
れた第２ＲＯＭ２４２よりなる。
【００７３】第１平衡変調器２５は、第１パルス整形フ
ィルタ−２２から出力されるＩチャネルのデ−タと第１
ＲＯＭ２４１から出力される第１キャリヤ信号を組み合
わせる第１アンドゲ−ト組合せ回路２５１、第１アンド
ゲ−ト組合せ回路２５１の出力を加算する第１加算器組
合せ回路２５２、第１加算器組合せ回路２５２の出力を
一時格納する第１ラッチ２５３よりなる。又、第２平衡
変調器２６は、第２パルス整形フィルタ−２３から出力
されるＱチャネルデ−タと第２ＲＯＭ２４２から出力さ
れる第２キャリヤ信号を組み合わせる第２アンドゲ−ト
組合せ回路２６１、第２アンドゲ−ト組合せ回路２６１
の出力を加算する第２加算器組合せ回路２６２、第２加
算器組合せ回路２６２の出力を一時格納する第２ラッチ
２６３よりなる。
ィルタ−２２から出力されるＩチャネルのデ−タと第１
ＲＯＭ２４１から出力される第１キャリヤ信号を組み合
わせる第１アンドゲ−ト組合せ回路２５１、第１アンド
ゲ−ト組合せ回路２５１の出力を加算する第１加算器組
合せ回路２５２、第１加算器組合せ回路２５２の出力を
一時格納する第１ラッチ２５３よりなる。又、第２平衡
変調器２６は、第２パルス整形フィルタ−２３から出力
されるＱチャネルデ−タと第２ＲＯＭ２４２から出力さ
れる第２キャリヤ信号を組み合わせる第２アンドゲ−ト
組合せ回路２６１、第２アンドゲ−ト組合せ回路２６１
の出力を加算する第２加算器組合せ回路２６２、第２加
算器組合せ回路２６２の出力を一時格納する第２ラッチ
２６３よりなる。
【００７４】更に、第１加算器２７は、第１ラッチ２５
３の出力と第２ラッチ２６３の出力であるｐビットのＩ
チャネルの変調信号とｑビットのＱチャネルの変調信号
を加算する第３加算器組合せ回路２７１、第３加算器組
合せ回路２７１の出力であるｒビットの直交振幅変調さ
れた信号を一時格納する第３ラッチ２７２より構成され
ている。
３の出力と第２ラッチ２６３の出力であるｐビットのＩ
チャネルの変調信号とｑビットのＱチャネルの変調信号
を加算する第３加算器組合せ回路２７１、第３加算器組
合せ回路２７１の出力であるｒビットの直交振幅変調さ
れた信号を一時格納する第３ラッチ２７２より構成され
ている。
【００７５】図５は図４に示した変調器の詳細な回路図
である。
である。
【００７６】図５を参照すれば、第１乗算器２５０は図
４に示した第１アンドゲ−ト組合わせ回路２５１と第１
加算器組合せ回路２５２を対応させたものであり、第２
乗算器２６０は図４に示した第２アンドゲ−ト組合せ回
路２６１と第２加算器組合せ回路２６２を対応させたも
のであり、第１ラッチ乃至第３ラッチ２５３、２６３、
２７２はＤフリップフロップより構成され、第３加算器
組合せ回路２７１は加算器に対応される。
４に示した第１アンドゲ−ト組合わせ回路２５１と第１
加算器組合せ回路２５２を対応させたものであり、第２
乗算器２６０は図４に示した第２アンドゲ−ト組合せ回
路２６１と第２加算器組合せ回路２６２を対応させたも
のであり、第１ラッチ乃至第３ラッチ２５３、２６３、
２７２はＤフリップフロップより構成され、第３加算器
組合せ回路２７１は加算器に対応される。
【００７７】次いで、図４の動作を図５乃至図７を用い
て説明する。
て説明する。
【００７８】図４によれば、入力されるディジタルデ−
タがそれぞれＩ、Ｑチャネルに分離され第１及び第２ア
ンドゲ−ト組合せ回路２５１、２６１に入力される。第
１ＲＯＭ２４１からのサイン成分のディジタルデ−タ
（第１キャリヤ信号）とＩチャネルデ−タは第１アンド
ゲ−ト組合せ回路２５１と第１加算器組合せ回路２５２
で乗算を行った後第１ラッチ２５３にラッチされる。
タがそれぞれＩ、Ｑチャネルに分離され第１及び第２ア
ンドゲ−ト組合せ回路２５１、２６１に入力される。第
１ＲＯＭ２４１からのサイン成分のディジタルデ−タ
（第１キャリヤ信号）とＩチャネルデ−タは第１アンド
ゲ−ト組合せ回路２５１と第１加算器組合せ回路２５２
で乗算を行った後第１ラッチ２５３にラッチされる。
【００７９】第２ＲＯＭ２４２からのコサイン成分のデ
ィジタルデ−タ（第２キャリヤ信号）とＱチャネルのデ
−タは第２アンドゲ−ト組合せ回路２６１と第２加算器
組合せ回路２６２で乗算を行った後第２ラッチ２６３に
ラッチされる。
ィジタルデ−タ（第２キャリヤ信号）とＱチャネルのデ
−タは第２アンドゲ−ト組合せ回路２６１と第２加算器
組合せ回路２６２で乗算を行った後第２ラッチ２６３に
ラッチされる。
【００８０】第３加算器組合せ回路２７１ではＩ、Ｑ信
号が合成され、第３ラッチ２７２を介して直交変調され
た信号が出力される。入力デ−タＤｉとキャリヤＣｉが
乗算され出力はＭｉとなる。ここで、ｉは１からｎまで
の整数である。
号が合成され、第３ラッチ２７２を介して直交変調され
た信号が出力される。入力デ−タＤｉとキャリヤＣｉが
乗算され出力はＭｉとなる。ここで、ｉは１からｎまで
の整数である。
【００８１】ここで、ディジタル的な構成方法を示すキ
ャリヤ周波数の構成例は図６の（Ａ）〜（Ｃ）及び図７
の（Ａ）〜（Ｃ）に示した通りである。
ャリヤ周波数の構成例は図６の（Ａ）〜（Ｃ）及び図７
の（Ａ）〜（Ｃ）に示した通りである。
【００８２】例えば、キャリヤ周波数が５．３３２ＭＨ
ｚである波形をディジタルで示せば図６の（Ａ）のよう
に表現できる。図６の（Ａ）はＫ（ＭＨｚ）の周波数を
有する第１キャリヤ信号Ｃ１(t) の１波長を示し、水平
軸はアドレス０から２n −１までを示しており、垂直軸
は振幅に対する量子化レベルを示す。
ｚである波形をディジタルで示せば図６の（Ａ）のよう
に表現できる。図６の（Ａ）はＫ（ＭＨｚ）の周波数を
有する第１キャリヤ信号Ｃ１(t) の１波長を示し、水平
軸はアドレス０から２n −１までを示しており、垂直軸
は振幅に対する量子化レベルを示す。
【００８３】アドレスを１０ビット、振幅を４ビットで
量子化しテ−ブルで示せば図６Ｂに示したように表現で
きる。図６Ｂはアドレスと振幅の関係を示し、ｙは等間
隔の振幅を示す。ｙ＝ｓｉｎ（２n-2 ／９０）・ｍで表
現する。
量子化しテ−ブルで示せば図６Ｂに示したように表現で
きる。図６Ｂはアドレスと振幅の関係を示し、ｙは等間
隔の振幅を示す。ｙ＝ｓｉｎ（２n-2 ／９０）・ｍで表
現する。
【００８４】ここで、もし２６ＭＨｚのクロックでこの
テ−ブルを読めば約４．８７６個のデ−タ値のみ読み取
られる。その関係は、 ２６ＭＨｚ／５．３３２ＭＨｚ＝４．８７６ である。そして、この結果、 １０２４／４．８７６＝２１０ となる。
テ−ブルを読めば約４．８７６個のデ−タ値のみ読み取
られる。その関係は、 ２６ＭＨｚ／５．３３２ＭＨｚ＝４．８７６ である。そして、この結果、 １０２４／４．８７６＝２１０ となる。
【００８５】即ち、これは１０２４のアドレスを２１０
個の間隔で読み続けることを意味する。このような遂行
を反復すれば５１３番目に再び始めに読んだ値と同じ値
を反復して読むようになる。そうすれば、残りの５１２
の値は捨て反復的な５１２個の値のみを取りＲＯＭ等を
利用してテ−ブルを構成したものが第１ＲＯＭ２４１で
ある。
個の間隔で読み続けることを意味する。このような遂行
を反復すれば５１３番目に再び始めに読んだ値と同じ値
を反復して読むようになる。そうすれば、残りの５１２
の値は捨て反復的な５１２個の値のみを取りＲＯＭ等を
利用してテ−ブルを構成したものが第１ＲＯＭ２４１で
ある。
【００８６】図６の（Ｃ）はこのような関係により構成
されたテ−ブルを示す。このテ−ブルはクロック信号が
入る度に実際的なアドレス０乃至５１１までを順次的に
反復して読む。
されたテ−ブルを示す。このテ−ブルはクロック信号が
入る度に実際的なアドレス０乃至５１１までを順次的に
反復して読む。
【００８７】図７の（Ａ）はＫ（ＭＨｚ）周波数を有す
る第２キャリヤ信号Ｃ２(t) の１波長を示し、水平軸は
アドレス番号０から２n −１までを示しており、垂直軸
は振幅に対する量子化レベルを示す。
る第２キャリヤ信号Ｃ２(t) の１波長を示し、水平軸は
アドレス番号０から２n −１までを示しており、垂直軸
は振幅に対する量子化レベルを示す。
【００８８】図７の（Ｂ）はアドレスと振幅の関係を示
し、ｙはアドレス１ずつ増加する度に一定した振幅の増
減分を示す。
し、ｙはアドレス１ずつ増加する度に一定した振幅の増
減分を示す。
【００８９】このような関係により図７の（Ｃ）に示し
たテ−ブルは、クロック信号が入る度に実際的なアドレ
ス０から５１１までを順次的に反復して読み、このアド
レスに格納された値がコサイン成分の第２キャリヤ信号
となり第２ＲＯＭ２４２に格納される。
たテ−ブルは、クロック信号が入る度に実際的なアドレ
ス０から５１１までを順次的に反復して読み、このアド
レスに格納された値がコサイン成分の第２キャリヤ信号
となり第２ＲＯＭ２４２に格納される。
【００９０】図８は図１に示した復調器の概念を説明す
るための図であり、変調の逆順で処理が行われる。図８
において、入力される変調信号は第３及び第４平衡変調
器８５、８６の第１入力に入力される。
るための図であり、変調の逆順で処理が行われる。図８
において、入力される変調信号は第３及び第４平衡変調
器８５、８６の第１入力に入力される。
【００９１】入力される信号の周波数ｆｃを有するクロ
ック周波数により第２キャリヤ周波数発生器８４から発
生する第１及び第２キャリヤ信号が第３及び第４平衡変
調器８５、８６の第２入力にそれぞれ入力される。
ック周波数により第２キャリヤ周波数発生器８４から発
生する第１及び第２キャリヤ信号が第３及び第４平衡変
調器８５、８６の第２入力にそれぞれ入力される。
【００９２】第４平衡変調器８６に入力されるコサイン
成分で表現できる第２キャリヤ信号はサイン成分で表現
できる第１キャリヤ信号に比べ９０°位相シフトした信
号である。変調された入力信号は第３及び第４平衡変調
器８５、８６で２つのキャリヤ信号によりそれぞれ平衡
変調される。
成分で表現できる第２キャリヤ信号はサイン成分で表現
できる第１キャリヤ信号に比べ９０°位相シフトした信
号である。変調された入力信号は第３及び第４平衡変調
器８５、８６で２つのキャリヤ信号によりそれぞれ平衡
変調される。
【００９３】図９は図１に示した本発明の実施例に用い
られる復調器の詳細なブロック図である。
られる復調器の詳細なブロック図である。
【００９４】図９によると、第２キャリヤ周波数発生器
８４はサイン成分で表現できる第１キャリヤ信号の格納
された第３ＲＯＭ８４１、コサイン成分で表現できる第
２キャリヤ信号の格納された第４ＲＯＭ８４２に当たり
このＲＯＭに格納される信号は図６の（Ａ）〜（Ｃ）及
び図７の（あ）〜（Ｃ）を用いて前述した通り、第１Ｒ
ＯＭ２４１及び第２ＲＯＭ２４２に格納された信号と同
一である。
８４はサイン成分で表現できる第１キャリヤ信号の格納
された第３ＲＯＭ８４１、コサイン成分で表現できる第
２キャリヤ信号の格納された第４ＲＯＭ８４２に当たり
このＲＯＭに格納される信号は図６の（Ａ）〜（Ｃ）及
び図７の（あ）〜（Ｃ）を用いて前述した通り、第１Ｒ
ＯＭ２４１及び第２ＲＯＭ２４２に格納された信号と同
一である。
【００９５】第３平衡変調器８５は帯域通過等化器６５
から出力される変調された信号と第３ＲＯＭ８４１から
出力される第１キャリヤ信号を組み合わせる第４アンド
ゲ−ト組合せ回路８５１、第４アンドゲ−ト組合せ回路
８５１の出力を加算する第４加算器組合せ回路８５２、
第４加算器組合せ回路８５２の出力を一時格納する第４
ラッチ８５３を有する。ここで、第４アンドゲ−ト組合
せ回路８５１、第４加算器組合せ回路８５２は乗算器で
構成され得る。
から出力される変調された信号と第３ＲＯＭ８４１から
出力される第１キャリヤ信号を組み合わせる第４アンド
ゲ−ト組合せ回路８５１、第４アンドゲ−ト組合せ回路
８５１の出力を加算する第４加算器組合せ回路８５２、
第４加算器組合せ回路８５２の出力を一時格納する第４
ラッチ８５３を有する。ここで、第４アンドゲ−ト組合
せ回路８５１、第４加算器組合せ回路８５２は乗算器で
構成され得る。
【００９６】第４平衡変調器８６は帯域通過等化器６５
から出力される変調された信号と第４ＲＯＭ８４２から
出力される第２キャリヤ信号を組み合わせる第５アンド
ゲ−ト組合せ回路８６１、第５アンドゲ−ト組合せ回路
８６１の出力を加算する第５加算器組合せ回路８６２、
第５加算器組合せ回路８６２の出力を一時格納する第５
ラッチ８６３を有する。ここで、第５アンドゲ−ト組合
せ回路８６１、第５加算器組合せ回路８６２は乗算器で
構成され得る。
から出力される変調された信号と第４ＲＯＭ８４２から
出力される第２キャリヤ信号を組み合わせる第５アンド
ゲ−ト組合せ回路８６１、第５アンドゲ−ト組合せ回路
８６１の出力を加算する第５加算器組合せ回路８６２、
第５加算器組合せ回路８６２の出力を一時格納する第５
ラッチ８６３を有する。ここで、第５アンドゲ−ト組合
せ回路８６１、第５加算器組合せ回路８６２は乗算器で
構成され得る。
【００９７】以上説明したように、実施例１によれば、
直交振幅及び位相変調を利用して記録を行うので、記録
効率が向上する。又、信号処理全体をディジタルで処理
し、低いエラー率と高い記録効率を達成することが可能
となる。
直交振幅及び位相変調を利用して記録を行うので、記録
効率が向上する。又、信号処理全体をディジタルで処理
し、低いエラー率と高い記録効率を達成することが可能
となる。
【００９８】＜実施例２＞図１０は実施例２によるディ
ジタル信号磁気記録再生装置のブロック図である。実施
例２のディジタル信号磁気記録再生装置は以下の構成を
備える。
ジタル信号磁気記録再生装置のブロック図である。実施
例２のディジタル信号磁気記録再生装置は以下の構成を
備える。
【００９９】同期信号挿入部１１０は、入力されるディ
ジタルデ−タに同期信号を挿入する。同期信号制御部１
２０は、システム全体を同期させるための制御を行う。
マルチプレクサ−１３０は、同期信号制御部１２０から
出力される同期フラグ信号により同期信号挿入部１１０
の出力を選択出力する。
ジタルデ−タに同期信号を挿入する。同期信号制御部１
２０は、システム全体を同期させるための制御を行う。
マルチプレクサ−１３０は、同期信号制御部１２０から
出力される同期フラグ信号により同期信号挿入部１１０
の出力を選択出力する。
【０１００】符号化部１４０は、マルチプレクサ−１３
０から出力されるデ−タ中の一部のビットを並列遷移
し、これを一時格納するバッファ−１４１、マルチプレ
クサ−１３０から出力されるデ−タ中残りのビットのデ
−タに対しコ−ディングゲイン及びビットエラ−率を鑑
みて符号化するコンボリュ−ションエンコ−ダ−１４
２、コンボリュ−ションエンコ−ダ−１４２を通じた信
号点間の関係を復号の際コ−ディングゲインが大きくな
るように設定したマッパ−１４３より構成されている。
０から出力されるデ−タ中の一部のビットを並列遷移
し、これを一時格納するバッファ−１４１、マルチプレ
クサ−１３０から出力されるデ−タ中残りのビットのデ
−タに対しコ−ディングゲイン及びビットエラ−率を鑑
みて符号化するコンボリュ−ションエンコ−ダ−１４
２、コンボリュ−ションエンコ−ダ−１４２を通じた信
号点間の関係を復号の際コ−ディングゲインが大きくな
るように設定したマッパ−１４３より構成されている。
【０１０１】変調部１５０は、マッパ−１４３から出力
されるＩ、Ｑチャネルデ−タのベ−スバンド帯域幅を制
限し相互シンボル干渉がないようにする第１及び第２パ
ルス整形フィルタ−１５１、１５２、ＲＯＭテ−ブルを
利用し搬送波を発生させ、この搬送波を利用しマッパ−
１４３の２チャネル出力を直交振幅及び位相変調をする
変調器１５３よりなる。又、パイロット信号混合部１６
０は、キャリヤ周波数と同期化させ復調を容易にするパ
イロット信号発生器１６１、変調器１５３の変調された
デ−タとパイロット信号を加算する第１加算器１６２よ
りなる。
されるＩ、Ｑチャネルデ−タのベ−スバンド帯域幅を制
限し相互シンボル干渉がないようにする第１及び第２パ
ルス整形フィルタ−１５１、１５２、ＲＯＭテ−ブルを
利用し搬送波を発生させ、この搬送波を利用しマッパ−
１４３の２チャネル出力を直交振幅及び位相変調をする
変調器１５３よりなる。又、パイロット信号混合部１６
０は、キャリヤ周波数と同期化させ復調を容易にするパ
イロット信号発生器１６１、変調器１５３の変調された
デ−タとパイロット信号を加算する第１加算器１６２よ
りなる。
【０１０２】記録制御部１７０は、第１加算器１６２の
出力をアナログ信号に変換するＤ／Ａ変換器１７１、磁
気チャネルの非線形特性を考慮し磁化特性曲線の線形部
分を利用するためのバイアス信号発生器１７２、Ｄ／Ａ
変換器１７１の出力とバイアス信号発生器１７２のバイ
アス信号を加算する第２加算器１７３よりなる。磁気記
録／再生部１８０は、第２加算器１７３の出力を磁気記
録媒体１８２に磁化信号として記録する記録ヘッド１８
１、磁気記録媒体１８２に記録された磁化信号を再生す
る再生ヘッド１８３よりなる。
出力をアナログ信号に変換するＤ／Ａ変換器１７１、磁
気チャネルの非線形特性を考慮し磁化特性曲線の線形部
分を利用するためのバイアス信号発生器１７２、Ｄ／Ａ
変換器１７１の出力とバイアス信号発生器１７２のバイ
アス信号を加算する第２加算器１７３よりなる。磁気記
録／再生部１８０は、第２加算器１７３の出力を磁気記
録媒体１８２に磁化信号として記録する記録ヘッド１８
１、磁気記録媒体１８２に記録された磁化信号を再生す
る再生ヘッド１８３よりなる。
【０１０３】再生制御部１９０は、再生ヘッド１８３に
より再生される信号をＡ／Ｄ変換するＡ／Ｄ変換器１９
１、再生信号に対する磁気チャネルの微分特性による位
相補正及び信号の振幅減衰を補正する再生等化器１９２
よりなる。搬送波復元部２００は、再生ヘッド１８３よ
り再生された信号からパイロット信号の載せられた周波
数帯域を検出する帯域通過フィルタ−２０１、帯域通過
フィルタ−２０１の出力からキャリヤ信号と同一の周波
数を有するクロック信号を検出するＰＬＬで構成される
搬送波再生器２０２よりなる。
より再生される信号をＡ／Ｄ変換するＡ／Ｄ変換器１９
１、再生信号に対する磁気チャネルの微分特性による位
相補正及び信号の振幅減衰を補正する再生等化器１９２
よりなる。搬送波復元部２００は、再生ヘッド１８３よ
り再生された信号からパイロット信号の載せられた周波
数帯域を検出する帯域通過フィルタ−２０１、帯域通過
フィルタ−２０１の出力からキャリヤ信号と同一の周波
数を有するクロック信号を検出するＰＬＬで構成される
搬送波再生器２０２よりなる。
【０１０４】復調部２１０は、再生された搬送波を利用
して変調された信号をＩ、Ｑチャネルデ−タに復調する
復調器２１１と、復調器２１１の出力の振幅及び位相補
正する第１及び第２低域等化器２１２、２１３よりな
る。同期フラグ検出部２２０は、第１及び第２低域等化
器２１２、２１３より復調された信号から同期フラグ信
号を復旧する。
して変調された信号をＩ、Ｑチャネルデ−タに復調する
復調器２１１と、復調器２１１の出力の振幅及び位相補
正する第１及び第２低域等化器２１２、２１３よりな
る。同期フラグ検出部２２０は、第１及び第２低域等化
器２１２、２１３より復調された信号から同期フラグ信
号を復旧する。
【０１０５】ビタビデコ−ダ−２３０は、第１及び第２
低域等化器２１２、２１３から復調されたＩ、Ｑチャネ
ルデ−タは各ブランチに対する評価量を計算するブラン
チ評価量計算回路２３１、時間上で示したトレリス図上
の各状態によるブランチ評価量を比較し評価量の一番小
さい値を選択する加算器／比較器／選択器回路２３２、
加算器／比較器／選択器回路２３２の出力を格納する状
態メモリ２３３、加算器／比較器／選択器回路２３２か
ら各状態による生存パスに対する情報を復号するノント
レ−スパルメモリ２３４から構成される。
低域等化器２１２、２１３から復調されたＩ、Ｑチャネ
ルデ−タは各ブランチに対する評価量を計算するブラン
チ評価量計算回路２３１、時間上で示したトレリス図上
の各状態によるブランチ評価量を比較し評価量の一番小
さい値を選択する加算器／比較器／選択器回路２３２、
加算器／比較器／選択器回路２３２の出力を格納する状
態メモリ２３３、加算器／比較器／選択器回路２３２か
ら各状態による生存パスに対する情報を復号するノント
レ−スパルメモリ２３４から構成される。
【０１０６】次いで、図１０に示したディジタル信号磁
気記録再生装置の動作を図１１の（Ａ）から（Ｆ）を用
いて説明する。
気記録再生装置の動作を図１１の（Ａ）から（Ｆ）を用
いて説明する。
【０１０７】図１１の（Ａ）に示したようなｍビットの
ディジタルデ−タが同期信号挿入部１１０に入力されれ
ば図１１の（Ｂ）に示したシステムクロックに合わせて
ディジタルデ−タに同期信号が挿入され図１１の（Ｃ）
ビタビデコ−ダ−２３０に示したような信号形として出
力されマルチプレクサ−１３０に入力される。
ディジタルデ−タが同期信号挿入部１１０に入力されれ
ば図１１の（Ｂ）に示したシステムクロックに合わせて
ディジタルデ−タに同期信号が挿入され図１１の（Ｃ）
ビタビデコ−ダ−２３０に示したような信号形として出
力されマルチプレクサ−１３０に入力される。
【０１０８】同期信号挿入部１１０により同期信号が添
加された信号（図１１の（Ｃ））はマルチプレクサ−１
３０を通じてｎビットとして出力され、この出力ビット
中ｎ−２ビットは並列遷移されバッファ−１４１に入力
され残った２ビットはコンボリュ−ションエンコ−ダ−
１４２に入力される。
加された信号（図１１の（Ｃ））はマルチプレクサ−１
３０を通じてｎビットとして出力され、この出力ビット
中ｎ−２ビットは並列遷移されバッファ−１４１に入力
され残った２ビットはコンボリュ−ションエンコ−ダ−
１４２に入力される。
【０１０９】同期信号挿入部１１０から出力される図１
１の（Ｄ）に示したような同期フラグ信号は図１１の
（Ｂ）に示したシステムクロックに同期されシステム同
期化回路である同期信号制御部１２０に入力される。
１の（Ｄ）に示したような同期フラグ信号は図１１の
（Ｂ）に示したシステムクロックに同期されシステム同
期化回路である同期信号制御部１２０に入力される。
【０１１０】同期信号制御部１２０では図１１の（Ｅ）
に示した通り同期信号が載せられる期間の間は“ロ−”
であり、有効デ−タ期間の間は正常なクロック信号をコ
ンボリュ−ションエンコ−ダ−１４２に出力する。
に示した通り同期信号が載せられる期間の間は“ロ−”
であり、有効デ−タ期間の間は正常なクロック信号をコ
ンボリュ−ションエンコ−ダ−１４２に出力する。
【０１１１】マルチプレクサ−１３０を通じて出力され
るデ−タは同期信号制御部１２０から出力される図１１
の（Ｆ）に示したような同期フラグ信号が“ロ−
（０）”の間コンボリュ−ションエンコ−ダ−１４２を
通じてマッパ−１４３に入力され、同期フラグ信号が
“ハイ（１）”の間はコンボリュ−ションエンコ−ダ−
１４２は動作しない。この“ハイ（１）”である状態の
同期フラグ信号がマッパ−１４３のＳ端子に入力され、
同期信号が信号配列図上の原点にマッピングされる。
るデ−タは同期信号制御部１２０から出力される図１１
の（Ｆ）に示したような同期フラグ信号が“ロ−
（０）”の間コンボリュ−ションエンコ−ダ−１４２を
通じてマッパ−１４３に入力され、同期フラグ信号が
“ハイ（１）”の間はコンボリュ−ションエンコ−ダ−
１４２は動作しない。この“ハイ（１）”である状態の
同期フラグ信号がマッパ−１４３のＳ端子に入力され、
同期信号が信号配列図上の原点にマッピングされる。
【０１１２】マッパ−１４３を通じてＩ、Ｑチャネルに
分離された信号は、シンボル相互干渉ＩＳＩがなく磁気
チャネルの帯域幅に適するようにバンド帯域を制限する
第１及び第２パルス整形フィルタ−１５１、１５２を通
じて変調器１５３に入力される。
分離された信号は、シンボル相互干渉ＩＳＩがなく磁気
チャネルの帯域幅に適するようにバンド帯域を制限する
第１及び第２パルス整形フィルタ−１５１、１５２を通
じて変調器１５３に入力される。
【０１１３】ここで、変調器１５３は図２乃至図７で上
述した変調器と構成及びその動作において同一である。
述した変調器と構成及びその動作において同一である。
【０１１４】変調器１５３に入力された信号は図１１の
（Ｂ）で示されるシステムクロックに同期化された搬送
波信号で平衡変調される。この変調器１５３の出力は、
パイロット信号発生器１６１から発生する搬送波周波数
の２倍の周波数を有するパイロット信号と第１加算器１
６２で加算される。
（Ｂ）で示されるシステムクロックに同期化された搬送
波信号で平衡変調される。この変調器１５３の出力は、
パイロット信号発生器１６１から発生する搬送波周波数
の２倍の周波数を有するパイロット信号と第１加算器１
６２で加算される。
【０１１５】このパイロット信号は、信号復調の際に再
生される。そして、搬送波再生器２０２を通じて搬送波
を再生し、この再生された信号を同期化させ復調するた
めに用いられる。搬送波再生器２０２はＰＬＬで構成さ
れる。
生される。そして、搬送波再生器２０２を通じて搬送波
を再生し、この再生された信号を同期化させ復調するた
めに用いられる。搬送波再生器２０２はＰＬＬで構成さ
れる。
【０１１６】パイロット信号が加えられ、変調された信
号はＤ／Ａ変換器１７１を通じてアナログ信号に変換さ
れた後、磁気チャネルの磁化特性曲線上の線形部分を利
用して記録するために変調信号周波数の３倍以上の周波
数を有するバイアス信号をバイアス信号発生器１７２で
生成させ、これをアナログ信号に変換された変調された
信号に加えて磁気記録チャネル上に出力され記録され
る。
号はＤ／Ａ変換器１７１を通じてアナログ信号に変換さ
れた後、磁気チャネルの磁化特性曲線上の線形部分を利
用して記録するために変調信号周波数の３倍以上の周波
数を有するバイアス信号をバイアス信号発生器１７２で
生成させ、これをアナログ信号に変換された変調された
信号に加えて磁気記録チャネル上に出力され記録され
る。
【０１１７】磁気記録チャネル上に記録される信号の周
波数スペクトルは図１２に示した通りである。
波数スペクトルは図１２に示した通りである。
【０１１８】搬送は復元部２００において、磁気記録媒
体１８２を通じて再生される信号から帯域通過フィルタ
−２０１によりパイロット信号が検出され、搬送波再生
器２０２により再生信号に同期化された搬送波が再生さ
れ、復調器２１１に入力される。
体１８２を通じて再生される信号から帯域通過フィルタ
−２０１によりパイロット信号が検出され、搬送波再生
器２０２により再生信号に同期化された搬送波が再生さ
れ、復調器２１１に入力される。
【０１１９】又、磁気チャネル（磁気記録媒体）を通じ
て再生された信号はＡ／Ｄ変換器１９１を通じてディジ
タルデ−タに変換される。そして、等化器１９２を通じ
てチャネルにより歪曲された信号を補償した後復調器２
１１に入力される。この際、等化器１９２は磁気チャネ
ルの微分特性による９０°位相補正回路及び信号の振幅
減衰を補正する振幅補正回路で構成される。
て再生された信号はＡ／Ｄ変換器１９１を通じてディジ
タルデ−タに変換される。そして、等化器１９２を通じ
てチャネルにより歪曲された信号を補償した後復調器２
１１に入力される。この際、等化器１９２は磁気チャネ
ルの微分特性による９０°位相補正回路及び信号の振幅
減衰を補正する振幅補正回路で構成される。
【０１２０】再生等化器１９２の出力は復調器２１１に
おいて搬送波再生器２０２で再生された搬送波と乗算さ
れ、復調される。その後、第１及び第２低域等化器２１
２、２１３を通じて信号の周波数及び位相を補償してか
らビタビデコ−ダ−２３０を通じて復号される。
おいて搬送波再生器２０２で再生された搬送波と乗算さ
れ、復調される。その後、第１及び第２低域等化器２１
２、２１３を通じて信号の周波数及び位相を補償してか
らビタビデコ−ダ−２３０を通じて復号される。
【０１２１】同期フラグ検出部２２０では第１及び第２
低域等化器２１２、２１３から出力される復調信号から
同期フラグ信号を検出しビタビデコ−ダ−２３０を制御
する。即ち、この同期フラグ信号が“ハイ（１）”であ
る状態の間はノントレ−スパスメモリ２３４の値が出力
されないようにして元のデ−タを復号する。
低域等化器２１２、２１３から出力される復調信号から
同期フラグ信号を検出しビタビデコ−ダ−２３０を制御
する。即ち、この同期フラグ信号が“ハイ（１）”であ
る状態の間はノントレ−スパスメモリ２３４の値が出力
されないようにして元のデ−タを復号する。
【０１２２】ビタビデコ−ダ−２３０に入力されたＩ、
Ｑデ−タはブランチ評価量計算回路２３１により各ブラ
ンチに対する評価量で計算し加算器／比較器／選択器回
路２３２と状態メモリ２３３に送られる。
Ｑデ−タはブランチ評価量計算回路２３１により各ブラ
ンチに対する評価量で計算し加算器／比較器／選択器回
路２３２と状態メモリ２３３に送られる。
【０１２３】ブランチ評価量計算回路２３１では入力さ
れたデ−タと符号化されたデ−タを以て評価を計算す
る。即ち、信号配列図上のＩ、Ｑそれぞれの値に対して
全て計算をした後これらのそれぞれを自乗し、信号配列
図上の信号点を有するＩ、Ｑ値を加えてからこれの平方
根をとり、３２個の信号点に対して全て計算をする。
れたデ−タと符号化されたデ−タを以て評価を計算す
る。即ち、信号配列図上のＩ、Ｑそれぞれの値に対して
全て計算をした後これらのそれぞれを自乗し、信号配列
図上の信号点を有するＩ、Ｑ値を加えてからこれの平方
根をとり、３２個の信号点に対して全て計算をする。
【０１２４】加算器／比較器／選択器回路２３２ではブ
ランチ評価量計算回路２３１の評価量と状態メモリ２３
３の評価量を加える。そして、図１６に示す状態図を時
間上で示したトレリス図上の各状態によるブランチ評価
量値を比較し評価量が一番小さい値を選択して、状態メ
モリ２３３に再び格納する。又、各状態による生存パス
に対する情報をノントレ−スパスメモリ２３４に伝達し
復号化された最終デ−タを出力する。
ランチ評価量計算回路２３１の評価量と状態メモリ２３
３の評価量を加える。そして、図１６に示す状態図を時
間上で示したトレリス図上の各状態によるブランチ評価
量値を比較し評価量が一番小さい値を選択して、状態メ
モリ２３３に再び格納する。又、各状態による生存パス
に対する情報をノントレ−スパスメモリ２３４に伝達し
復号化された最終デ−タを出力する。
【０１２５】即ち、加算器／比較器／選択器回路２３２
では現在評価量と既存のパス評価量を加えその中から評
価量が最小である値を選択してパス選択信号と新しい評
価量を抽出する。
では現在評価量と既存のパス評価量を加えその中から評
価量が最小である値を選択してパス選択信号と新しい評
価量を抽出する。
【０１２６】図１３は図１０に示した同期信号制御部の
詳細な回路図である。
詳細な回路図である。
【０１２７】図１３において、１２１は分周器、１２
２、１２５、１２６はＤフリップフロップ、１２３、１
２４はインバ−タ−、１２７はアンドゲ−トを示す。
２、１２５、１２６はＤフリップフロップ、１２３、１
２４はインバ−タ−、１２７はアンドゲ−トを示す。
【０１２８】図１３に示した同期信号制御部の動作を図
１４（Ａ）から（Ｅ）を用いて説明する。
１４（Ａ）から（Ｅ）を用いて説明する。
【０１２９】システムクロックがＱ MHzならこのシステ
ムクロックは分周器１２１を通じてＱ／ｎ比で分周され
る。分周されたクロック信号（図１４の（Ｂ））は、図
１０に示したマッパ−１４３のクロック信号として入力
されると同時に、Ｄフリップフロップ１２２のクロック
端子ＣＬＫに入力され２分周され図１０に示したマルチ
プレクサ−１３０のクロック信号として入力される。
ムクロックは分周器１２１を通じてＱ／ｎ比で分周され
る。分周されたクロック信号（図１４の（Ｂ））は、図
１０に示したマッパ−１４３のクロック信号として入力
されると同時に、Ｄフリップフロップ１２２のクロック
端子ＣＬＫに入力され２分周され図１０に示したマルチ
プレクサ−１３０のクロック信号として入力される。
【０１３０】又、インバ−タ−１２３の出力はラッチ機
能を有するＤフリップフロップ１２５の入力端子ＤとＤ
フリップフロップ１２６のクロック端子ＣＬＫに入力さ
れる。
能を有するＤフリップフロップ１２５の入力端子ＤとＤ
フリップフロップ１２６のクロック端子ＣＬＫに入力さ
れる。
【０１３１】図１４の（Ａ）に示した同期フラグ信号は
Ｄフリップフロップ１２５のイネ−ブル端子（／Ｇ）に
入力され、又インバ−タ−１２４を通じてＤフリップフ
ロップ１２６の入力端子Ｄに入力される。
Ｄフリップフロップ１２５のイネ−ブル端子（／Ｇ）に
入力され、又インバ−タ−１２４を通じてＤフリップフ
ロップ１２６の入力端子Ｄに入力される。
【０１３２】Ｄフリップフロップ１２５の出力（図１４
の（Ｃ））は図１０に示したコンボリュ−ションエンコ
−ダ−１４２のクロック信号として入力される。図１４
の（Ｄ）に示したようなＤフリップフロップ１２６の反
転出力（／Ｑ）は図１４の（Ａ）に示した同期フラグ信
号とアンドゲ−ト１２７を通じて論理積され出力される
図１４の（Ｅ）に示した信号が図１０に示したマッパ−
１４３のイネ−ブル端子Ｓに入力される。
の（Ｃ））は図１０に示したコンボリュ−ションエンコ
−ダ−１４２のクロック信号として入力される。図１４
の（Ｄ）に示したようなＤフリップフロップ１２６の反
転出力（／Ｑ）は図１４の（Ａ）に示した同期フラグ信
号とアンドゲ−ト１２７を通じて論理積され出力される
図１４の（Ｅ）に示した信号が図１０に示したマッパ−
１４３のイネ−ブル端子Ｓに入力される。
【０１３３】又、システムクロックは図１０に示した変
調器１５３及びパイロット信号発生器１６１のアドレス
クロックに入力される。
調器１５３及びパイロット信号発生器１６１のアドレス
クロックに入力される。
【０１３４】一方、図１４の（Ａ）に示した同期フラグ
信号が“１”の間はコンボリュ−ションエンコ−ダ−１
４２は動作せず、同期フラグ信号が“０”の間はコンボ
リュ−ションエンコ−ダ−１４２に入力された２ビット
デ−タは符号化され３ビットとして出力される。このコ
ンボリュ−ションエンコ−ダ−１４２に対する詳細な回
路図は図１５に示す通りである。
信号が“１”の間はコンボリュ−ションエンコ−ダ−１
４２は動作せず、同期フラグ信号が“０”の間はコンボ
リュ−ションエンコ−ダ−１４２に入力された２ビット
デ−タは符号化され３ビットとして出力される。このコ
ンボリュ−ションエンコ−ダ−１４２に対する詳細な回
路図は図１５に示す通りである。
【０１３５】図１５において、２４１乃至２４５はＤフ
リップフロップであり、２４６乃至２４８は排他論理和
ゲ−トＸＯＲである。
リップフロップであり、２４６乃至２４８は排他論理和
ゲ−トＸＯＲである。
【０１３６】図１５の動作を図１６乃至図１８を参照し
て説明する。
て説明する。
【０１３７】Ｄフリップフロップ１２５から出力される
クロック信号図１４の（Ｃ）はＤフリップフロップ２４
１−２４５のクロック端子ＣＬＫに入力される。
クロック信号図１４の（Ｃ）はＤフリップフロップ２４
１−２４５のクロック端子ＣＬＫに入力される。
【０１３８】マルチプレクサ−１３０から出力される２
ビットのデ−タはＤフリップフロップ２４１−２４５の
入力端子に入力される。
ビットのデ−タはＤフリップフロップ２４１−２４５の
入力端子に入力される。
【０１３９】Ｄフリップフロップ２４１の出力はＤフリ
ップフロップ２４２の入力端子Ｄ及びＸＯＲ２４７の第
１入力端子に入力され、Ｄフリップフロップ２４２の出
力はＸＯＲ２４６の第１入力端子及びＸＯＲ２４８の第
１入力端子に入力される。
ップフロップ２４２の入力端子Ｄ及びＸＯＲ２４７の第
１入力端子に入力され、Ｄフリップフロップ２４２の出
力はＸＯＲ２４６の第１入力端子及びＸＯＲ２４８の第
１入力端子に入力される。
【０１４０】Ｄフリップフロップ２４３の出力はＤフリ
ップフロップ２４４の入力端子Ｄ及びＸＯＲ２４６の第
２入力端子及びＸＯＲ２４８の第４入力端子に入力さ
れ、Ｄフリップフロップ２４４の出力はＤフリップフロ
ップ２４５の入力端子Ｄ及びＸＯＲ２４７の第３入力端
子に入力される。Ｄフリップフロップ２４５の出力はＸ
ＯＲ２４７の第２入力端子、ＸＯＲ２４８の第３入力端
子に入力される。ＸＯＲ２４６の出力はエンコ−ダ−さ
れた最下位ビットとなり、ＸＯＲ２４７の出力は上位ビ
ットとなり、ＸＯＲ２４８の出力は最上位ビットとな
る。
ップフロップ２４４の入力端子Ｄ及びＸＯＲ２４６の第
２入力端子及びＸＯＲ２４８の第４入力端子に入力さ
れ、Ｄフリップフロップ２４４の出力はＤフリップフロ
ップ２４５の入力端子Ｄ及びＸＯＲ２４７の第３入力端
子に入力される。Ｄフリップフロップ２４５の出力はＸ
ＯＲ２４７の第２入力端子、ＸＯＲ２４８の第３入力端
子に入力される。ＸＯＲ２４６の出力はエンコ−ダ−さ
れた最下位ビットとなり、ＸＯＲ２４７の出力は上位ビ
ットとなり、ＸＯＲ２４８の出力は最上位ビットとな
る。
【０１４１】図１５に示したコンボリュ−ションエンコ
−ダ−の現在の状態（ＰＳ：present state ）と次の状
態（ＮＳ：next state）による入力と出力に対する論理
状態は次の通りである。
−ダ−の現在の状態（ＰＳ：present state ）と次の状
態（ＮＳ：next state）による入力と出力に対する論理
状態は次の通りである。
【０１４２】
【表１】 このコンボリュ−ションエンコ−ダ−１４２はカタスト
ロフィ現象（エラ−が無限に伝播される現象）がなくデ
コ−ディングの際エラ−率が減少するように構成されて
いる。
ロフィ現象（エラ−が無限に伝播される現象）がなくデ
コ−ディングの際エラ−率が減少するように構成されて
いる。
【０１４３】コンボリュ−ションエンコ−ダ−１４２を
通じて出力されるｎ＋１ビットは図１６に示した信号配
列のようにマッピングされＩ及びＱチャネルに出力され
る。
通じて出力されるｎ＋１ビットは図１６に示した信号配
列のようにマッピングされＩ及びＱチャネルに出力され
る。
【０１４４】図１６において、原点は同期デ−タをマッ
ピングしたものであり、同期デ−タは同期信号制御部１
２０により入力される同期フラグ信号が“１”の状態の
間に、コンボリュ−ションエンコ−ダ−１４２を介さず
に原点にマッピングされる。この際、同期信号はエラ−
の影響が少なく同期フラグ信号検出部２２０から同期フ
ラグ信号の検出を容易にする。
ピングしたものであり、同期デ−タは同期信号制御部１
２０により入力される同期フラグ信号が“１”の状態の
間に、コンボリュ−ションエンコ−ダ−１４２を介さず
に原点にマッピングされる。この際、同期信号はエラ−
の影響が少なく同期フラグ信号検出部２２０から同期フ
ラグ信号の検出を容易にする。
【０１４５】図１６に示した信号配列は図１７の状態図
によりエンコ−ディングされた信号中並列遷移される部
分は一番遠くセット分割をし、又同じ状態で遷移される
信号を遠くセット分割することによりコ−ディングゲイ
ンを増加させるようにマッピングした。
によりエンコ−ディングされた信号中並列遷移される部
分は一番遠くセット分割をし、又同じ状態で遷移される
信号を遠くセット分割することによりコ−ディングゲイ
ンを増加させるようにマッピングした。
【０１４６】８つのセットで分割された各セットは次の
通りである。
通りである。
【０１４７】 Ｃ0 ＝ [ 00000(0) 、01101(13) 、10111(23) 、11011
(27) ] 、 Ｃ1 ＝ [ 00001(1) 、01010(10) 、10110(14) 、11000
(24) ] 、 Ｃ2 ＝ [ 00101(5) 、01001(9) 、10011(19) 、11100
(28) ] 、 Ｃ3 ＝ [ 00100(4) 、01000(8) 、10010(18) 、11111
(31) ] 、 Ｃ4 ＝ [ 00011(3) 、01100(12) 、10110(22) 、11010
(26) ] 、 Ｃ5 ＝ [ 00110(6) 、10000(16) 、10100(20) 、11101
(29) ] 、 Ｃ6 ＝ [ 00010(2) 、01011(11) 、10000(15) 、11001
(25) ] 、 Ｃ7 ＝ [ 00111(7) 、10001(17) 、10101(21) 、11110
(30) ] 、 図１８はマッパ−をＲＯＭで構成する時のＲＯＭテ−ブ
ルの形を示した。
(27) ] 、 Ｃ1 ＝ [ 00001(1) 、01010(10) 、10110(14) 、11000
(24) ] 、 Ｃ2 ＝ [ 00101(5) 、01001(9) 、10011(19) 、11100
(28) ] 、 Ｃ3 ＝ [ 00100(4) 、01000(8) 、10010(18) 、11111
(31) ] 、 Ｃ4 ＝ [ 00011(3) 、01100(12) 、10110(22) 、11010
(26) ] 、 Ｃ5 ＝ [ 00110(6) 、10000(16) 、10100(20) 、11101
(29) ] 、 Ｃ6 ＝ [ 00010(2) 、01011(11) 、10000(15) 、11001
(25) ] 、 Ｃ7 ＝ [ 00111(7) 、10001(17) 、10101(21) 、11110
(30) ] 、 図１８はマッパ−をＲＯＭで構成する時のＲＯＭテ−ブ
ルの形を示した。
【０１４８】図１９は図１０に示した同期フラグ検出部
の詳細な回路図である。
の詳細な回路図である。
【０１４９】図１９において、２２１、２２２は第１及
び第２比較器であり、２２３はシフトレジスタ−、２２
４はカウンタ−、２２５はＤフリップフロップ、Ａ１乃
至Ａ５はアンドゲ−ト、ＮＯＲ１はＮＯＲゲ−ト、ＯＲ
１、ＯＲ２はオアゲ−トを示す。
び第２比較器であり、２２３はシフトレジスタ−、２２
４はカウンタ−、２２５はＤフリップフロップ、Ａ１乃
至Ａ５はアンドゲ−ト、ＮＯＲ１はＮＯＲゲ−ト、ＯＲ
１、ＯＲ２はオアゲ−トを示す。
【０１５０】次いで図１９に示した同期フラグ検出部の
動作を説明する。
動作を説明する。
【０１５１】図１９によると、図１０に示した第１及び
第２低域等化器２１２、２１３を通じて出力されるＩ、
Ｑチャネルデ−タは固有の同期パタ−ンデ−タと比較器
２２１、２２２により比較され、比較された値が第１ア
ンドゲ−トＡ１で論理積されシフトレジスタ−２３３に
入力される。同期パタ−ンデ−タは予め設定された同期
フラグ基準値でありここでは原点にマッピングされてい
るので“００００”である。
第２低域等化器２１２、２１３を通じて出力されるＩ、
Ｑチャネルデ−タは固有の同期パタ−ンデ−タと比較器
２２１、２２２により比較され、比較された値が第１ア
ンドゲ−トＡ１で論理積されシフトレジスタ−２３３に
入力される。同期パタ−ンデ−タは予め設定された同期
フラグ基準値でありここでは原点にマッピングされてい
るので“００００”である。
【０１５２】シフトレジスタ２２３の“１１１１”、
“１１０１”又は“１０１１”の値を第２、第３アンド
ゲ−トＡ２、Ａ３から検出しオアゲ−トＯＲ１とノ−ゲ
−トＮＯＲ１を通じてカウンタ−２２４のロ−ド端子
（／ＬＯＡＤ）に入力される。
“１１０１”又は“１０１１”の値を第２、第３アンド
ゲ−トＡ２、Ａ３から検出しオアゲ−トＯＲ１とノ−ゲ
−トＮＯＲ１を通じてカウンタ−２２４のロ−ド端子
（／ＬＯＡＤ）に入力される。
【０１５３】カウンタ−２２４のロ−ド端子（／ＬＯＡ
Ｄ）に信号が入力されればカウンタ−２２４は同期フラ
グ信号が反復されるクロックだけカウントする。この際
カウントした値が同期フラグ信号の“ハイ”が始まる点
と終わる点に当たるデ−タなら第４及び第５アンドゲ−
トＡ４、Ａ５と第２オアゲ−トＯＲ２を通じてＤフリッ
プフロップ２２５のクロックに入力されＤフリップフロ
ップ２２５から同期フラグ信号が出力される。同期フラ
グ信号の周期分カウントされた信号は、再び比較器２２
１、２２２により比較された信 号とノ−ゲ−トＮＯＲ
を通じて否定論理和しロ−ド端子／ＬＯＡＤにロ−ドさ
れる。この同期フラグ信号はビタビデコ−ダ−４００に
入力される。
Ｄ）に信号が入力されればカウンタ−２２４は同期フラ
グ信号が反復されるクロックだけカウントする。この際
カウントした値が同期フラグ信号の“ハイ”が始まる点
と終わる点に当たるデ−タなら第４及び第５アンドゲ−
トＡ４、Ａ５と第２オアゲ−トＯＲ２を通じてＤフリッ
プフロップ２２５のクロックに入力されＤフリップフロ
ップ２２５から同期フラグ信号が出力される。同期フラ
グ信号の周期分カウントされた信号は、再び比較器２２
１、２２２により比較された信 号とノ−ゲ−トＮＯＲ
を通じて否定論理和しロ−ド端子／ＬＯＡＤにロ−ドさ
れる。この同期フラグ信号はビタビデコ−ダ−４００に
入力される。
【０１５４】以上説明したように、実施例２によれば、
入力されたディジタル信号にたいして同期信号を挿入
し、この同期信号を用いて円滑に信号の復元を行うこと
によりエラー率を低下するが可能となる。更に、システ
ムクロックを利用して変調時の搬送波を発生し、また、
復調時において同期化された搬送波を検出するためのパ
イロット信号を発生し、データと同期化された搬送波に
よりデータの変調が行われる。
入力されたディジタル信号にたいして同期信号を挿入
し、この同期信号を用いて円滑に信号の復元を行うこと
によりエラー率を低下するが可能となる。更に、システ
ムクロックを利用して変調時の搬送波を発生し、また、
復調時において同期化された搬送波を検出するためのパ
イロット信号を発生し、データと同期化された搬送波に
よりデータの変調が行われる。
【０１５５】
【発明の効果】以上説明したように、本発明によれば、
通信分野で用いられ、再生デ−タの低いエラ−率で高い
記録効率を有する多値ディジタル変調方式をディジタル
信号記録に容易に適用することが可能となり、周波数利
用効率が増大され、記録チャネル数を増加させなくても
記録ビット率を向上し得るので高密度で記録できる効果
がある。
通信分野で用いられ、再生デ−タの低いエラ−率で高い
記録効率を有する多値ディジタル変調方式をディジタル
信号記録に容易に適用することが可能となり、周波数利
用効率が増大され、記録チャネル数を増加させなくても
記録ビット率を向上し得るので高密度で記録できる効果
がある。
【０１５６】
【図１】実施例１によるディジタル信号磁気記録再生装
置のブロック図である。
置のブロック図である。
【図２】図１に示した変調器の概念を説明するための図
である。
である。
【図３】（Ａ）乃至（Ｄ）は、図２に示した変調器に対
する動作タイミング図である。
する動作タイミング図である。
【図４】図２に示した変調器の詳細なブロック図であ
る。
る。
【図５】図４に示した変調器の詳細な回路図である。
【図６】（Ａ）乃至（Ｃ）は、図５に示した第１ＲＯＭ
に格納されるサイン成分のキャリヤ信号を説明するため
の図である。
に格納されるサイン成分のキャリヤ信号を説明するため
の図である。
【図７】（Ａ）乃至（Ｃ）は、図５に示した第２ＲＯＭ
に格納されるコサイン成分のキャリヤ信号を説明するた
めの図である。
に格納されるコサイン成分のキャリヤ信号を説明するた
めの図である。
【図８】図１に示した復調器の概念を説明するための図
である。
である。
【図９】図８に示した復調器の詳細なブロック図であ
る。
る。
【図１０】実施例２によるディジタル信号磁気記録再生
装置のブロック図である。
装置のブロック図である。
【図１１】（Ａ）乃至（Ｆ）は図１０に示したディジタ
ル信号磁気記録再生装置に対する動作タイミング図であ
る。
ル信号磁気記録再生装置に対する動作タイミング図であ
る。
【図１２】図１０に示した装置により磁気記録媒体に記
録される信号の周波数特性を説明するための図である。
録される信号の周波数特性を説明するための図である。
【図１３】図１０に示した同期信号制御部の詳細な回路
図である。
図である。
【図１４】（Ａ）乃至（Ｅ）は、図１３に示した同期信
号制御部に対する動作タイミング図である。
号制御部に対する動作タイミング図である。
【図１５】図１０に示したコンボリュ−ションエンコ−
ダ−の詳細な回路図である。
ダ−の詳細な回路図である。
【図１６】図１０に示したマッパ−の信号配列図であ
る。
る。
【図１７】図１０に示したマッパ−の状態図である。
【図１８】図１０に示した非線形マッパ−をＲＯＭで実
現した場合の形態図である。
現した場合の形態図である。
【図１９】図１０に示した同期フラグ検出部の詳細な回
路図である。
路図である。
１０ 符号化部 ２０ 変調部 ３０ パイロット信号混合部 ４０ 記録制御部 ５０ 磁気記録／再生部 ６０ 再生制御部 ７０ 搬送波復元部 ８０ 復調部 ９０ 雑音除去部 １００ 複合化部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−64974（ＪＰ，Ａ) 特開 平１−245467（ＪＰ，Ａ) 特開 平１−98167（ＪＰ，Ａ) 特開 平１−320679（ＪＰ，Ａ) 特開 平４−280526（ＪＰ，Ａ) 特開 平１−243272（ＪＰ，Ａ) 特開 平６−162666（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/10 341 G11B 20/14 341 H04L 27/18 - 27/22
Claims (21)
- 【請求項１】 ディジタル信号の磁気記録再生を行うデ
ィジタル信号処理装置であって、 入力されるディジタル信号を直交位相に対応するＩチャ
ネルとＱチャネルの多値ディジタル信号に変換する符号
化手段と、 前記多値ディジタル信号をキャリヤ信号により直交振幅
及び位相変調する変調手段と、 パイロット信号を発生し前記変調された信号と加算する
パイロット信号混合手段と、 前記パイロット信号の混合された変調された信号を磁気
記録媒体に適した磁化信号として形成する記録制御手段
と、 前記磁気記録媒体から再生された磁化信号を伝送系から
発生した歪曲及び信号の劣化を補正したディジタル信号
形として出力する再生制御手段と、 前記再生された磁化信号からパイロット信号を検出しキ
ャリヤ信号の周波数を有するクロック信号を発生する搬
送波復元手段と、 前記再生制御手段から出力される変調された信号を前記
搬送波復元手段の復元されたキャリヤ信号により復調す
る復調手段と、 前記復調手段の出力からコンボリュ−ション符号化され
たデ−タをビタビ復号化して元のディジタルデ−タを出
力する復号化手段とを備え、 前記変調手段は、前記符号化手段から出力されるＩ、Ｑチャネルのデ−タ
の波形整形及び帯域を制限する第１及び第２パルス整形
フィルタ−と、 サイン成分で表現される第１キャリヤ信号が格納された
第１ＲＯＭとコサイン成分で表現される第２キャリヤ信
号が格納された第２ＲＯＭとを有する第１キャリヤ信号
発生器と、 前記符号化手段から出力されるＩチャネルのデ−タと前
記第１ＲＯＭから出力される第１キャリヤ信号を組み合
わせる第１アンドゲ−ト組合せ回路、第１アンドゲ−ト
組合せ回路の出力を加算する第１加算器組合せ回路、第
１加算器組合せ回路の出力を一時格納する第１ラッチよ
りなる第１平衡変調器と、 前記符号化手段から出力されるＱチャネルデ−タと前記
第２ＲＯＭから出力される第２キャリヤ信号を組み合わ
せる第２アンドゲ−ト組合せ回路、第２アンドゲ−ト組
合せ回路の出力を加算する第２加算器組合せ回路、第２
加算器組合せ回路の出力を一時格納する第２ラッチより
なる第２平衡変調器と、 前記第１ラッチの出力と第２ラッチの出力であるＩチャ
ネルの変調信号とＱチャネルの変調信号を加算する第３
加算器組合せ回路、前記第３加算器組合せ回路の出力で
ある直交振幅変調された信号を一時格納する第３ラッチ
よりなる第１加算器とを有する ことを特徴とするディジ
タル信号処理装置。 - 【請求項２】 ディジタル信号の磁気記録再生を行うデ
ィジタル信号処理装置であって、 入力されるディジタル信号を多値ディジタル信号に変換
する符号化手段と、 前記多値ディジタル信号をキャリヤ信号により直交振幅
及び位相変調する変調手段と、 パイロット信号を発生し前記変調された信号と加算する
パイロット信号混合手段と、 前記パイロット信号の混合された変調された信号を磁気
記録媒体に適した磁化信号として形成する記録制御手段
と、 前記磁気記録媒体から再生された磁化信号を伝送系から
発生した歪曲及び信号の劣化を補正したディジタル信号
形として出力する再生制御手段と、 前記再生された磁化信号からパイロット信号を検出しキ
ャリヤ信号の周波数を有するクロック信号を発生する搬
送波復元手段と、 前記再生制御手段から出力される変調された信号を前記
搬送波復元手段の復元されたキャリヤ信号により復調す
る復調手段と、 前記復調手段の出力からコンボリュ−ション符号化され
たデ−タをビタビ復号化して元のディジタルデ−タを出
力する復号化手段とを備え、 前記再生制御手段が、 前記磁気記録媒体から再生される磁化信号を増幅する再
生増幅器と、 記録の時磁気チャネルの微分特性により位相がシフトさ
れることを補償するために前記再生増幅器の出力の位相
を変移する位相変移器と、 前記位相変移器の出力から再生信号をフィルタリングす
る低域通過フィルタ−と、 前記低域通過フィルタ−の出力をディジタル信号形に変
換するアナログ／ディジタル変換器と、 前記アナログ／ディジタル変換器の出力を入力し伝送系
から発生した歪曲及び信号の劣化を補正する帯域通過等
化器とを有することを特徴とするディジタル信号処理装
置。 - 【請求項３】 ディジタル信号の磁気記録再生を行うデ
ィジタル信号処理装置であって、 入力されるディジタル信号を多値ディジタル信号に変換
する符号化手段と、 前記多値ディジタル信号をキャリヤ信号により直交振幅
及び位相変調する変調手段と、 パイロット信号を発生し前記変調された信号と加算する
パイロット信号混合手段と、 前記パイロット信号の混合された変調された信号を磁気
記録媒体に適した磁化信号として形成する記録制御手段
と、 前記磁気記録媒体から再生された磁化信号を伝送系から
発生した歪曲及び信号の劣化を補正したディジタル信号
形として出力する再生制御手段と、 前記再生された磁化信号からパイロット信号を検出しキ
ャリヤ信号の周波数を有するクロック信号を発生する搬
送波復元手段と、 前記再生制御手段から出力される変調された信号を前記
搬送波復元手段の復元されたキャリヤ信号により復調す
る復調手段と、 前記復調手段の出力からコンボリュ−ション符号化され
たデ−タをビタビ復号化して元のディジタルデ−タを出
力する復号化手段とを備え、 前記復調手段は、前記復元されたキャリヤ信号に当たるクロックに合わせ
てサイン成分で表現される第１キャリヤ信号が読み出さ
れる第３ＲＯＭ、前記復元されたキャリヤ信号に当たる
クロックに合わせてコサイン成分で表せる第２キャリヤ
信号が読み出さ れる第４ＲＯＭよりなっている第２キャ
リヤ信号発生器と、 前記再生制御手段から出力される変調された信号と前記
第３ＲＯＭから出力される第１キャリヤ信号を組み合わ
せる第４アンドゲ−ト組合せ回路、第４アンドゲ−ト組
合せ回路の出力を加算する第４加算器組合せ回路、第４
加算器組合せ回路の出力を一時格納する第４ラッチより
なる第３平衡変調器と、 前記再生制御手段から出力される変調された信号と前記
第４ＲＯＭから出力される第２キャリヤ信号を組み合わ
せる第５アンドゲ−ト組合せ回路、第５アンドゲ−ト組
合せ回路の出力を加算する第５加算器組合せ回路、第５
加算器組合せ回路の出力を一時格納する第５ラッチより
なる第４平衡変調器と、 前記第３及び第４平衡変調器の出力帯域を制限する第１
及び第２整合フィルタ−とを有する ことを特徴とするデ
ィジタル信号処理装置。 - 【請求項４】 前記復調手段の出力の信号対雑音比を改
善するために帯域制限とクロック周波数を減少させる雑
音除去手段を更に備えることを特徴とする請求項１乃至
３のいずれかに記載のディジタル信号処理装置。 - 【請求項５】 前記雑音除去手段は、 前記第１及び第２整合フィルタ−の出力を信号対雑音比
を改善するためにクロック周波数を減少させる第１及び
第２デシメ−ション器と、 前記第１及び第２デシメ−ション器の出力信号を補完す
る第１及び第２ベ−ス帯域等化器と、 前記第１及び第２ベ−ス帯域等化器の出力を再びデシメ
−ションしクロック周波数を減少する第３及び第４デシ
メ−ション器とを有することを特徴とする請求項４記載
のディジタル信号処理装置。 - 【請求項６】 前記パイロット信号混合手段は、 キャリヤ信号の所定倍の周波数を有するパイロット信号
を発生するパイロット信号発生器と、 前記変調手段の変調されたデ−タとパイロット信号を加
算する第２加算器とを有することを特徴とする請求項１
乃至３のいずれかに記載のディジタル信号処理装置。 - 【請求項７】 前記記録制御手段は、 前記パイロット混合手段の出力をアナログ信号に変換す
るディジタル／アナログ変換器と、 前記ディジタル／アナログ変換器の出力を増幅する記録
増幅器と、 バイアス信号を発生するバイアス発生器と、 前記記録増幅器の出力とバイアス信号を加算する第３加
算器とを有することを特徴とする請求項１乃至３のいず
れかに記載のディジタル信号処理装置。 - 【請求項８】 前記搬送波復元手段は、 前記再生制御手段の出力からパイロット信号を検出する
帯域通過フィルタ−と、 前記帯域通過フィルタ−の出力からキャリヤ信号の周波
数に当たるクロック信号を発生する位相同時ル−プ器と
を有することを特徴とする請求項１乃至３のいずれかに
記載のディジタル信号処理装置。 - 【請求項９】 前記記録制御手段は、 前記パイロット信号が混合され、変調された信号をアナ
ログ信号に変換するディジタル／アナログＤ／Ａ変換手
段と、 磁気チャネルの磁化特性曲線上の線形部分を利用して記
録するためにキャリヤ信号周波数の所定倍以上の周波数
を有するバイアス信号を発生し、発生したバイアス信号
を前記Ｄ／Ａ変換手段の出力と合成し前記磁気記録媒体
に伝送するバイアス発生手段とを有して前記磁化信号を
形成し、 前記再生制御手段は、前記磁気記録媒体から再生される
アナログ磁化信号を伝送系から発生した歪曲及び信号の
劣化を補正したディジタル信号形として出力するＡ／Ｄ
変換手段を備えることを特徴とする請求項１乃至３のい
ずれかに記載のディジタル信号処理装置。 - 【請求項１０】 ディジタル信号の磁気記録再生を行う
ディジタル信号処理装置であって、 入力されるディジタルデ−タに同期信号を挿入し、同期
フラグ信号を出力する同期信号挿入手段と、 前記同期信号挿入手段を通じて出力されるディジタル信
号を多値ディジタル信号に変換する符号化手段と、 前記同期フラグを入力し前記符号化手段の符号化を制御
する同期信号制御手段と、 前記多値ディジタル信号をキャリヤ信号により直交振幅
及び位相変調する変調手段と、 パイロット信号を発生し前記変調された信号と加算する
パイロット信号混合手段と、 前記パイロット信号の混合された変調された信号を磁気
記録媒体に適した磁化信号に形成する記録制御手段と、 前記再生された磁化信号を伝送系から発生した歪曲及び
信号の劣化を補正したディジタル信号形として出力する
出力する再生制御手段と、 前記再生された磁化信号からパイロット信号を検出しキ
ャリヤ信号の周波数を有するクロック信号を発生する搬
送波復元手段と、 前記再生制御手段から出力される変調された信号を前記
搬送波復元手段で復元されたキャリヤ信号により復調す
る復調手段と、 前記復調された信号から同期フラグ信号を復旧する同期
フラグ検出手段と、 前記同期フラグ信号により前記復調手段の出力からコン
ボリュ−ション符号化されたデ−タをビタビ復号化して
元のディジタルデ−タを出力する復号化手段とを備え、 前記符号化手段は、 前記同期信号挿入手段から出力される信号中一部ビット
のデ−タを一時格納するバッファ−と、 前記同期信号挿入手段から出力されるデ−タからコ−デ
ィングゲイン及びビットエラ−率を鑑みたコンボリュ−
ションエンコ−ダ−と、 前記コンボリュ−ションエンコ−ダ−を通じた信号点間
の関係を復号化の時コ−ディングゲインが大きくなるよ
うに設定したマッパ−とを有し、 前記マッパ−は前記同期フラグ信号が励起レベル期間に
ある間、前記同期信号挿入手段を通じて出力される同期
信号を信号配列図上の原点にマッピングすることを特徴
とするディジタル信号処理装置。 - 【請求項１１】 ディジタル信号の磁気記録再生を行う
ディジタル信号処理装置であって、 入力されるディジタルデ−タに同期信号を挿入し、同期
フラグ信号を出力する同期信号挿入手段と、 前記同期信号挿入手段を通じて出力されるディジタル信
号を多値ディジタル信号に変換する符号化手段と、 前記同期フラグを入力し前記符号化手段の符号化を制御
する同期信号制御手段と、 前記多値ディジタル信号をキャリヤ信号により直交振幅
及び位相変調する変調手段と、 パイロット信号を発生し前記変調された信号と加算する
パイロット信号混合手段と、 前記パイロット信号の混合された変調された信号を磁気
記録媒体に適した磁化信号に形成する記録制御手段と、 前記再生された磁化信号を伝送系から発生した歪曲及び
信号の劣化を補正したディジタル信号形として出力する
出力する再生制御手段と、 前記再生された磁化信号からパイロット信号を検出しキ
ャリヤ信号の周波数を有するクロック信号を発生する搬
送波復元手段と、 前記再生制御手段から出力される変調された信号を前記
搬送波復元手段で復元されたキャリヤ信号により復調す
る復調手段と、 前記復調された信号から同期フラグ信号を復旧する同期
フラグ検出手段と、 前記同期フラグ信号により前記復調手段の出力からコン
ボリュ−ション符号化されたデ−タをビタビ復号化して
元のディジタルデ−タを出力する復号化手段とを備え、 前記符号化手段は、 前記同期信号挿入手段から出力される信号中一部ビット
のデ−タを一時格納するバッファ−と、 前記同期信号挿入手段から出力されるデ−タからコ−デ
ィングゲイン及びビットエラ−率を鑑みたコンボリュ−
ションエンコ−ダ−と、 前記コンボリュ−ションエンコ−ダ−を通じた信号点間
の関係を復号化の時コ−ディングゲインが大きくなるよ
うに設定したマッパ−とを有し、 前記同期信号挿入手段から出力される信号の一部のビッ
トは並列遷移するように前記マッパ−に、残りのビット
は前記コンボリュ−ションエンコ−ダ−に選択出力する
選択手段を更に備え、 前記同期信号制御手段は、 システムクロックを所定数で分周しマッパ−のクロック
信号として入力する分周器と、 前記分周器の出力を再び分周し前記選択手段のクロック
信号を出力する第１遅延素子と、 前記分周器の出力を入力し、前記同期フラグ信号をイネ
−ブル信号として入力し前記コンボリュ−ションエンコ
−ダ−のクロック信号を出力する第２遅延素子と、 前記同期フラグ信号を１クロック分遅延する第３遅延素
子と、 前記同期フラグ信号と前記第３遅延素子の出力を論理積
し前記マッパ−のイネ−ブル端子に出力する論理素子と
を有することを特徴とするディジタル信号処理装置。 - 【請求項１２】 ディジタル信号の磁気記録再生を行う
ディジタル信号処理装置であって、 入力されるディジタルデ−タに同期信号を挿入し、同期
フラグ信号を出力する同期信号挿入手段と、 前記同期信号挿入手段を通じて出力されるディジタル信
号を、直交位相に対応するＩチャネルとＱチャネルの多
値ディジタル信号に変換する符号化手段と、 前記同期フラグを入力し前記符号化手段の符号化を制御
する同期信号制御手段と、 前記多値ディジタル信号をキャリヤ信号により直交振幅
及び位相変調する変調手段と、 パイロット信号を発生し前記変調された信号と加算する
パイロット信号混合手段と、 前記パイロット信号の混合された変調された信号を磁気
記録媒体に適した磁化信号に形成する記録制御手段と、 前記再生された磁化信号を伝送系から発生した歪曲及び
信号の劣化を補正したディジタル信号形として出力する
出力する再生制御手段と、 前記再生された磁化信号からパイロット信号を検出しキ
ャリヤ信号の周波数を有するクロック信号を発生する搬
送波復元手段と、 前記再生制御手段から出力される変調された信号を前記
搬送波復元手段で復元されたキャリヤ信号により復調す
る復調手段と、 前記復調された信号から同期フラグ信号を復旧する同期
フラグ検出手段と、 前記同期フラグ信号により前記復調手段の出力からコン
ボリュ−ション符号化されたデ−タをビタビ復号化して
元のディジタルデ−タを出力する復号化手段とを備え、 前記変調手段は、前記マッパ−から出力されるＩ、Ｑチャネルデ−タのパ
ルス整形及び帯域制限を行う第１及び第２パルス整形フ
ィルタ−と、 サイン成分で表現される第１キャリヤ信号が格納された
第１ＲＯＭと、コサイン成分で表現される第２キャリヤ
信号が格納された第２ＲＯＭとよりなる第１キャリヤ信
号発生器と、 前記符号化手段から出力されるＩチャネルのデ−タと前
記第１ＲＯＭから出力される第１キャリヤ信号を組み合
わせる第１アンドゲ−ト組合せ回路、第１アンドゲ−ト
組合せ回路の出力を加算する第１加算器組合せ回路、第
１加算器組合せ回路の出力を一時格納する第１ラッチよ
りなる第１平衡変調器と、 前記符号化手段から出力されるＱチャネルのデ−タと前
記第２ＲＯＭから出力される第２キャリヤ信号を組み合
わせる第２アンドゲ−ト組合せ回路、第２アン ドゲ−ト
組合せ回路の出力を加算する第２加算器組合せ回路、第
２加算器組合せ回路の出力を一時格納する第２ラッチよ
りなる第２平衡変調器と、 前記第１ラッチの出力と第２ラッチの出力であるＩチャ
ネルの変調信号とＱチャネルの変調信号を加算する第３
加算器組合せ回路、前記第３加算器組合せ回路の出力で
ある直交振幅変調された信号を一時格納する第３ラッチ
よりなる第１加算器とを有する ことを特徴とするディジ
タル信号処理装置。 - 【請求項１３】 ディジタル信号の磁気記録再生を行う
ディジタル信号処理装置であって、 入力されるディジタルデ−タに同期信号を挿入し、同期
フラグ信号を出力する同期信号挿入手段と、 前記同期信号挿入手段を通じて出力されるディジタル信
号を多値ディジタル信号に変換する符号化手段と、 前記同期フラグを入力し前記符号化手段の符号化を制御
する同期信号制御手段と、 前記多値ディジタル信号をキャリヤ信号により直交振幅
及び位相変調する変調手段と、 パイロット信号を発生し前記変調された信号と加算する
パイロット信号混合手段と、 前記パイロット信号の混合された変調された信号を磁気
記録媒体に適した磁化信号に形成する記録制御手段と、 前記再生された磁化信号を伝送系から発生した歪曲及び
信号の劣化を補正したディジタル信号形として出力する
出力する再生制御手段と、 前記再生された磁化信号からパイロット信号を検出しキ
ャリヤ信号の周波数を有するクロック信号を発生する搬
送波復元手段と、 前記再生制御手段から出力される変調された信号を前記
搬送波復元手段で復元されたキャリヤ信号により復調す
る復調手段と、 前記復調された信号から同期フラグ信号を復旧する同期
フラグ検出手段と、 前記同期フラグ信号により前記復調手段の出力からコン
ボリュ−ション符号化されたデ−タをビタビ復号化して
元のディジタルデ−タを出力する復号化手段とを備え、 前記復調手段は、前記復元されたキャリヤ信号に当たるクロックに合わせ
てサイン成分で表現される第１キャリヤ信号が読み出さ
れる第３ＲＯＭ、前記復元されたキャリヤ信号に当たる
クロックに合わせてコサイン成分で表現される第２キャ
リヤ信号が読み出される第４ＲＯＭよりなる第２キャリ
ヤ信号発生器と、 前記再生制御手段から出力される変調された信号と前記
第３ＲＯＭから出力される第１キャリヤ信号を組み合わ
せる第４アンドゲ−ト組合せ回路、第４アンドゲ−ト組
合せ回路の出力を加算する第４加算器組合せ回路、第４
加算器組合せ回路の出力を一時格納する第４ラッチより
なる第３平衡変調器と、 前記再生制御手段から出力される変調された信号と前記
第４ＲＯＭから出力される第２キャリヤ信号を組み合わ
せる第５アンドゲ−ト組合せ回路、第５アンドゲ−ト組
合せ回路の出力を加算する第５加算器組合せ回路、第５
加算器組合せ回路の出力を一時格納する第５ラッチより
なる第４平衡変調器と、 前記第３及び第４平衡変調器の出力の振幅及び位相補正
する第１及び第２低域等化器とを有する ことを特徴とす
るディジタル信号処理装置。 - 【請求項１４】 前記同期フラグ検出手段は、 前記第１及び第２低域等化器を通じて出力されるＩ、Ｑ
チャネルデ−タを固有の同期パタ−ンデ−タとして予め
設定された同期フラグ基準値と比べる比較手段と、 前記比較された値から同期信号の載せられた特定デ−タ
とこれと隣接した所定数のデ−タを検出する検出手段
と、 同期フラグ信号の周期分カウントし同期フラグ信号の励
起状態が始まる点と終わる点を検出して同期フラグ信号
を出力するカウント手段とを有することを特徴とする請
求項１３記載のディジタル信号処理装置。 - 【請求項１５】 前記復号化手段は、 前記第１及び第２低域等化器から復調されたＩ、Ｑチャ
ネルデ−タの各ブランチに対する評価量を計算するブラ
ンチ評価量計算回路と、 時間上で示したトレリス図上の各状態によるブランチ評
価量値を比較し評価量の一番小さい値を選択する加算器
／比較器／選択器回路と、 前記加算器／比較器／選択器回路の出力を格納する状態
メモリと、 前記加算器／比較器／選択器回路から各状態による生存
パスに対する情報を復号するノントレ−スパスメモリと
を有することを特徴とする請求項１３記載のディジタル
信号処理装置。 - 【請求項１６】 前記復号化手段は前記同期フラグ検出
手段から検出された同期フラグ信号により制御され、こ
の同期フラグ信号が“励起”レベルの状態の間は前記ノ
ントレ−スパスメモリの値が出力されないようにして元
の同期デ−タを復号することを特徴とする請求項１５記
載のディジタル信号処理装置。 - 【請求項１７】 前記パイロット信号混合手段は、 キャリヤ周波数と同期化させ復調を容易にするパイロッ
ト信号を発生するパイロット信号発生器と、 前記変調器の変調されたデ−タと前記パイロット信号を
加算する第２加算器とを有することを特徴とする請求項
１０乃至１６のいずれかに記載のディジタル信号処理装
置。 - 【請求項１８】 前記記録制御手段は、 前記パイロット信号混合手段の出力をアナログ信号に変
換するＤ／Ａ変換器と、 磁気チャネルの非線形特性を考慮し磁化特性曲線の線形
部分を利用するためのバイアス信号を発生するバイアス
信号発生器と、 前記Ｄ／Ａ変換器の出力と前記バイアス信号発生器のバ
イアス信号を加算する第３加算器とを有することを特徴
とする請求項１０乃至１６のいずれかに記載のディジタ
ル信号処理装置。 - 【請求項１９】 前記再生制御手段は、 前記磁気記録媒体から再生される信号をアナログ／ディ
ジタルＡ／Ｄ変換するＡ／Ｄ変換器と、 再生信号に対する磁気チャネルの微分特性による位相補
正及び信号の振幅減衰を補正する再生等化器とを有する
ことを特徴とする請求項１０乃至１６のいずれかに記載
のディジタル信号処理装置。 - 【請求項２０】 前記搬送波復元手段は、 前記再生された磁化信号からパイロット信号の載せられ
た周波数帯域を検出する帯域通過フィルタ−と、 前記帯域通過フィルタ−の出力からキャリヤ信号と同一
の周波数を有するクロック信号を検出する位相同期ル−
プより構成される搬送波再生器とを有することを特徴と
する請求項１０乃至１６のいずれかに記載のディジタル
信号処理装置。 - 【請求項２１】 前記記録制御手段は、 前記パイロット信号が混合され、変調された信号をアナ
ログ信号に変換するディジタル／アナログＤ／Ａ変換手
段と、 磁気チャネルの磁化特性曲線上の線形部分を利用して記
録するためにキャリヤ信号周波数の所定倍以上の周波数
を有するバイアス信号を発生し、発生したバイアス信号
を前記Ｄ／Ａ変換手段の出力と合成し前記磁気記録媒体
に伝送するバイアス発生手段とを有して前記磁化信号を
形成し、 前記再生制御手段は、前記磁気記録媒体から再生される
アナログ磁化信号を伝送系から発生した歪曲及び信号の
劣化を補正したディジタル信号形として出力するＡ／Ｄ
変換手段を備えることを特徴とする請求項１０乃至１６
のいずれかに記載のディジタル信号処理装置。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR930003038 | 1993-02-27 | ||
| KR93-16068 | 1993-08-18 | ||
| KR93-3038 | 1993-08-18 | ||
| KR1019930016068A KR0165277B1 (ko) | 1993-02-27 | 1993-08-18 | 디지탈신호 자기 기록 재생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06325493A JPH06325493A (ja) | 1994-11-25 |
| JP3009818B2 true JP3009818B2 (ja) | 2000-02-14 |
Family
ID=26629549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053094A Expired - Fee Related JP3009818B2 (ja) | 1993-02-27 | 1994-02-28 | ディジタル信号処理装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5818653A (ja) |
| EP (1) | EP0614184B1 (ja) |
| JP (1) | JP3009818B2 (ja) |
| KR (1) | KR0165277B1 (ja) |
| CN (1) | CN1037636C (ja) |
| DE (1) | DE69420762T2 (ja) |
| RU (1) | RU2127913C1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0165277B1 (ko) * | 1993-02-27 | 1999-03-20 | 김광호 | 디지탈신호 자기 기록 재생장치 |
| KR0183824B1 (ko) * | 1995-08-16 | 1999-04-15 | 김광호 | 자기기록장치 및 방법 |
| KR20000022532A (ko) * | 1996-06-27 | 2000-04-25 | 오노 야꾸힝 고교 가부시키가이샤 | 아릴(설파이드, 설폭시드 및 설폰)유도체 및 이를 활성 성분으로 함유하는 약물 |
| KR100258207B1 (ko) * | 1998-03-03 | 2000-06-01 | 윤계훈 | 수동식 콘크리트 및 몰탈 믹서기 |
| KR100532403B1 (ko) * | 1998-07-16 | 2005-11-30 | 삼성전자주식회사 | 광디스크 재생 시스템의 데이터 복원장치 및 비대칭 보정장치 |
| JP2000092142A (ja) * | 1998-09-11 | 2000-03-31 | Hitachi Denshi Ltd | データ伝送方式 |
| KR100568370B1 (ko) * | 1999-01-27 | 2006-04-05 | 엘지전자 주식회사 | 디지털 자화기록신호의 보상기록장치 및 방법 |
| US6381083B1 (en) * | 1999-07-30 | 2002-04-30 | Applied Nonlinear Sciences, Llc | Multilevel signal equalization utilizing nonlinear maps |
| US20030053794A1 (en) * | 2001-09-19 | 2003-03-20 | Alexei Krouglov | Method and device for digital data magnetic recording and reproduction of composite video signals |
| JP2003123391A (ja) * | 2001-10-10 | 2003-04-25 | Hitachi Ltd | 情報記録再生装置用信号処理装置及び信号処理方法 |
| US6819512B2 (en) | 2003-02-18 | 2004-11-16 | Protoscience, Inc. | Triple-attribute method of encoding and decoding magnetic data |
| JP5064820B2 (ja) * | 2007-02-01 | 2012-10-31 | マーベル ワールド トレード リミテッド | 磁気ディスクコントローラおよび方法 |
| JP5221044B2 (ja) * | 2007-02-01 | 2013-06-26 | マーベル ワールド トレード リミテッド | 磁気ディスクコントローラおよび方法 |
| TWI367655B (en) * | 2008-11-04 | 2012-07-01 | Realtek Semiconductor Corp | Equalizer and method applied thereto |
| US8548097B1 (en) | 2012-06-20 | 2013-10-01 | MagnaCom Ltd. | Coarse phase estimation for highly-spectrally-efficient communications |
| US8982984B2 (en) | 2012-06-20 | 2015-03-17 | MagnaCom Ltd. | Dynamic filter adjustment for highly-spectrally-efficient communications |
| US8781008B2 (en) | 2012-06-20 | 2014-07-15 | MagnaCom Ltd. | Highly-spectrally-efficient transmission using orthogonal frequency division multiplexing |
| CN104769875B (zh) | 2012-06-20 | 2018-07-06 | 安华高科技通用Ip(新加坡)公司 | 采用正交频分复用的高频谱效率传输 |
| US8811548B2 (en) | 2012-11-14 | 2014-08-19 | MagnaCom, Ltd. | Hypotheses generation based on multidimensional slicing |
| US9088400B2 (en) | 2012-11-14 | 2015-07-21 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
| CN103869813B (zh) * | 2012-12-14 | 2017-02-01 | 苏州宝时得电动工具有限公司 | 自动工作系统 |
| US9129651B2 (en) * | 2013-08-30 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with quadrature amplitude modulation |
| US9118519B2 (en) | 2013-11-01 | 2015-08-25 | MagnaCom Ltd. | Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator |
| US8804879B1 (en) | 2013-11-13 | 2014-08-12 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
| US9130637B2 (en) | 2014-01-21 | 2015-09-08 | MagnaCom Ltd. | Communication methods and systems for nonlinear multi-user environments |
| NL2012479B1 (en) * | 2014-03-19 | 2016-07-20 | Newtec Cy | Device and Method for Predistortion. |
| US9496900B2 (en) | 2014-05-06 | 2016-11-15 | MagnaCom Ltd. | Signal acquisition in a multimode environment |
| US8891701B1 (en) | 2014-06-06 | 2014-11-18 | MagnaCom Ltd. | Nonlinearity compensation for reception of OFDM signals |
| US9246523B1 (en) | 2014-08-27 | 2016-01-26 | MagnaCom Ltd. | Transmitter signal shaping |
| US9276619B1 (en) | 2014-12-08 | 2016-03-01 | MagnaCom Ltd. | Dynamic configuration of modulation and demodulation |
| US9191247B1 (en) | 2014-12-09 | 2015-11-17 | MagnaCom Ltd. | High-performance sequence estimation system and method of operation |
| CN108574565A (zh) * | 2018-04-25 | 2018-09-25 | 四川省安道速博科技有限公司 | 一种s模式发射机信号质量检测装置及方法 |
| CN113125183B (zh) * | 2021-04-15 | 2023-02-28 | 宁夏特种设备检验检测院 | 一种轿厢意外移动保护装置性能测试装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5152264A (ja) * | 1974-09-11 | 1976-05-08 | Sharp Kk | |
| US4560961A (en) * | 1983-01-26 | 1985-12-24 | Republic Electronics, Inc. | Method and means for generating pulse compression pulses |
| US5068752A (en) * | 1987-09-29 | 1991-11-26 | Matsushita Electric Industrial Co., Ltd. | Apparatus for recording/reproducing a digital audio signal with a video signal |
| US4979052A (en) * | 1987-09-29 | 1990-12-18 | Matsushita Electric Industrial Co., Ltd. | Digital signal magnetic recording/reproducing apparatus |
| US5095392A (en) * | 1988-01-27 | 1992-03-10 | Matsushita Electric Industrial Co., Ltd. | Digital signal magnetic recording/reproducing apparatus using multi-level QAM modulation and maximum likelihood decoding |
| KR930007937B1 (ko) * | 1988-03-28 | 1993-08-21 | 마쯔시다덴기산교 가부시기가이샤 | 디지틀신호 자기기록 재생장치 |
| US4873500A (en) * | 1988-04-29 | 1989-10-10 | Motorola, Inc. | Phase accumulation continuous phase modulator |
| US5119243A (en) * | 1988-12-19 | 1992-06-02 | Matsushita Electric Industrial Co., Ltd. | Digital signal magnetic recording/reproducing apparatus |
| JPH03174851A (ja) * | 1989-09-29 | 1991-07-30 | Matsushita Electric Ind Co Ltd | ディジタル被変調信号復号装置 |
| JP2553743B2 (ja) * | 1990-07-05 | 1996-11-13 | 松下電器産業株式会社 | ディジタル信号磁気記録再生装置 |
| JP2968350B2 (ja) * | 1991-01-11 | 1999-10-25 | 三菱電機株式会社 | 直交変調回路 |
| GB9109637D0 (en) * | 1991-05-03 | 1991-06-26 | Marconi Gec Ltd | Analogue-to-digital and digital-to-analogue converters |
| US5291499A (en) * | 1992-03-16 | 1994-03-01 | Cirrus Logic, Inc. | Method and apparatus for reduced-complexity viterbi-type sequence detectors |
| US5357574A (en) * | 1992-12-14 | 1994-10-18 | Ford Motor Company | Coherent signal generation in digital radio receiver |
| KR0165277B1 (ko) * | 1993-02-27 | 1999-03-20 | 김광호 | 디지탈신호 자기 기록 재생장치 |
-
1993
- 1993-08-18 KR KR1019930016068A patent/KR0165277B1/ko not_active IP Right Cessation
-
1994
- 1994-02-25 RU RU94006014A patent/RU2127913C1/ru not_active IP Right Cessation
- 1994-02-26 CN CN94101941A patent/CN1037636C/zh not_active Expired - Fee Related
- 1994-02-28 EP EP19940301411 patent/EP0614184B1/en not_active Expired - Lifetime
- 1994-02-28 DE DE1994620762 patent/DE69420762T2/de not_active Expired - Fee Related
- 1994-02-28 JP JP3053094A patent/JP3009818B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-13 US US08/785,166 patent/US5818653A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69420762T2 (de) | 2000-05-18 |
| JPH06325493A (ja) | 1994-11-25 |
| US5818653A (en) | 1998-10-06 |
| RU2127913C1 (ru) | 1999-03-20 |
| CN1037636C (zh) | 1998-03-04 |
| EP0614184A2 (en) | 1994-09-07 |
| EP0614184A3 (en) | 1996-03-06 |
| KR0165277B1 (ko) | 1999-03-20 |
| EP0614184B1 (en) | 1999-09-22 |
| KR940020384A (ko) | 1994-09-16 |
| CN1099183A (zh) | 1995-02-22 |
| DE69420762D1 (de) | 1999-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009818B2 (ja) | ディジタル信号処理装置 | |
| US5095392A (en) | Digital signal magnetic recording/reproducing apparatus using multi-level QAM modulation and maximum likelihood decoding | |
| US7046745B2 (en) | Signal processing circuit | |
| KR100189906B1 (ko) | 비터비 복호화방법 및 그 회로 | |
| US5535245A (en) | Modulation/demodulation circuit for a digital signal recorder/reproducer | |
| US5255127A (en) | Digital modulated signal demodulator/decoder apparatus | |
| KR930007937B1 (ko) | 디지틀신호 자기기록 재생장치 | |
| US5119243A (en) | Digital signal magnetic recording/reproducing apparatus | |
| EP0885499A2 (en) | Transmission system and recording system having a simplified symbol detector | |
| KR100289821B1 (ko) | 데이터검출기및그방법 | |
| KR100462131B1 (ko) | 정보 기록 재생 장치 | |
| WO2004032335A1 (ja) | ディジタル通信方法、及びディジタル通信装置 | |
| JPH01211373A (ja) | ディジタル磁気録画再生装置 | |
| JP2005012557A (ja) | 信号復号装置及び方法並びに基準電圧生成装置 | |
| JPS59139752A (ja) | 位相比較型軟判定回路 | |
| JPH02257402A (ja) | ディジタル磁気録画再生装置 | |
| JPH06208762A (ja) | ディジタル磁気記録／再生装置の変調復調装置 | |
| JPH06162667A (ja) | 磁気記録再生装置 | |
| JPH0814883B2 (ja) | デイジタル磁気録画再生装置 | |
| JPH01192064A (ja) | ディジタル磁気録画再生装置 | |
| JPH06162666A (ja) | 磁気記録再生装置 | |
| JPH03241948A (ja) | ディジタル信号磁気記録再生装置 | |
| JPH0319171A (ja) | ディジタル信号磁気記録再生装置 | |
| JPH0341670A (ja) | ディジタル信号磁気記録再生装置 | |
| JPH03239044A (ja) | 搬送波再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991112 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |