JPH0276348A - デジタル遅延検波装置 - Google Patents

デジタル遅延検波装置

Info

Publication number
JPH0276348A
JPH0276348A JP22915888A JP22915888A JPH0276348A JP H0276348 A JPH0276348 A JP H0276348A JP 22915888 A JP22915888 A JP 22915888A JP 22915888 A JP22915888 A JP 22915888A JP H0276348 A JPH0276348 A JP H0276348A
Authority
JP
Japan
Prior art keywords
output
frequency signal
intermediate frequency
exclusive
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22915888A
Other languages
English (en)
Other versions
JP2716475B2 (ja
Inventor
Shinji Fukuda
晋児 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP22915888A priority Critical patent/JP2716475B2/ja
Publication of JPH0276348A publication Critical patent/JPH0276348A/ja
Application granted granted Critical
Publication of JP2716475B2 publication Critical patent/JP2716475B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、いわゆるパーソナル無線などの移動体通信に
好適に実施されるデジタル遅延検波装置に関する。
従来の技術 たとえば、前記パーソナル無線のチャネル制御などとし
て、デジタル通信が用いられている。このデジタル通信
の変調方式として、変調指数0゜5の位相連続周波数変
調(M 1nisu+* S hift K eyin
g :以下、MSKと略称する)や、ベースバンド帯域
を制限した前記変調指数0.5の位相連続周波数変調(
G aussian Filterd  M S K 
:以下、GMSKと略称する)などが用いられている。
このような変調方式の信号を比較的簡単な回路構成で検
波する方法として、デジタル遅延検波方式が挙げられる
第6図は、典型的な従来技術の検波装置1の基本的構成
を示すブロック図である。アンテナ2で受信された受信
信号は、高周波増幅回路3を介して混合回路4に与えら
れる。この混合回路4に関連して局部発振回路5が設け
られており、温き回路4は前記受信信号とこの局部発振
回路5からの周波数IL0を有する発振信号とを混合し
、中間周波信号I□としてライン6に導出する。ライン
6に導出された中間周波信号f□は、バンドパスフィル
タ(以下、BPFと略称する)7を介してデータフリッ
プ70ツブ8の入力端子D(またはC)に与えられる。
前記バンドパスフィルタ7からの中間周波信号f IF
はまた、遅延回路9を介して前記データフリップフロッ
プ8の入力端子C(またはD)に与えられる。この遅延
回路9は、クロック発生回路10からの周波数IeLを
有する基準クロック信号に、基づいて、入力信号を1ビ
ット伝送時E1/f。
secだけ遅延して、遅延中間周波信号へ、とじて前記
データフリップフロップ8の入力端子C〈またはD)に
与える。これによってデータフリップフロップ8は、入
力端子Cからハイレベルのパルスが入力されると、その
時点の入力端子りの出力を保持して出力端子11に導出
し、図示しない次段以後の構成によって、たとえば復号
化などの処理が行われる。
第7図は他の従来技術の検波装置21の基本的構成を示
すブロック図であり、前述の検波装置1に対応する部分
には同一の参照符を付す、この検波装置21では、前記
BPF7からの中間周波信号IIFは、排他的論理和ゲ
ート22の一方の入力に与えられており、この排他的論
理和ゲート22の他方の入力には、前記遅延回路9から
の遅延中間周波信号、l” IFllが与えられる。こ
の排他的論理和ゲート22からの出力は、ローパスフィ
ルタ(以下、LPFと略称する)23を介して前記出力
端子11に導出される。
今、第8図(1)で示される伝送されるべきデータであ
る変調波によって変調された電波を受信し、BPFTか
ら第8図く2)で示される中間周波信号、7+?イが導
出されているとき、遅延回路9からは第8図(3)で示
されるように、前記変調波の1ビット伝送時間1 / 
f a s e c  だけ遅延された遅延中間周波信
号f IFllが導出される。この場合、第6図で示さ
れるデータフリップフロップ8からは、第8図(4)で
示される検波出力が導出され、これに対して第7図で示
される排他的論理和ゲート22からは、第8図(5)で
示される出力が導出され、LPF23からは第8図(6
)で示される検波出力が導出される。
したがってこのように中間周波信号f、Fと遅延中間周
波信号f、□どの閏の位相のずれΔθが0であるときに
は、第8図(1)と第8図(4)および第8図(6)と
から明らかなように、データフリップフロップ8からの
検波出力にはデータの誤りが多いのに対して、排他的論
理和ゲート22からLPF23を介する検波出力には伝
送データが比較的正確に復元されている。
一方、第9図(1)で示される伝送データに対して、B
PF7から第9図(2)で示される中間周波信号f I
Fが導出されているとき、たとえば熱などの影響によっ
て送信周波数や局部発振回路5の発振周波数f Loあ
るいはクロック発生回路10のクロック周波数f CL
に変動が生じて、遅延回路9から導出される遅延中間周
波信号f IFllは第9[](3)で示されるように
、第9図(2)で示される前記BPF7の出力からπ/
2だけ位相のずれΔθが生じた場合には、データフリッ
プフロップ8.からは第9図(4)で示される出力が検
波出力として導出され、これに対して排他的論理和ゲー
ト22からは第9[!(5)で示される出力が導出され
る。
発明が解決しようとする課題 このように、第6図で示されるデータフリップ70ツブ
8を用いた検波装置tは、BPF7からの中間周波信号
f +rと、遅延回路9からの遅延中間周波信号IIF
IIとの位相のずれΔθがπ/2のときに最も検波精度
が向上する。そして、位相のずれΔθが小さくなるに従
って検波精度が低下し、すなわちビットエラーを生じる
可能性が大きくなり、位相のずれΔθが0のとき、最も
検波精度が低下する。また逆に、第7図で示される排他
的論理和ゲート22を用いた検波装置21は、位相のず
れΔθが0のときに最も検波精度が向上する。
そして、位相のずれΔθが大きくなるに従ってとットエ
ラーを生じる可能性が増加し、位相のずれΔθがπ/2
のとき、最も検波精度が低下する。
以上のことから、BPFTからの中間周波信号I□と、
遅延回路9からの遅延中間周波信号1 tv、との位相
のずれΔθが、1Δθ1≧π/4であるときには、第6
図で示されるデータフリップフロップ8を用いる方が検
波精度が向上し、またIΔθlくπ/4であるときには
、排他的論理和ゲート22を用いる方が検波精度が向上
することが理解される。
本発明の目的は、中間周波信号f Ivと遅延中間周波
信号fIFmとの位相のずれΔθが変化した場きであっ
ても、確実に変調波を検波することができるデジタル遅
延検波装置を提供することである。
課題を解決するための手段 本発明は、中間周波信号と、該中間周波信号を伝送デー
タの1ビット伝送時閏だけ遅延した遅延中間周波信号と
を掛算し、該掛算結果を検波出力として導出するように
したデジタル遅延検波装置において、 前記掛算を行うデータフリップフロップと、前記掛算を
行う排他的論理和ゲートと、前記中間周波信号と遅延中
間周波信号との位相のずれを検出する位相誤差検出手段
と、位相誤差検出手段の出力を予め定めた基準レベルと
比較する比較手段と、 比較手段の出力に応答し、前記位相のずれが予め定めた
範囲内であるときには排他的論理和ゲートの掛算結果を
検波出力として導出し、前記予め定めた範囲外であると
きにはデータフリップフロップの掛算結果を検波出力と
して導出する切換手段とを含むことを特徴とするデジタ
ル遅延検波装置である。
作  用 本発明に従えば、中間周波信号と該中間周波信号を伝送
データの1ビット伝送時間だけ遅延した遅延中間信号と
が、データフリップフロップと排他的論理和ゲートとに
それぞれ与えられており、このデータフリップフロップ
と排他的論理和ゲートとは、前記中間周波信号と遅延中
間周波信号との掛算を行い、検波出力として導出する。
一方、前記中間周波信号と遅延中間周波信号との位相の
ずれは、位相誤差検出手段によって検出されており、こ
の位相誤差検出手段の出力は比較手段によって予め定め
た基準レベルと比較される。
比較手段の出力は切換手段に与えられており、該切換手
段は比較手段の出力に応答し、前記位相のずれが予め定
めた範囲内であるときには、排他的論理和ゲートの掛算
結果を検波出力として導出し、また前記予め定めた範囲
外であるときには、データフリップ70ツブの掛算結果
を検波出力として導出する。
したがって前記位相のずれが予め定めた、たとえばπ/
4の範囲内であるときには、排他的論理和ゲートからの
掛算結果が検波出力として導出され、また前記予め定め
たπ/4の範囲外であるときには、データフリップフロ
ップの出力が検波出力として導出される。このように前
記位相のずれに応答して、データフリップフロップから
の出力と排他的論理和ゲートからの出力とが選択的に切
換えて検波出力として導出される。したがって、送信周
波数の変動などによって前記位相のずれが変化した場合
であっても、確実に変調波を検波することができる。
実施例 第1図は、本発明の一実施例の検波装置31の電気的構
成を示すブロック図である。アンテナ32で受信された
受信信号は、高周波増幅回路33から混合回路34に与
えられる。この混合回路−34に関連して局部発振回路
35が設けられており、この局部発振回路35からは周
波数1.、。を有する信号が混合回路34に与えられて
前記受信信号と混合され、こうして混合回路34からラ
イン36を介してBPF37へは中間周波信号IIFが
導出される。
BPF37からの中間周波信号I□は、切換スイッチS
WIの共通接点a1に導出されるとともに、遅延回路3
9において1ビット伝送時間だけ遅延されて遅延中間周
波信号f IFllとして切換スイッチSW2の共通接
点a2に導出される。遅延回路39はたとえばシフトレ
ジスタによって構成され、またこの遅延回路39にはク
ロック発生回路40から周波数f e+、を有する基準
クロック信号が与えられており、この基準クロック信号
に基づいて入力された中間周波信号I□の遅延が行われ
る。
切換スイッチSWIの一方の個別接点b1はデータフリ
ップフロップ38の入力端子りに接続されており、切換
スイッチSW2の一方の個別接点b2はこのデータフリ
ップフロップ38の入力端子Cに接続される。データフ
リップ70ツブ38の出力は、切換スイッチSW3の一
方の個別接点b3に接続されており、この切換スイッチ
SW3の共通接点a3は出力端子41に接続される。切
換スイッチSW1の他方の個別接点C1は排他的論理和
ゲート42の一方の入力に接続されており、また切損ス
イッチSW2の他方の個別接点C2はこの排他的論理和
ゲート42の他方の入力に接続される。排他的論理和ゲ
ート42の出力は、LPF43を介して切換スイッチS
W3の他方の個別接点C3に導出される。
前記BPF37からの中間周波信号f IFはまた、排
他的論理和ゲート51の一方の入力に与えられており、
この排他的論理和ゲート51の他方の入力には、BPF
37からの中間周波信号f IFが、抵抗Raと、コン
デンサCaとによって構成される積分回路52を介して
入力される。
同様に、前記遅延回路39からの遅延中間周波信号f 
rvmはまた、排他的論理和ゲート53の一方の入力に
与えられ、またこの排他的論理和ゲート53の他方の入
力には、遅延回路39からの遅延中間周波信号f rv
aが、抵抗Rbと、コンデンサCbとによって構成され
る積分回路54を介して与、えられる。
排他的論理和ゲート51.53の出力は位相誤差検出器
55に与えられており、この位相誤差検出器55からは
入力信号の位相のずれΔθに対応した出力が導出され、
LPF56を介して比較器57の非反転入力端子に入力
される。比較器57の反転入力端子には、ハイレベルの
電圧が可変抵抗R1によって分圧され、基準電圧vll
EFとして入力される。この基準電圧V□、は、前記位
相のずれΔθがπ/4のときに、LPF56から導出さ
れる電圧レベルとなるような中間的な電圧に選ばれる。
比較器57からの出力は前記各切換スイッチSW1〜S
W3に与えられており、LPF56からの位相のずれΔ
θを表す電圧■1が前記基準電圧V□1以上であるとき
には、この比較器57はハイレベルの出力を導出して、
切換スイッチSW1〜SW3を個別接点b1〜b3側に
導通し、これによってデータフリップフロップ38が選
択される。また、電圧v1が前記基準電圧V□°1未満
であるときには、比較器57はローレベルの出力を導出
して、切換スイッチSWI〜SW3を個別接点01〜c
3側に導通し、これによって排他的論理和ゲート42が
選択される。
第2図(1)で示されるデータが送信され、これによっ
てBPF37から第2図(2)で示される中間周波信号
fIFが導出され、これに対して遅延回路39から導出
される遅延中間周波信号f 、。
、が第2図(3)で示されるように、前記位相のずれΔ
θが+π/2であるときには、排他的論理和ゲート51
.53からは、それぞれ第2図(4)および第2図(5
)で示されるように、コンデンサCa、Cbの充電期間
Δtだけハイレベルの出力が導出される。これによって
、位相誤差検出器55からLPF56を介して導出され
る前記電圧v1は、位相のずれΔθが前記π/4に対応
した基準電圧V*tr以上であり、したがって比較器5
7はハイレベルの出力を導出し、切換スイッチSW1〜
SW3は個別接点b1〜b3(!llに導通され、第2
図(6)で示されるように、出力端子41にはデータフ
リップフロツ738からの出力が検波出力として導出さ
れる。
同様に、伝送すべきデータが第3図(1)で示され、第
3図(2)で示されるBPF37からの中間周波信号に
f、Fに対して、遅延回路39から導出される遅延中間
周波信号f +raが第3図(3)で示されるように、
前記位相のずれΔθが一π/2であるときには、排他的
論理和ゲート51.53はそれぞれ第3図(4)および
第3図(5)で示される出力を導出し、これによって比
較器57の出力がハイレベルとなって、切換スイッチS
W1〜SW3は個別接点b1〜b3側に導通し、第3図
(6)で示されるように出力端子41には、データフリ
ツプフロツプ38からの出力が検波出力として導出され
る。
一方、伝送すべきデータが第4図(1)で示され、また
BPF37からの中間周波信号f IFが第4図(2)
で示されるとき、遅延回路39から第4図(3)で示さ
れるように、位相のずれΔθが0である遅延中間周波信
号f1..が導出されると、排他的論理和ゲート51.
53からの出力は、それぞれ第4図(4)および第4図
(5)で示されるようになり、位相誤差検出器55から
LPF56を介して導出される電圧v1は、前記基準電
圧v■vより小さくなる。これによって比較器57はロ
ーレベルの出力を導出して、切換スイッチSW1〜SW
3を個別接点C1〜C3側に導通し、出力端子41には
第4図(6)で示される排他的論理和ゲート42からの
出力が検波出力として導出される。
同様に、伝送すべきデータが第5図(1)で示・され、
BPF37からの中間周波信号J4′xvが第5図(2
)で示され、これに対して第5図(3)で示される遅延
回路39からの遅延中間周波信号f慮、の前記位相のず
れ八〇が±πであるときには、排他的論理和ゲート51
.53からの出力は、それぞれ第51!1(4)および
第5図(5)で示されるようになり、位相誤差検出器5
5からLPF56を介して導出される電圧v1は前記基
準電圧711未満となり、これによって比較器57はロ
ーレベルの出力を導出し、切換スイッチSWI〜SW3
を個別接点C1〜C3側に切換え、排他的論理和ゲート
42からの出力が検波出力として導出される。
このように本実施例では、伝送されるべきデータのヘッ
ダ部分やプリアンプル部分の受信時において、BPF3
7からの中間周波信号I□と、遅延回路39からの遅延
中間周波信号fIF、との位相のずれΔθが、予め定め
た比較的小さいIπ/41の範囲内であるときには、排
他的論理和ゲート42からの出力を検波出力として導出
し、また前記位相のずれΔθが比較的大きい1π/41
以上であるときには、データフリップ70ツブ38から
の出力を検波出力とするようにしたので、送信周波数の
変動や、局部発振周波数I5゜あるいは基準クロック周
波数f cLなどの変動時においても、送信されてきた
データを正確に復元することができる。
発明の効果 以上のように本発明(よれば、中間周波信号と該中間周
波信号を伝送データの1ビット伝送時間だけ遅延した遅
延中間信号とが、データフリップフロップと排他的論理
和ゲートとにそれぞれ与えられて掛算されており、中間
周波信号と遅延中間周波信号との位相のずれが予め定め
た範囲内であるときには、排他的論理和ゲートの掛算結
果を検波出力として導出し、また前記予め定めた範囲外
であるときには、データフリップフロップの掛算結果を
検波出力として導出するようにしたので、位相のずれに
応答してデータフリップ70ツブからの出力と排他的論
理和ゲートからの出力とが選択的に切換えて検波出力と
して導出され、したがって送信周波数の変動などによっ
て前記位相のずれが変化した場合であっても、確実に変
調波を検波することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の検波装置31の電気的構成
を示すブロック図、第2図〜第5図は検波装置31の動
作を説明するための波形図、第6図はデータフリップフ
ロップ8を用いた従来技術の検波装′It1の基本的構
成を示すブロック図、第7図は排他的論理和ゲート22
を用いた他の従来技術の検波装置21の基本的構成を示
すブロック図、第8図および第9図は検波装置1.21
の動作を説明するための波形図である。 31・・・検波装置、32・・・アンテナ、33・・・
高周波増幅回路、34・・・混合回路、35・・・局部
発振回路、37・・・BPF、38・・・データフリッ
プフロップ、39・・・遅延回路、40・・・クロック
発生回路、41・・・出力端子、42,51.53・・
・排他的論理和ゲート、43.56・・・LPF、52
.54・・・積分回路、55・・・位相誤差検出器、5
7・・・比較器、SWI〜SW3・・・切換スイッチ 代理人  弁理士 画数 圭一部 第2図 (6)ニし−一〇 第4図 第5図 1B6図

Claims (1)

  1. 【特許請求の範囲】 中間周波信号と、該中間周波信号を伝送データの1ビッ
    ト伝送時間だけ遅延した遅延中間周波信号とを掛算し、
    該掛算結果を検波出力として導出するようにしたデジタ
    ル遅延検波装置において、前記掛算を行うデータフリッ
    プフロップと、前記掛算を行う排他的論理和ゲートと、 前記中間周波信号と遅延中間周波信号との位相のずれを
    検出する位相誤差検出手段と、 位相誤差検出手段の出力を予め定めた基準レベルと比較
    する比較手段と、 比較手段の出力に応答し、前記位相のずれが予め定めた
    範囲内であるときには排他的論理和ゲートの掛算結果を
    検波出力として導出し、前記予め定めた範囲外であると
    きにはデータフリツプフロツプの掛算結果を検波出力と
    して導出する切換手段とを含むことを特徴とするデジタ
    ル遅延検波装置。
JP22915888A 1988-09-12 1988-09-12 デジタル遅延検波装置 Expired - Lifetime JP2716475B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22915888A JP2716475B2 (ja) 1988-09-12 1988-09-12 デジタル遅延検波装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22915888A JP2716475B2 (ja) 1988-09-12 1988-09-12 デジタル遅延検波装置

Publications (2)

Publication Number Publication Date
JPH0276348A true JPH0276348A (ja) 1990-03-15
JP2716475B2 JP2716475B2 (ja) 1998-02-18

Family

ID=16887692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22915888A Expired - Lifetime JP2716475B2 (ja) 1988-09-12 1988-09-12 デジタル遅延検波装置

Country Status (1)

Country Link
JP (1) JP2716475B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974096A (en) * 1996-09-12 1999-10-26 Pacific Communications Research Corporation Digital quadrature detection circuit
JP2012526437A (ja) * 2009-05-07 2012-10-25 コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ 特に無線周波数識別タグ用の、変調された情報を送信するための復調器およびシステム
WO2016021466A1 (ja) * 2014-08-07 2016-02-11 株式会社 東芝 無線通信装置および集積回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974096A (en) * 1996-09-12 1999-10-26 Pacific Communications Research Corporation Digital quadrature detection circuit
JP2012526437A (ja) * 2009-05-07 2012-10-25 コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ 特に無線周波数識別タグ用の、変調された情報を送信するための復調器およびシステム
US8988144B2 (en) 2009-05-07 2015-03-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Demodulator and system for transmitting modulated information, in particular for radiofrequency identification tags
WO2016021466A1 (ja) * 2014-08-07 2016-02-11 株式会社 東芝 無線通信装置および集積回路
JP2016039503A (ja) * 2014-08-07 2016-03-22 株式会社東芝 無線通信装置および集積回路
US9954702B2 (en) 2014-08-07 2018-04-24 Kabushiki Kaisha Toshiba Radio communication device and radio communication method

Also Published As

Publication number Publication date
JP2716475B2 (ja) 1998-02-18

Similar Documents

Publication Publication Date Title
US6434194B1 (en) Combined OOK-FSK/PPM modulation and communication protocol scheme providing low cost, low power consumption short range radio link
JPS58182356A (ja) ビツト誤り率測定方式
US4468784A (en) Three-state digital mixer-driver circuit
US4385401A (en) Three-state digital mixer-driver circuit
US3222454A (en) Digital comparison circuits
JP3087459B2 (ja) Fskデータ復調器
US3670250A (en) Fm system for receiving binary information
JPH0529879A (ja) 無線通信装置の自動周波数制御回路
JPH0276348A (ja) デジタル遅延検波装置
EP0412291B1 (en) Quadrature FSK receiver with compensation for frequency offset
JPS6189702A (ja) 周波数倍増装置
JPS61269547A (ja) デ−タ信号復調装置
GB1410476A (en) Modulation detectors
GB2223347A (en) Method for transmitting record control signals and record control circuit
EP0066076B1 (en) Integrated circuit fsk modem
US4547751A (en) System for frequency modulation
EP0670093B1 (en) High speed fsk demodulator
JP3268320B2 (ja) Sn比判定回路
JPH0969861A (ja) 検波回路
SU1474864A1 (ru) Модем с многократной фазовой манипул цией и встроенным контролем достоверности
JPH01164151A (ja) 符号判定基準電圧生成方式
JPS6170830A (ja) クロツク位相自動調整回路
JP2789907B2 (ja) マイクロ波送信器
JP3229991B2 (ja) Psk変調装置
JPH01135116A (ja) 入力断検出回路