JP2012526437A - 特に無線周波数識別タグ用の、変調された情報を送信するための復調器およびシステム - Google Patents

Abstract

本発明は、無線通信および特にＲＦＩＤ（無線周波数識別）タイプの近距離無線通信システムに関する。
ＲＦＩＤタグにおける局部クロック発生器を必要とせずに、周波数変調または位相変調モードで動作するために、本発明は、新規の復調器であって、入力信号の周期に等しいかまたはその周期に非常に近い期間を備えたシンボルによって位相または周波数変調された入力周波数（Ｈ_ｓ）の入力信号を受信するのに適した遅延線（ＤＥＬ）を含む新規の復調器を提案する。遅延線は、入力周波数における、しかし互いに対してΔＴだけオフセットされたＮ_ｄの異なる遅延を備えたＮ_ｄ信号を生成するＮ_ｄ出力部を有し、Ｎ_ｄは、１以上の整数である。復調器はまた、Ｎ_ｄラッチ、すなわちそれぞれが、遅延線のそれぞれの出力、および入力信号からなるクロック信号を受信するＮ_ｄラッチのレジスタを含んで、入力信号の周期の終わりにおける遅延線の出力の状態をラッチレジスタに記憶するようにする。レジスタの内容は、入力信号変調シンボル（ＳＹ）の値を表す。
【選択図】 図２

Description

本発明は、無線通信および特にＲＦＩＤ（無線周波数識別タイプ）の近距離無線通信システムに関する。

ＲＦＩＤシステムによって、データは、リーダと小さな寸法のタグとの間の非常に短い距離（数センチメートルから数メートル、または例外的にさらに長く）にわたって送信することが可能になる。リーダは、エネルギおよび情報（例えば、問い合わせ）をタグに搬送する無線周波数で信号を送信する。タグは、受信したエネルギによって作動され、かつ受信した情報または問い合わせに応じて情報をリーダに送信する。情報は、タグおよびしたがって間接的にはタグが装着された対象物の単純な数値識別であってもよい。タグには、無線アンテナ、すなわち、リーダによって送信された周波数の信号を受信できるようにする、かつ応答としてリーダに送信される情報によって変調された無線信号を返送できるようにする無線アンテナが含まれる。変調は、この目的のために集積回路チップを含み得るタグにおいて行われる。時としてタグには、補助機能を扱うためのバッテリが設けられるが、しかし、通常、タグの機能が主に識別機能である場合に、タグは、リーダから受信される無線周波数エネルギによって完全に電力が供給される。

リーダによって実行される変調は、通常、搬送波周波数の振幅変調であるが、しかし、今はまた、周波数または位相変調を行って、より高い情報ビットレートを可能にする努力がなされている。タグによって実行される変調は、負荷変調、すなわちアンテナインピーダンスの変調であってもよく、この変調は、リーダの送信／受信アンテナのインピーダンスに作用する。ここでの関心は、主として、リーダによって行われる変調、およびタグによって行われる復調に集中する。

リーダによる変調が、中心搬送波周波数Ｆ_０を備えた信号の周波数または位相変調である場合に、タグにおいて情報を復調できることが必須であり、かつそのために、タグにおいて同じ中心周波数Ｆ_０の信号を有することが必須である。周波数または位相変調モードで動作する通常の無線通信システムにおいて、受信機は、一般に、復調されることになる無線周波数信号の中心周波数に合わせられた局部周波数発生器を有する。局部発生器は、中間周波数またはベースバンドへの周波数変換によって復調を行う。復調器はまた、局部電圧制御発振機（ＶＣＯ）から信号を受信する、かつこの信号の周波数を受信周波数に合わせる位相ロックループを用いることができる。非常に特有なタイプの変調を用いれば、時として局部発振器を省くことが可能であるが、しかしこれは、一般的な場合には可能ではない。

今日、ＲＦＩＤタグには、この周波数発生器またはこの局部発振器用の多くのスペースがなく、それらを動作させるために利用可能な多量のエネルギがない。集積回路チップに基づいた制御周波数局部発振器またはスタンドアロン周波数発生器は、一般に、チップ外の構成要素を必要とし、かかる外部構成要素をタグに有することは、容積の理由で望ましくない。

したがって、本発明の目的は、リーダとＲＦＩＤタグとの間の通信に特に適している、情報を送信するためのシステムおよび対応する電子復調回路を提案することである。このシステムは、復調器における局部周波数発生器の必要なしに、かつタグに存在する単一の集積回路チップに追加されることになる外部構成要素なしに、周波数または位相変調位相で送信することができる。

本発明による送信システムにおいて、可変であるが、しかし受信無線周波数信号の周期に関連づけられている期間用に、搬送波の周波数または位相を修正する変調のための準備が、第１になされる。情報は、特定の周波数または位相によってそれぞれが表される一連の隣接する「シンボル」からなり、シンボルは、この周波数またはこの位相と関連する期間を測定することによって検出される。各可能なシンボルは、例えばＮ_ｓ周期続き、Ｎ_ｓは、全てのシンボルに対して同じである固定整数であるが、しかし（周波数変調モードにおける）周波数または（位相変調モードにおける）位相は、シンボルに従って変化する。復調は、Ｎ_ｓ周期のグループの期間を決定して、そこから変調の周波数または位相を推定することに存し、したがってシンボルの値は、Ｎ_ｓ周期のこのグループに対応する。

周波数変調モードにおいて、シンボル期間は、変調信号ＦのＮ_ｓ周期と正確に等しいのが好ましい。位相変調モードにおいて、シンボル期間はまた（この期間は、位相に依存する）、シンボルの全体的な期間が変調に従って変化するように、位相変調された搬送波周波数Ｆ_０のＮ_ｓ周期に等しいのが好ましい。中心周波数Ｆ_０のまわりの周波数変調指数（Ｆ_ｍｉｎ−Ｆ_ｍａｘ）／Ｆ_０が十分に低いならば適用できる可能な変形において、シンボル期間は、一定だが、しかし中心周波数Ｆ_０における信号のＮ_ｓ周期に等しいかまたは非常に近くすることができ、復調は、もう一度変調信号のＮ_ｓ周期の期間を遵守することに存する。

このタイプの変調は、中心周波数Ｆ_０におけるどんなローカルクロックも必要としない本発明による復調器によって復調することができる。復調器には、入力信号の周期に等しいかまたはその周期に非常に近い期間を備えたシンボルによって位相または周波数変調された、入力周波数の入力信号を受信するのに適した遅延線が含まれるが、この遅延線は、入力信号の周波数における、しかしＮ_ｄの異なる遅延を備えたＮ_ｄ信号を生成するＮ_ｄ出力部を有し、Ｎ_ｄは、１以上の整数であり、復調器は、Ｎ_ｄラッチであって、それぞれが、一方では遅延線のそれぞれの出力を受信し、他方では入力信号からなるクロック信号を受信するＮ_ｄラッチのレジスタを含んで、入力信号の周期の終わりにおける遅延線の出力の状態をラッチレジスタに記憶するようにし、レジスタの内容が、入力信号変調シンボルの値を表す。

遅延線は、固定遅延を備えた線であってもよい。しかしながら、線の異なる出力部において確立された遅延増分が、１つのシンボルから次のシンボルへと安定したままであるが、しかし入力信号の平均周波数へと長期的に平均して調整されるように、遅延線が、（シンボル期間を与えられたとすると）長い時定数を備えたロックループによって制御されるのが好ましい。このロッキングは、以下でより詳細に説明する。次に、ロックループは、一方では入力周波数で入力信号を受信し、かつ他方では遅延線の出力の１つを受信する位相比較器と、シンボル期間よりはるかに大きい時定数を備えた積分器と、を含むのが好ましく、積分器の出力は、遅延線によって確立された遅延増分の期間を制御して、それらを、入力周波数の平均値に従ってロックするようにする。

復調器は、周波数を整数Ｎ_ｓで割る周波数分割器を遅延線の上流に含むのが好ましい。この分割器は、位相または周波数変調された無線周波数の信号を受信することに、および無線周波数よりＮ_ｓ倍低い変調された入力周波数の入力信号を遅延線の入力部に供給することに適している。

本発明による復調器は、リーダおよびタグを含む送信システムにおいて使用できるが、この送信システムにおいて、リーダは、周波数または位相変調モードで送信し、かつシンボルは、同期して（すなわち、変調された無線信号の固定周期数を表す期間で）または非同期で（非変調中心周波数における信号の固定周期数を好ましくは表す固定期間で）送信される。

本発明の他の特徴および利点は、添付の図面に関連して提供される、以下の詳細な説明を読むことで明らかになろう。

変調信号の周期期間の固定倍数である可変期間のシンボルによって周波数変調された、無線周波数の例示的な信号を表す。 本発明による復調器の構造を表す。 周波数変調された信号であって、この信号の周期の倍数である期間を備えたシンボルによって周波数変調された信号の受信の場合に実行される復調の原理を説明するタイミング図を表す。 位相変調信号の受信の場合における復調の原理を説明するタイミング図を表す。 固定期間の連続シンボルによって周波数変調された信号の受信の場合における復調の原理を説明するタイミング図を表す。 Ｎ_ｓで割る例示的な分割器を表す。 例示的なデジタル遅延線を表す。 例示的な位相比較器を表す。 例示的な電荷ポンプを表す。 遅延線の上流に補助遅延線がある、復調器の変形実施形態を表す。 Ｎ_ｄ＝１である特定の場合における、本発明による復調器を表す。

図１は、それぞれＳＹ_０、ＳＹ_ａ、ＳＹ_ｂで示された、異なる値の連続シンボルによって周波数変調された中心無線周波数からなる無線周波数信号を示す。シンボルの値は、このシンボルに割り当てられたそれぞれの周波数Ｆ（Ｆ＝Ｆ_０、Ｆ_ａ、Ｆ_ｂ．．．）によって定義される。図１は、非変調基本周波数と同様に、より高い変調周波数Ｆ_ａおよびより低い変調周波数Ｆ_ｂを示す。

変調期間、すなわちその間に信号が送信される期間は、無線周波数信号の周期にリンクされる。

図１に示す最も単純な場合に、シンボル期間は、固定数の信号周期、好ましくは整数Ｎ_ｓに等しい。したがって、シンボルの値は、送信される信号の周波数の値によってだけでなく、シンボルのそれぞれの期間によって表され、この期間は、Ｔ＝Ｎ_ｓ／Ｆ、すなわちＴ_０＝Ｎ_ｓ／Ｆ_０、Ｔ_ａ＝Ｎ_ｓ／Ｆ_ａ、Ｔ_ｂ＝Ｎ_ｓ／Ｆ_ｂ等である。図１の例において、原理をよりよく理解できるようにするために、Ｎ_ｓ＝４であり、周波数変動は、故意に誇張された。

この単純な場合に、シンボル期間は、Ｎ_ｓ周期と正確に等しく、Ｎ_ｓ周期は、全て同一である期間を有する。復調は、正確にＮ_ｓ同一周期の期間であるシンボル期間を測定するために遅延線を用いることに存する。本発明がまた、以下の場合に適用可能であることが後で分かる。
− シンボル期間が変調信号のＮ_ｓ周期に等しく、この期間が位相に依存する位相変調の場合。
− シンボル期間が、無線信号における平均周波数Ｆ_０のＮ_ｓ周期に好ましくは等しい共通値Ｔ_０と全て同一である非同期変調の場合。

全ての場合に、変調は、次のように行われる。すなわち、シンボル期間が、正確に変調信号のＮ_ｓ周期（期間１／ＦのＮ_ｓ同一周期、もしくは必ずしも同一でないが期間の合計が位相に依存するＮ_ｓ周期）であるか、さもなければ平均周波数Ｆ_０のＮ_ｓ周期であるかどうかにかかわらず、シンボル期間が、無線周波数信号における整数Ｎ_ｓの周期を表すように行われる。全ての場合に、変調信号のＮ_ｓ周期の期間が測定される。

図２は、これらの異なる方法の１つで変調された信号を復調するための、本発明による復調器の実施形態を表す。それには、タグのアンテナ（図示せず）から得られた、復調される無線周波数ＲＦを受信する入力部Ｅ１が含まれる。入力部Ｅ１は、受信信号の周波数Ｆを数Ｎ_ｓで割る、かつＮ_ｓ／Ｆに等しい周期を備えた、入力信号と呼ばれる代替信号Ｈ_ｓを出力部で生成する周波数分割器ＤＩＶ（実際にはカウンタ）の入力部にリンクされる。カウンタ／分割器は、オプションである。その存在は、予想される変調に依存する。シンボル期間が、（上記のように、正確にまたはおおむね）無線周波数信号のＮ_ｓ周期（Ｎ_ｓ>１）を表すように、変調が行われる場合に、Ｎ_ｓによる分割器が必要である。しかしながら、Ｎ_ｓは、限界において１に等しくなることができ、変調は、無線周波数信号の各新しい周期において行われ、この場合に、分割器の必要はない。

したがって、本発明による復調器のコアは、分割器の後に位置する。復調器のコアの入力部は、分割器の出力部にリンクされた入力部Ｅ２であり、この入力部は、信号Ｈ_ｓを受信するが、その周波数はＮ_ｓで割られた周波数Ｆである。

入力部Ｅ２は、数Ｎ_ｄの出力部Ｓ_１〜Ｓ_Ｎｄを有する遅延線ＤＥＬの入力部であり、各出力部Ｓ_ｉは、入力信号Ｈ_ｓと同じ周期だがそれぞれの遅延Ｄ_ｉを備えた信号を供給し、ここでｉは、リンクにおける出力部のランクを表す添え字である。Ｎ_ｄ出力の遅延Ｄ_ｉは、最小値と最大値との間の間隔ΔＴで規則的にフェーズされる。

遅延線は、固定値ΔＴによってフェーズされた固定遅延を生成する線とすることができる。しかしながら、基本遅延ΔＴの値が、復調器によって受信される信号の平均周波数Ｆ_０にロックされるのが好ましい。実際には、値ΔＴは、受信された平均周波数に近い信号周期期間の間の偏差を測定するために用いられ、受信された平均周波数と、偏差を測定する際に用いられる遅延値との間に直接リンクが存在することが望ましい。

この理由で、図２は、かかるロックキング機構を設けられた復調器を表す。ロッキングは、位相比較器ＣＭＰＨと、復調されるシンボル期間と比較して長い時定数（好ましくは、時定数は、シンボル期間の少なくとも数百倍である）を備えた積分器と、を含む位相ロックループによってもたらされる。

位相比較器は、一方では入力周波数Ｈ_ｓの入力信号を受信し、他方では遅延線の出力部の１つ（出力部Ｓ_ｍ）から信号を受信する。出力部Ｓ_ｍは、基準遅延Ｄ_ｍを備えた信号Ｈ_ｓを、次のように供給する。すなわち、平均変調周波数Ｆ_０／Ｎ_ｓに関して、出力部Ｓ_ｍにおける信号の立ち上がりエッジが、非遅延信号Ｈ_ｓの立ち上がりエッジと同相（これは、位相比較器の構造に依存して、位相対立になる可能性がある）であるように、供給する。

位相ロックループは、出力Ｓ_ｍを入力Ｅ２と同相に保つ傾向がある方向において基本遅延ΔＴを調整することによって遅延線に作用する（したがって、位相比較器の入力部間のゼロ位相シフト）。ループの高い時定数によって、この位相整列を、無線信号の平均周波数Ｆ_０用に行うことが可能になる。これゆえに、遅延期間ΔＴは、シンボルからシンボルへと固定されていると考えることができる。

位相比較器の出力部に配置された積分器は、例えば、電荷ポンプＰＣＨおよび積分器（コンデンサＣ_ｉｎｔ）を用いて構成される。コンデンサＣ_ｉｎｔの端子における積分電圧は、遅延線の制御入力部Ｅ_ｃに印加される。この入力部における電圧は、基本遅延ΔＴの値に、したがって遅延線によって確立される全ての遅延に作用する。位相比較器ＣＭＰＨによって提供された位相シフト情報の積分ゆえに、積分コンデンサの端子における電圧は、信号Ｈ_ｓとＳ_ｍにおける出力信号との間の平均位相シフトがゼロ（または一定）になるような値で安定化される。

遅延線のＮ_ｄ出力は、多数のラッチＤを備えたレジスタＤＦＦの入力部に印加される。各ラッチＤは、その入力部Ｄにおいて、Ｎ_ｄ出力のそれぞれの出力を受信し、かつクロック入力部ＣＬＫにおいて、周波数Ｆ／Ｎ_ｓの入力信号Ｈ_ｓを受信する。信号Ｈ_ｓの立ち上がりエッジ（例えば）に基づいて、ラッチは、それぞれ、それらのそれぞれの入力部Ｄに課された状態を取る。この状態は、出力部のそれぞれにおいて異なって遅延された、第１の立ち上がりエッジ後におけるＨ_ｓの第２の立ち上がりエッジの到着の瞬間に依存する。第１の立ち上がりエッジは、シンボルの開始を定義するエッジである。第２の立ち上がりエッジは、シンボルの終わり（および新しいシンボルの開始）を定義するエッジである。シンボルの終わりにおいて、ラッチレジスタのＮ_ｄ出力セットは、温度計型符号に従って、ちょうど終了したシンボルを表す値を定義する。

ラッチレジスタの出力部に配置された符号化回路ＣＯＤによって、例えば２進符号に従い、温度計以外の形態でシンボルの値を供給することが可能になる。連続シンボルは、Ｈ_ｓの立ち上がりエッジの到着と共に出力部ＳＹに到着する。

図３は、受信信号の変調が周波数変調であり、かつ各シンボルが、復調器の入力部Ｅ１で受信された無線信号ＲＦのＮ_ｓ周期（図３ではＮ_ｓ＝４）と正確に等しい期間を有する例で復調を説明するタイミング図を表す。３つの連続シンボルＳＹ_０、ＳＹ_ａ、ＳＹ_ｂが表されており、それぞれ３つの異なる周波数値Ｆ_０、Ｆ_ａ、Ｆ_ｂに、およびしたがって３つの異なる期間に対応する。周波数Ｆ_０が、中心周波数、すなわちそのまわりで変調が実行される中心周波数であること、およびこの周波数Ｆ_０が、変調信号の平均周波数であることが、ここで仮定されている。周波数Ｆ_ａはＦ_０より高く、周波数Ｆ_ｂはＦ_０より低い。この例では、シンボルＳＹ_０は、平均周波数Ｆ_０に割り当てられているが、しかしこれは、必須ではない。

図３の第１の線は、復調器の入力部Ｅ１で受信された、かつ可変周波数Ｆを有する無線周波数信号ＲＦを表す。第２の線は、カウンタ／分割器ＤＩＶの出力部における、したがって前に復調器のコアと呼ばれたものの入力部Ｅ２における信号Ｈ_ｓを表す。信号Ｈ_ｓは、周波数Ｆ／Ｎ_ｓである周波数を有する。Ｓ_１〜Ｓ_Ｎｄの符号を付けられた、図３の次のＮ_ｄ線は、遅延線ＤＥＬによって遅延された周波数Ｆ／Ｎ_ｓの、かつこの遅延線のＮ_ｄ出力部Ｓ_１〜Ｓ_Ｎｄに存在するＮ_ｄ信号を表す。

出力Ｎ_ｄの数が大きければ大きいほど（および２つの連続出力間の遅延増分ΔＴが小さければ小さいほど）、復調器はそれだけ正確である。

遅延線の出力の１つＳ_ｍは、それが位相ロックループ用の基準として働くので、特定の役割を有する。出力Ｓ_ｍは、入力周波数がＦ_０である場合に、信号Ｈ_ｓの周期全体の遅延を確立する出力であるのが好ましい。これは、周波数変調信号の平均周波数に対して定義される基本遅延に基づいて位相ロックループを整列させるための最も単純な解決法である。遅延線の連続出力部間における基本遅延増分ΔＴは、長い時定数を備えた位相ロックループゆえに固定されると考えることができる。

出力部Ｓ_ｍからの遅延信号は、信号Ｈ_ｓが周波数Ｆ_０／Ｎ_ｓである場合に、したがってＳＹ_０が送信されている間に、信号Ｈ_ｓの立ち上がりエッジと一致する立ち上がりエッジを有することが、図３から分かる。位相比較器ＣＭＰＨの構造をそれ相応に修正することによって、信号Ｈ_ｓの立ち下がりエッジと一致する、出力部Ｓ_ｍからの信号の立ち上がりエッジを想定することもまた可能であろう。

シンボルＳＹ_０の終わりに、信号Ｈ_ｓの立ち上がりエッジにおいて、出力部Ｓ_ｍに先行する出力部Ｓ_１〜Ｓ_ｍ−１の論理状態が、第１の論理状態（ここでは：ハイレベル１）にあるのに対して、出力部Ｓ_ｍ〜Ｓ_Ｎｄは、第２の論理状態（ここでは：ローレベル０）にある。順番に取った全ての出力部の状態は、１１１１１００００００である。

次のシンボルＳＹ_ａは、より高い周波数に対応する。シンボルＳＹ_ａの終わりに、信号Ｈ_ｓの立ち上がりエッジにおいて、出力部Ｓ_ａの前における、遅延線の第１の出力部の状態は、レベル１であり、（出力部Ｓ_Ｎｄは別として）Ｓ_ａから最後の出力部の状態は、レベル０である。順番に取った全ての出力の状態は、この例では１１０００００００（１）である。最後の１は、目的を有しない。

最後に、シンボルＳＹ_ｂは、Ｆ_０より低い周波数に対応し、シンボルＳＹ_ｂの終わりにおいて信号Ｈ_ｓの立ち上がりエッジの瞬間における遅延線の出力の状態は、１１１１１１１１１１１０である。すなわち、出力Ｓ_ｂの前は１であり、出力Ｓ_ｂ〜出力Ｓ_Ｎｄは０である。

したがって、増加する遅延の方向における１状態から０状態への遷移の位置は、シンボルの長さの間の偏差を直接表し、符号１１１１１００００００は、シンボルＳＹ_０、すなわち平均周波数Ｆ_０を表し、符号１１００００００ｘｘは、シンボルＳＹ_ａ（より低い周波数）を表し、符号１１１１１１１１１１０は、シンボルＳＹ_ｂ（より高い周波数）を表す。

したがって、出力の全体的状態は、温度計符号、すなわち一連の１状態から一連の０状態への遷移の位置によって値が定義される符号に従って、シンボルを定義する。

Ｎ_ｄラッチ（Ｄ）のレジスタＤＦＦは、（信号Ｈ_ｓの立ち上がりエッジによって定義された）シンボルの終わりの瞬間におけるこの符号を記憶し、コーダＣＯＤは、符号を（例えば）純粋な２値に変換して、ちょうど復調されたシンボル値を出力ＳＹにおいて供給する。

表示の例において、シンボルの値は、シンボル期間が値ΔＴだけ増分または減分されるたびに１単位だけ増分または減分されると仮定され、シンボルＳＹ_０は値０を有し、シンボルＳＹ_ａは値−３を有し、シンボルＳＹ_ｂは値＋５を有する。可能なシンボルの連続におけるシンボル値増分が、遅延増分２ΔＴに対応するように変調が行われる場合に、コーダＣＯＤは、これを考慮して、温度計符号からシンボル値を決定しなければならないことが理解されよう。

復調器が最良の状態で機能するために、分割器ＤＩＶ（それが存在する場合に）が、シンボルの開始に正確に同期されることが望ましい。次に、分割器ＤＩＶには、同期化入力部（図示せず）が含まれる。同期は、真の情報送信の開始前に、初期化符号の繰り返し送信に基づいて求めることができる。この点には後で戻る。

図４は、無線周波数信号が位相変調される場合における、本発明による復調器の動作の例を表す。次に、シンボル期間が、無線周波数信号のＮ_ｓ周期であると見なされる。Ｎ_ｓ周期の全期間は、シンボルの終わりが、位相変調されていないクロック周波数に対して、決定された位相だけ位相シフトされるようになる。例えば、第１の周期が期間Ｔ＝（１＋Φ／２π）／Ｆ_０を有し、ここでＦ_０が、無線信号の搬送波周波数であり、Φが、この信号を変調するために用いられる位相であると見なすことが可能である。Φは、シンボルＳＹ_０用にはゼロ（例えば）に等しく、かつシンボルＳＹ_ａおよびＳＹ_ｂ用にはΦ_ａまたはΦ_ｂに等しい。続く周期は、期間１／Ｆ_０を有する。図示の例において、Φ_ａは負であり（他より短い、シンボルの第１の周期に帰着する）、Φ_ｂは正である（より長い第１の周期に帰着する）。図４に表されているのは、位相変調のこの例である。

信号Ｈ_ｓは、シンボルの開始およびシンボルの終わりにおいて無線信号の立ち上がりエッジと同期する立ち上がりエッジを有する。

シンボルの開始におけるＨ_ｓの立ち上がりエッジ、およびシンボルの終わりにおける立ち上がりエッジを分離する期間が、シンボルの終わりを定義する立ち上がりエッジの瞬間における遅延線のＮ_ｄ遅延出力の状態によってもう一度測定される。出力Ｓ_ｍは、位相変調Φがゼロである場合に、周期全体によって遅延される信号を供給する出力である。

ラッチレジスタの出力の状態はまた、信号Ｈ_ｓの周期の期間を表す温度計符号、およびしたがってシンボルの値を定義する。なぜなら、この期間が位相に直接リンクされるからである。

位相変調が、非変調搬送波によって定義される絶対時間基準に対して位相シフトを確立することに存することが注目される。復調器が、先行するシンボルの終わりに対してＮ_ｓ周期の期間を測定するので、出力部で得られる温度計符号は、実際の変調シンボルではなく先行するシンボルに対するシンボル変動を表す。したがって、位相を変調するために用いられた真のシンボルは、検出された変動を、先行するシンボルの値に加えることによって得られる。加算レジスタ（図示せず）が、この目的のために、復調器の出力部に追加される。次に、安全のために、誤り訂正機構が、シンボル上のどんな復調誤差も全ての後続するシンボルに伝播するのを回避するために採用される。

図２および図３は、周波数変調および位相変調の場合を示すが、この場合に、シンボルの送信期間は、正確に、シンボルの瞬間において無線周波数における信号のＮ_ｓ周期全体であり、第１の周期の期間は、位相変調の場合には、位相の値を考慮する。これらの２つの場合に、変調は、シンボルの開始およびシンボルの終わりの瞬間が無線周波数に対して整列されるので、いわゆる同期変調である。したがって、シンボル期間は、シンボルからシンボルへと可変であった。

しかしながら、復調器はまた、受信信号が、固定シンボル期間を伴って非同期で変調される場合に動作することができる。これは、信号が位相変調される場合に特に真である。しかしながら、それはまた、無線周波数における信号の変調速度が比較的低いならば、周波数変調においても真になり得る。

図５は、後者の場合における復調を示す。シンボル期間は、周波数が、修正され、かつこのシンボル用に定義された値を取る間の期間である。しかしながら、遅延測定は、周波数Ｈ_ｓによって、すなわちＮ_ｓ／Ｆにリンクされた期間によって定義されるままであり、かつ逆に周波数およびしたがってシンボルの値に作用するために測定されなければならないのは実際にはこの期間である。

この理由で、遅延線の出力の状態をラッチに記録するのは常にＨ_ｓ（＝Ｎ_ｓ／Ｆ）の立ち上がりエッジ（または常に立ち下がりエッジ）である。したがって、一定の期間のシンボルによる非同期変調の場合には、シンボルの終わりと、ラッチがトグルする瞬間との間に時間オフセットが存在する。

シンボル期間は、平均周波数Ｆ_０におけるＮ_ｓ周期に等しく取られるのが好ましい。したがって、シンボルＳＹ_０は、Ｎ_ｓ／Ｆ_０と正確に等しい期間を有する。しかしシンボルＳＹ_ａおよびＳＹ_ｂは、同じ期間を有するが、それらの１つはＮ_ｓ／Ｆ_ａより少し長く、もう一方はＮ_ｓ／Ｆ_ｂより少し短い。しかしながら、周波数変動が低く、均一に分配されている場合に、そこから（シンボルの終わりの瞬間に対して）結果としてもたらされる測定瞬間誤差は、遅延線における基本遅延ΔＴの期間より小さくすることが可能であり、この場合にはシンボル決定誤差は存在しない。

一定の期間のシンボルを用いる非同期変調の場合における誤差のリスクが、Ｎ_ｓがより大きくなると（および周波数変調の場合には、変調指数がより低くなると）、それだけ低くなることが注目される。

同期または非同期であろうと、周波数または位相であろうと、変調のタイプにかかわらず、復調器は、（Ｎ_ｄが１より大きい場合に）Ｎ_ｄラッチのレジスタの出力部において、温度計符号、すなわち、復調されたシンボルの値が、連続する一連の論理０状態から、連続する一連の論理１状態への遷移の位置によって定義される温度計符号を供給する。この特定の特徴によって、必要に応じて復調誤差の検出を確認することが可能になる。一連の１状態から一連の０状態への遷移が検出されない場合、さもなければこのタイプの多数の遷移が検出された場合には、復調されたシンボルは、誤っていると見なされて拒否される。

続く図は、図２の周波数分割器、遅延線、位相比較器、および復調器の積分器を実現できるようにする方法を示す実例としてのみ提示される。

図６は、Ｎ_ｓ＝８の場合に周波数をＮ_ｓで割るための例示的な周波数分割器を表す。これは、単に例であり、周波数分割器を作製するための多くの周知の解決法が存在する。

分割器は、カウンタである。それには、３ビットカウンタを形成する３つのＤラッチが含まれる。これら３つのラッチのクロック入力部は、例えば、ＲＦＩＤタグのアンテナから得られる無線周波数ＲＦの信号を受信する。各ラッチの入力部Ｄは、それぞれのマルチプレクサＭＵＸ１、ＭＵＸ２、ＭＵＸ３の出力を受信する。マルチプレクサは、同期位相中に決定値（０と７との間）を備えたカウンタの初期化を保証するために用いられ、次に、それらは、ラッチ出力部と入力部との間の必要なループバックを保証する。これらのループバックは、必要な周波数分割を確立する。したがって、第１のラッチは、その入力Ｄがその出力から始まるので、ＲＦ周波数を２で割る。第２のラッチは、その入力部が、第１のラッチによって制御されたＯＲゲートを通して、その出力を受信するので、周波数を４で割る。第３のラッチは、その入力部が、他の２つのラッチによって制御された排他的ＯＲゲートを通して、その出力を受信するので、周波数を８で割る。

同期化入力部および初期化バスが設けられる。同期化入力部「ｓｙｎｃ」は、マルチプレクサを制御して、同期化中に初期値（０〜７）に対応する論理状態をラッチに適用する。

同期化は、いくつかの方法で、特にシンボルフレームのヘッドにおける同期化符号を送信することによってか、または特定の変調されたシンボルを送信することによってか、または同期化パルスの振幅変調によって実行することができる。

フレームの開始における符号による同期化の場合には、少なくともＮ_ｓ回繰り返される長さＮ_ｃ（シンボルＮ_ｃの数）の符号をヘッダが含むように準備がなされる。

小さな状態機械（図示せず）が、ＲＦ周波数における信号のＮ_ｃ周期ごとに同期化パルスを、復調器においてＮ_ｓ回生成する。各パルスにおいて、３つのラッチによって形成されたカウンタに印加される初期値は、Ｎ_ｓの可能な初期値が生成されるまで、１単位ずつ増分される。初期化が毎回異なるので、復調器は、Ｎ_ｃの異なる符号を生成する。これらの符号の１つが、予想された初期化符号と同一であり、予想された符号の検出によって、カウンタ同期化プロセスが停止され、カウンタは、検出された同期状態から、引き続きＮ_ｓによる分割を実行する。

代替として、同期化は、Ｎ_ｃシンボルの特定の符号を用いてではなく、データ送信では使用されない特定のシンボルを用いて行うことができる。この原理は、復調器が特定のシンボルを見つけるまで一連のＮ_ｓの異なる初期化を用いる前のものと同じである。

最後に、送信機に同期化パルスを振幅において変調させることを想定することがまた可能であるが、しかしそのときは、復調器には、振幅復調手段を設けなければならない。

図７は、本発明による復調器で使用できる論理遅延線の構造の例を表す。それは、信号Ｈ_ｓを受信するための入力部Ｅ２と、信号Ｈ_ｓと同じ立ち上がりエッジを有するがしかしこの信号に対して遅延された論理信号を供給するＮ_ｄ出力部Ｓ_１〜Ｓ_Ｎｄと、を有する。中間出力部（前に言及した出力部Ｓ_ｍ）が、信号Ｈ_ｓのエッジとエッジが一致する遅延信号を供給する。他の出力部は、増分ΔＴだけ互いにオフセットされた遅延信号を供給する。線には、反転セルのペアによってそれぞれが形成される、Ｎ_ｄのカスケードされた同一ステージが含まれる。各ステージは、それが前のステージから受信する信号を、ΔＴだけ遅延させながら、その入力部からその出力部へ伝播する。

セルは、ドレインを共通にし、かつゲートを共通にしたＰＭＯＳトランジスタＱ１および直列ＮＭＯＳトランジスタＱ２と、ペアＱ１、Ｑ２と直列のＮＭＯＳ供給トランジスタＱ３であって、遅延線の制御入力部Ｅ_ｃ上に存在するＤＣ電圧Ｖ_{ｃｒｔｒｌ}によりゲートを制御されるトランジスタＱ３と、によって形成される。別のトランジスタペアＱ’１、Ｑ’２が、ペアＱ１、Ｑ２のように実装され、供給トランジスタＱ’３が、Ｑ３のように実装される。ペアＱ１、Ｑ２は、第１のインバータとして働き、ペアＱ’１、Ｑ’２は、第２のインバータとして働き、この第２のインバータの出力部は、遅延線の次のステージの入力部にリンクされる。出力インバータＩ１は、その入力部が、Ｑ’１およびＱ’２の共通ドレインに接続され、その出力部は、Ｎ_ｄ出力部からの遅延線のそれぞれの出力部を構成する。

線の２つの出力間の遅延増分ΔＴは、第１のインバータ（Ｑ１、Ｑ２）および第２のインバータＱ’１、Ｑ’２のトグル遅延の和である。

遅延増分ΔＴは、トランジスタＱ３およびＱ’３の制御電圧Ｖ_ｃｔｒｌを変えることによって調整される。この電圧は、位相ロックループから（実際には、積分コンデンサＣ_ｉｎｔから）生じ（図２を基準）、これによって、遅延増分の自動調整が保証される。Ｖ_ｃｔｒｌが高ければ高いほど、Ｑ１、Ｑ２またはＱ’１、Ｑ’２などのトランジスタペアの出力部における容量性ノードの放電電流がそれだけ高く、これらのペアのドレインからなる容量性ノードの放電がそれだけ速くなる。（同じステージまたは次のステージにおける）次のトランジスタペアのトグルレベルは、より速く達成され、したがってステージによって生成される遅延はより小さい。反対に、Ｖ_ｃｔｒｌがより多く減少すればするほど、放電はそれだけ遅くなり、遅延はそれだけ増加する。

好ましくは、次のセルペアによってゲートが制御される帰還トランジスタ（Ｑ４、Ｑ’４）が、各供給トランジスタ（Ｑ３、Ｑ’３）と並列に設けられる（Ｑ３と並列なトランジスタＱ４である場合には同じステージの次のセルペア、またはＱ’３と並列なトランジスタＱ’４である場合には次のステージの次のセルペア）。このトランジスタは、次のセルがトグルした後で、セルペアの出力ノードを非常に速く放電させ、これは、この出力ノードがゼロに切り替わる場合に、より急勾配の遷移エッジを有することができるようにする。

図８は、本発明による復調器において使用できる位相比較器の例を表す。それは、非同期論理モードで動作する論理ゲートセットからなる比較器である。それは、その出力部において、遅延線の出力Ｓ_ｍおよび周波数分割器ＤＩＶから出力される信号Ｈ_ｓを受信して、これらの２つの出力の位相を比較するようにする。

比較は、入力信号の立ち上がりエッジに基づいて行われる。比較器は、２つの出力部Ｐ＋およびＰ−を有し、かつこれらの出力部において、比較器の２つの入力における立ち上がりエッジの相対的地位に開始および終わりが依存する正パルスを生成する。例えば、信号Ｈ_ｓの立ち上がりエッジが出力部Ｓ_ｍからの信号のエッジに先行する場合に、Ｐ＋上のパルスは、Ｐ−上のパルスより早く開始する。

遅延線用に意図された制御電圧Ｖ_ｃｔｒｌをコンデンサＣ_ｉｎｔ上で生成する積分器に供給するために用いられるのがこれらのパルスである。積分器は、この場合に、電荷ポンプからなり、観察された位相シフトに従って電圧Ｖ_ｃｔｒｌを増加または低減する正または負の電流パルスによって、コンデンサＣ_ｉｎｔを充電または放電する。正パルスが負パルスより長い場合に、コンデンサは充電され、そうでなければコンデンサは放電される。入力信号が互いに同相である場合に、平衡が実現され、次に位相比較器は、両方とも等しい期間の短い正パルスおよび短い負パルスを周期的に供給し、これらのパルスは、補償され、かつコンデンサの端子における電圧をその平衡値で維持する。

図９は、電荷ポンプの可能な実施形態を表すが、従来の電荷ポンプ方式がまた、この方式の代わりに用いることができる。

位相比較器からのパルスＰ＋およびＰ−が、電荷ポンプの２つの入力部に印加され、電荷ポンプは、それぞれＰ＋およびＰ−におけるパルス幅の関数である正および負の電流を生成し、電流の１つが、積分コンデンサＣ_ｉｎｔを充電し、もう一方が、このコンデンサを放電する。

図１０は、既に説明した遅延線の上流における補助遅延線を用いる、復調器の変形実施形態を表す。この変形は、ある場合に、および特に数Ｎ_ｓが、２もしくは４を超える場合に、またはたとえ可能なシンボルの数が大きい場合であっても、遅延線ＤＥＬにおける出力の数を低減するのに有用である。その理由は、例えばＮ_ｓが大きい場合に、出力Ｓ_ｍにおける高い平均遅延（信号Ｈ_ｓの周期全体、したがってＲＦ信号の周期期間のＮ_ｓ倍の遅延）、および同時に異なるシンボル期間を識別できる、異なる出力間の低い値の増分ΔＴの両方を生成することが必要であるからである。この場合に、遅延線ＤＥＬに対して既に遅延された信号を供給する補助遅延線ＤＥＬ_ａｕｘを用いることが好ましい。したがって、補助遅延線は、主な遅延を確立し、遅延線ＤＥＬは、復調に必要なＮ_ｄの連続増分ΔＴを、この主な遅延から確立する。主な遅延は、測定する必要がある最小期間に従って選択される。典型的には、変調が、周波数Ｎ_ｓ／Ｆ_０のまわりの周波数変調であり、Ｎ_ｓ／Ｆ_ｍａｘ〜Ｎ_ｓ／Ｆ_ｍｉｎに及ぶ信号Ｈ_ｓ周期に帰着する場合に、遅延線ＤＥＬ_ａｕｘ用にはＮ_ｓ／Ｆ_ｍａｘに等しい主な遅延が選択される。

したがって、補助遅延線ＤＥＬ_ａｕｘは、主な遅延だけ遅延された信号Ｈ_ｓを供給する出力部Ｘ_ａを有し、遅延線ＤＥＬは、やはり、この主な遅延に対してΔＴだけ増分される遅延を確立するＮ_ｄ出力部を有する。好ましくは、出力部Ｓ_ｍは、図２の実施形態におけるように、平均変調周波数Ｆ_０用の信号Ｈ_ｓの立ち上がりエッジと立ち上がりエッジが同相である信号を供給する。線ＤＥＬ_ａｕｘもまた、この平均変調周波数Ｆ_０にロックされるのが好ましいが、ロッキングは、線ＤＥＬ用と同じ方法で行われる。この目的のために、好ましくは、線ＤＥＬ_ａｕｘは、別の遅延された出力部Ｘ_ｂ、すなわち、その立ち上がりエッジが、平均周波数Ｆ_０用のＨ_ｓの立ち上がりエッジとほぼ同期する出力部Ｘ_ｂを有する。線ＤＥＬをロックするために出力部Ｓ_ｍが用いられるのと同じ方法で、補助線ＤＥＬ_ａｕｘの遅延をロックするために用いられるのはこの出力部Ｘ_ｂである。したがって、線ＤＥＬ_ａｕｘのロックループには、信号Ｈ_ｓおよび出力Ｘ_ｂを受信する位相比較器ＣＭＰＨ_ａｕｘと、位相比較器の出力を受信する電荷ポンプＣＨＰ_ａｕｘと、変調シンボルの期間よりはるかに大きい時定数で電荷ポンプの出力を積分する積分コンデンサＣ_{ｉｎｔ−ａｕｘ}と、が含まれる。

図１０の方式を用いると、Ｎ_ｓ／Ｆ_０−Ｎ_ｄ．ΔＴ／２に等しい遅延値が、線ＤＥＬ_ａｕｘによって確立された主な遅延として取られた場合に、遅延線ＤＥＬは、この主な遅延から、値ΔＴのＮ_ｄ連続遅延を確立し、その結果、線ＤＥＬによって確立される遅延セットは、遅延Ｎ_ｓ／Ｆ_０−Ｎ_ｄ．ΔＴ／２から遅延Ｎ_ｓ／Ｆ_０＋Ｎ_ｄ．ΔＴ／２まで及び、分解能ΔＴで、この間隔に対応する期間におけるシンボルの測定を可能にする。

遅延線ＤＥＬ_ａｕｘは、線ＤＥＬのような多数のステージを有する必要はないが、しかしそのステージは、ΔＴより大きい遅延を確立する。

図１１は、Ｎ_ｄが１に等しい実施形態を表す。この実施形態によって、わずか２つの可能な状態だけを有する一連のシンボルを復調することが可能になるが、しかしそれは、非常に大きな単純性、および集積回路チップにおける非常に低い体積という利点を有する。それは、周波数変調または位相変調モードにおいて、先行する実施形態のように動作する。周波数変調モードにおいて、復調される２つのシンボルに対応する無線周波数信号ＲＦの周波数は、Ｎ_ｓ／Ｆ_１＝Ｔ_０＋ΔＴおよびＮ_ｓ／Ｆ_２＝Ｔ_０−ΔＴであるように、それぞれＦ_１およびＦ_２であり、平均周波数は、Ｆ_０＝Ｎ_ｓ／Ｔ_０である。Ｎ_ｄ＝１では、どんなシンボルも平均周波数Ｆ_０によって表すことが不可能であることが注目される。位相変調モードにおいて、復調されるシンボルはまた、期間Ｔ_０＋ΔＴおよびＴ_０−ΔＴに対応するが、これらの異なる期間は、シンボル間の遷移の瞬間における無線周波数（周波数Ｆ_０）の信号の位相跳躍に起因する。例えばπ／２の位相跳躍では、ΔＴは、Ｔ_０／４Ｎ_ｓ（無線周波数における信号の１／４周期）に等しい。Ｎ_ｓ＝１の場合に、πの位相跳躍が不可能であることが注目される。

復調器には、前に説明したように、Ｎ_ｓが１を超える場合にのみ、すなわち、シンボル期間が、無線周波数信号ＲＦのいくつかの（Ｎ_ｓ）周期（または平均周期）である場合に、入力信号の周波数を整数Ｎ_ｓで割る周波数分割器が含まれる。

分割器ＤＩＶの後の復調器のコアには、単一の出力部Ｓ_ｍだけを有する（または単一の出力部だけが用いられる）遅延線が含まれ、かつこのコアにはまた、単一のラッチＤ、すなわち、その入力部Ｄが、遅延線の出力Ｓ_ｍを受信し、かつそのクロック入力部ＣＬＫが、周波数Ｆ／Ｎ_ｓの入力信号Ｈ_ｓを受信する単一のラッチＤが含まれる。信号Ｈ_ｓの立ち上がりエッジ（例えば）に基づいて、ラッチは、その入力部Ｄに課された状態を取る。この状態は、出力部Ｓ_ｍにおいて遅延された第１の立ち上がりエッジの後で、Ｈ_ｓの第２の立ち上がりエッジがクロック入力部ＣＬＫに到着する瞬間に依存する。

出力部Ｓ_ｍにおける遅延は、信号Ｈ_ｓの平均周期Ｔ_０によるのが好ましい。それは、信号Ｈ_ｓの立ち下がりエッジが、ラッチのクロック入力ＣＬＫを制御するために用いられる場合には、半周期であってもよい。

Ｔ_０（またはＴ_０／２）だけ遅延される期間Ｔ_０＋ΔＴのシンボルに関して、ラッチの状態は、このシンボルを表す第１の２進値を取る。期間Ｔ_０−ΔＴのシンボルに関し、ラッチの状態は、このシンボルを表す反転２進値を取る。

回路が、できるだけ単純化されることになる場合に、予想される平均周期または半周期Ｔ_０またはＴ_０／２に等しい遅延を供給する固定遅延線が用いられる。さもなければ、かなり長い時定数にわたって、期間Ｔ_０−ΔＴのシンボルと同数の、期間Ｔ_０＋ΔＴのシンボルが受信されると仮定することによって、ロックされる遅延が、受信信号の平均周波数にロックされる前述の実施形態におけるのと同じ方法を用いることができる。この場合には、図１１において点線で表され、かつ前に説明したのと同一の位相ロックループが用いられる。それは、一側で入力信号Ｈ_ｓを、かつ他側で出力部Ｓ_ｍにおける信号を受信する。

単一の遅延線および単一のラッチだけがあるとすると、２つのシンボルを表す２つの周波数Ｆ_１およびＦ_２間の差が、信号Ｈ_ｓの立ち上がりまたは立ち下がりエッジ用に十分なように復調されることが好ましく、これによって、Ｔ０だけ遅延された信号の立ち上がりまたは立ち下がりエッジに近すぎないようにラッチの入力ＣＬＫが制御され、さもなければ誤差が発生する可能性がある。２つのシンボルに対応する周期が、それぞれＴ_０＋ΔＴおよびＴ_０−ΔＴであるような値であって、ΔＴが、Ｔ_０の１５％〜３５％であるような値が理想的である。次に、変調において用いられる２つの無線周波数間の比率Ｆ_２／Ｆ_１は、約１．３〜２である。遅延線は、図７の方式から作製することができ、この場合には、遅延Ｔ_０またはＴ_０／２に対応する単一の出力部だけが用いられる。

Claims (13)

1. 入力信号の周期に等しいかまたはその周期に非常に近い期間を備えたシンボル（ＳＹ_０）によって位相または周波数変調された、入力周波数（Ｈ_ｓ）の入力信号を受信するのに適した遅延線（ＤＥＬ）を含む復調器であって、前記遅延線が、前記入力周波数（Ｈ_ｓ）における、しかしＮ_ｄの異なる遅延を備えたＮ_ｄ信号を生成するＮ_ｄ出力部を有し、Ｎ_ｄが１以上の整数であり、前記復調器がまた、Ｎ_ｄラッチ、すなわちそれぞれが、前記遅延線のそれぞれの出力、および前記入力信号からなるクロック信号を受信するＮ_ｄラッチのレジスタ（ＤＦＦ）を含んで、前記入力信号の周期の終わりにおける前記遅延線の前記出力の状態を前記ラッチレジスタに記憶するようにし、前記レジスタの内容が、入力信号変調シンボルの値を表す復調器。
2. 前記遅延線が、固定遅延を備えた線であることを特徴とする、請求項１に記載の復調器。
3. 前記遅延線が、ロックループによって制御される遅延を備えた線であり、前記ロックループが、
   − 一方では前記入力信号を、他方では前記遅延線の前記出力の１つを受信する位相比較器（ＣＭＰＨ）と
   − 前記シンボルの期間よりはるかに大きい時定数を備え、前記位相比較器の出力を受信し、かつ遅延線ロック信号を生成し、前記入力周波数の平均値に従ってこの線の遅延をロックする積分器（ＰＣＨ、Ｃ_ｉｎｔ）と、
   を含むことを特徴とする、請求項１に記載の復調器。
4. 位相または周波数変調された無線周波数（ＲＦ）における信号を受信するのに適した、かつ前記無線周波数（ＲＦ）よりＮ_ｓ倍低く変調された前記入力周波数（Ｈ_ｓ）における前記入力信号を前記遅延線の入力部に供給するのに適した、前記周波数を整数Ｎ_ｓで割る周波数分割器を、前記復調器がまた、前記遅延線の上流に含むことを特徴とする、請求項１〜３のいずれか一項に記載の復調器。
5. 前記第１の遅延線の上流に配置され、前記入力周波数（Ｈ_ｓ）における入力信号を受信し、かつ遅延信号を前記第１の遅延線に供給する補助遅延線（ＤＥＬ_ａｕｘ）を含むことを特徴とする、請求項１〜４のいずれか一項に記載の復調器。
6. 前記補助遅延線が、第２のロックループによって制御され、前記第２のロックループが、
   − 一方では前記入力信号を、他方では前記補助遅延線の出力を受信する第２の位相比較器と
   − 前記シンボルの期間よりはるかに大きい時定数を備え、前記第２の位相比較器の出力を受信し、かつ前記補助遅延線用のロック信号を生成して、前記入力周波数の平均値に従ってこの線の遅延をロックするようにする積分器と、
   を含むことを特徴とする、請求項５に記載の復調器。
7. Ｎ_ｄが１より大きいことと、前記Ｎ_ｄの異なる遅延が、互いに対してΔＴだけオフセットされることとを特徴とする、請求項１〜６のいずれか一項に記載の復調器。
8. Ｎ_ｄ＝１であることと、前記遅延線が、前記入力信号を受信するクロック入力部と、２つの可能な値から取られた前記変調シンボルの２進値を供給する出力部と、を有する単一のラッチに、遅延信号を供給することを特徴とする、請求項１〜６のいずれか一項に記載の復調器。
9. 前記遅延線によって確立された前記遅延が、前記入力信号の平均周期または半周期であることを特徴とする、請求項８に記載の復調器。
10. リーダと無線周波数識別タグとの間で情報を送信するためのシステムであって、請求項１〜９のいずれか一項に記載の復調器を前記タグに含むことを特徴とするシステム。
11. 前記リーダが、周波数または位相変調された無線周波数信号（ＲＦ）を送信するのに適していることを特徴とする、請求項１０に記載の、情報を送信するためのシステム。
12. 前記リーダが、前記変調された無線周波数信号（ＲＦ）の連続周期の整数Ｎ_ｓ（Ｎ_ｓは１以上である）に期間が等しいシンボルの形態をした情報を送信するのに適していることを特徴とする、請求項１０または１１のいずれか一項に記載の、情報を送信するためのシステム。
13. 前記リーダが、前記無線周波数信号の平均周期の整数Ｎ_ｓ（Ｎ_ｓは１以上である）倍に期間が等しいシンボルの形態をした情報を送信するのに適していることを特徴とする、請求項１０または１１のいずれか一項に記載の、情報を送信するためのシステム。

Images