JPS6170830A - クロツク位相自動調整回路 - Google Patents
クロツク位相自動調整回路Info
- Publication number
- JPS6170830A JPS6170830A JP59191505A JP19150584A JPS6170830A JP S6170830 A JPS6170830 A JP S6170830A JP 59191505 A JP59191505 A JP 59191505A JP 19150584 A JP19150584 A JP 19150584A JP S6170830 A JPS6170830 A JP S6170830A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- data
- phase
- reception
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はクロック制御データ転送方式に係り。
特に受信側に簡単なハードウェアを設けることによりＣ
ＭＩ符号化方式と同等機能の経済的なＮＲＺ符号化方式
のデータ転送を行なうに好適なり口、り位相自動調整回
路に関する。
ＭＩ符号化方式と同等機能の経済的なＮＲＺ符号化方式
のデータ転送を行なうに好適なり口、り位相自動調整回
路に関する。
従来のクロック制御データ転送方式には、例えばＮＲＺ
符号化方式およびＣＭ！符号化方式などがある。第１図
はＮＲＺ （Ｎｏｎ−Ｒｍｔｏｒｎ ｔｏ Ｚｅｒｏ）
符号転送方式を例示するブロック図である。第１図にお
いて、送信装置ＳＥＭＩ） ｔ−有する送信側ＳのＤＡ
ＴＡ入力とＣＬＫは各データ線Ｌ１とクロック線Ｌ２（
各伝送データとクロック波形を示す）を別々に通し、受
信装置ＲＥＣを有する受信側Ｒに送られＤＡＴＡ出力が
えられる。この方式では、データの位相とクロックの位
相が常に同一でなければ、受信側Ｒでデータを正しく受
けとることができない。したがって送信側Ｓと受信側Ｒ
の距離が長くなって、データ位相とクロック位相にずれ
が生じると、受信側Ｒでデータを正しく受信できなくな
る。第２図はこの欠点を補うべく考えられたＣＭＩ符号
化転送方式を例示するブロック図である。第２図におい
て、送信側ＳにＤＡＴＡ入力とＣＬＸｆ混合するコード
部Ｃ０ＤＥを設け、データとクロックが混合された形で
送信装置５ＥＮＤから伝送路りを経由してＣＨＩ符号（
伝送波形を示す）により送出し、受信側Ｒではこの情報
を受信装置ＮＥＣで受信して、タイミング抽出部ＴＩＭ
ＩＩＶＧでクロックのみを抽出し、デコード部ＤＥＣＯ
ＤＥでこの抽出されたクロックを用いてデータを抽出し
、 ＤＡＴＡ出力をうる。この方式では、データとクロ
ックは伝送路長に関係なく常に同位相の条件が保持でき
るが、しかし送信側ではコード部が受信側ではタイミン
グ抽出部およびデコード部がそれぞれ必要であって相当
大がかりな装置になる。
符号化方式およびＣＭ！符号化方式などがある。第１図
はＮＲＺ （Ｎｏｎ−Ｒｍｔｏｒｎ ｔｏ Ｚｅｒｏ）
符号転送方式を例示するブロック図である。第１図にお
いて、送信装置ＳＥＭＩ） ｔ−有する送信側ＳのＤＡ
ＴＡ入力とＣＬＫは各データ線Ｌ１とクロック線Ｌ２（
各伝送データとクロック波形を示す）を別々に通し、受
信装置ＲＥＣを有する受信側Ｒに送られＤＡＴＡ出力が
えられる。この方式では、データの位相とクロックの位
相が常に同一でなければ、受信側Ｒでデータを正しく受
けとることができない。したがって送信側Ｓと受信側Ｒ
の距離が長くなって、データ位相とクロック位相にずれ
が生じると、受信側Ｒでデータを正しく受信できなくな
る。第２図はこの欠点を補うべく考えられたＣＭＩ符号
化転送方式を例示するブロック図である。第２図におい
て、送信側ＳにＤＡＴＡ入力とＣＬＸｆ混合するコード
部Ｃ０ＤＥを設け、データとクロックが混合された形で
送信装置５ＥＮＤから伝送路りを経由してＣＨＩ符号（
伝送波形を示す）により送出し、受信側Ｒではこの情報
を受信装置ＮＥＣで受信して、タイミング抽出部ＴＩＭ
ＩＩＶＧでクロックのみを抽出し、デコード部ＤＥＣＯ
ＤＥでこの抽出されたクロックを用いてデータを抽出し
、 ＤＡＴＡ出力をうる。この方式では、データとクロ
ックは伝送路長に関係なく常に同位相の条件が保持でき
るが、しかし送信側ではコード部が受信側ではタイミン
グ抽出部およびデコード部がそれぞれ必要であって相当
大がかりな装置になる。
本発明の目的は、伝送路が長距離でもクロックを別線で
送ることなくデータのみのＮＲＺ符号方式の転送で受信
側に簡単なハードウェアを設けることによりＣＨＩ符号
方式と同等機能のえられるクロック位相自動調整回路を
提供するにある。
送ることなくデータのみのＮＲＺ符号方式の転送で受信
側に簡単なハードウェアを設けることによりＣＨＩ符号
方式と同等機能のえられるクロック位相自動調整回路を
提供するにある。
本発明は受信側にＮＲＺ符号のマーク信号とスペース信
号を判定する回路を設け、この判定されたマーク信号と
スペース信号の中間値に相当するクロック位相を受信側
に設けた位相の異なる複数のクロックから抽出して、こ
の抽出されたクロック位相のクロックを受信側のデータ
識別クロックとして用いることにより、きわめて簡単な
回路でＮＲＺ符号データを受信可能にするクロック位相
自動調整回路である。
号を判定する回路を設け、この判定されたマーク信号と
スペース信号の中間値に相当するクロック位相を受信側
に設けた位相の異なる複数のクロックから抽出して、こ
の抽出されたクロック位相のクロックを受信側のデータ
識別クロックとして用いることにより、きわめて簡単な
回路でＮＲＺ符号データを受信可能にするクロック位相
自動調整回路である。
以下に本発明の一実施例を第３図（ａｌ 、 （Ａｌと
第４図によ〕説明する。
第４図によ〕説明する。
第３図（ａｌ 、 （ｂ）は本発明によるクロック位相
自動調整回路のクロック位相打ちぬき原理を説明′する
それぞれ受信データ波形と用意されたクロック位相の関
係と、クロック位相打ちぬき表の説明図である。＃ｇ３
図（α）にかいて、 ＮＲＺ符号の受信（テスト）デー
タＤの波形について、Ｔはデータの周期で、Ｌｌ 、Ｌ
２はそれぞれスペース信号時間（区間）、マーク信号時
間（区間）に相当し、約Ｔ／２に等しい。Ｊ、はスペー
ス信号を判定するしきい値で、Ｘ、はマーク信号を判定
するしきい値であって、信号レベルがＸ、より小さい値
の信号をスペース信号とし、Ｘいより大きい値の信号を
マーク信号とみなす。一方の用意されたクロック１１〜
Ｔ６については、データの半周期Ｔ／２の１７ｍ （ｓ
は差圧数）だけ位相差のある一ａのクロックが受信側で
用意されていて、例えば本例ではｍ ＝ ６種のクロッ
クが用意され、クロックＴ２ 、ｒ５．ｒ、 −Ｔ＠
＊Ｔ６ 、ＴＩは順次にＴｌ２ｍ ＝ Ｔｌ１２時間ず
つ遅れた位相管もつ。ついで第３図（ｂ）のクロック位
相打ちぬき表については、第３図（α）のクロックＴ、
、Ｔ、 、Ｔ、 、Ｔ、 、Ｔ、。
自動調整回路のクロック位相打ちぬき原理を説明′する
それぞれ受信データ波形と用意されたクロック位相の関
係と、クロック位相打ちぬき表の説明図である。＃ｇ３
図（α）にかいて、 ＮＲＺ符号の受信（テスト）デー
タＤの波形について、Ｔはデータの周期で、Ｌｌ 、Ｌ
２はそれぞれスペース信号時間（区間）、マーク信号時
間（区間）に相当し、約Ｔ／２に等しい。Ｊ、はスペー
ス信号を判定するしきい値で、Ｘ、はマーク信号を判定
するしきい値であって、信号レベルがＸ、より小さい値
の信号をスペース信号とし、Ｘいより大きい値の信号を
マーク信号とみなす。一方の用意されたクロック１１〜
Ｔ６については、データの半周期Ｔ／２の１７ｍ （ｓ
は差圧数）だけ位相差のある一ａのクロックが受信側で
用意されていて、例えば本例ではｍ ＝ ６種のクロッ
クが用意され、クロックＴ２ 、ｒ５．ｒ、 −Ｔ＠
＊Ｔ６ 、ＴＩは順次にＴｌ２ｍ ＝ Ｔｌ１２時間ず
つ遅れた位相管もつ。ついで第３図（ｂ）のクロック位
相打ちぬき表については、第３図（α）のクロックＴ、
、Ｔ、 、Ｔ、 、Ｔ、 、Ｔ、。
Ｔ、の立上りで受信データ（波形１”を打ちぬいたとき
、受信データＣＩＪｌ形）Ｄとしきい値ｘ、。
、受信データＣＩＪｌ形）Ｄとしきい値ｘ、。
Ｘ、との比較により見られる出力全表に示している。例
えばクロックＴ、の立上りで受信データＤ金打ちぬいた
場合には、スペース信号時間（区間）Ｌｌではデータ値
が両方のしきい値ｘ、、ｘ、。
えばクロックＴ、の立上りで受信データＤ金打ちぬいた
場合には、スペース信号時間（区間）Ｌｌではデータ値
が両方のしきい値ｘ、、ｘ、。
よシ小さいがら、各しきい値ｚ、、ｘ、との比較判定結
果の出力は０．０となり、！！たマーク信号時間（区間
）Ｌ２ではデータ値が両方のしきい値ｓ：、、ｚ、より
大きいから、各しきい値ｘ、、ｘ、との比較判定結果は
１．１となる。クロックＴ３゜ｒ、 、ｒ、 、ｒ６の
立上りでデータを打ちぬいた場合にも出力は上記と同じ
である。またクロック１゛。
果の出力は０．０となり、！！たマーク信号時間（区間
）Ｌ２ではデータ値が両方のしきい値ｓ：、、ｚ、より
大きいから、各しきい値ｘ、、ｘ、との比較判定結果は
１．１となる。クロックＴ３゜ｒ、 、ｒ、 、ｒ６の
立上りでデータを打ちぬいた場合にも出力は上記と同じ
である。またクロック１゛。
の立上りでデータを打ちぬいた場合には、区間Ｌ１では
しきい値２．に対し出力１でしきい値Ｘ。
しきい値２．に対し出力１でしきい値Ｘ。
に対し出力０となり、区間Ｌ２ではしきい値Ｘ。
に対し出力１でしきい値Ｘ、に対し出力０となる。
しかし第３図（ｌｌｌの受信データ（波形）ｌ）には一
般に波形ひずみやクロックデユーティのひずみがあり、
例えば破線で示すようなデータ（波形）となりうる。こ
の九め、いま例えばクロックＴ１の立下りの時点（位相
） ｔｌｌ ｍ ’１！ で受信データＤを抽出するこ
とを考えた場合には、破線で示すひずんだデータではし
きい値ｘ、、ｘ、に対してはっきりと０または１を示す
値になっていないので、例えば０に近い値であってもし
きい値Ｘ、より大きければ１と判定されるから、ある確
高でスペース信号の０を１にまたはマーク信号の１を０
と誤って受信することがおこる。
般に波形ひずみやクロックデユーティのひずみがあり、
例えば破線で示すようなデータ（波形）となりうる。こ
の九め、いま例えばクロックＴ１の立下りの時点（位相
） ｔｌｌ ｍ ’１！ で受信データＤを抽出するこ
とを考えた場合には、破線で示すひずんだデータではし
きい値ｘ、、ｘ、に対してはっきりと０または１を示す
値になっていないので、例えば０に近い値であってもし
きい値Ｘ、より大きければ１と判定されるから、ある確
高でスペース信号の０を１にまたはマーク信号の１を０
と誤って受信することがおこる。
したがって、こうした誤っ念受信を防止する罠は受信デ
ータＤのスペース信号シよびマーク信号の中央の位置で
立下る位相のクロックを用いて受信データを抽出するよ
うセすればよい。すなわち、第５囚（１１）においては
クロックＴ２がこれに相当し、その立下り時点（位相）
ｔ＊ｔ ｅ ’ｔｔで受信データＤのスペース信号の
０とマーク信号の１全抽出して受信すればよいから、こ
のためには用意し７？： ｍ ＝ ６種の位相の異なる
クロック１０〜Ｔ６のうちのクロックＴ２ｔ−選び出せ
ばよい。そこでこのクロックＴ２の選び方については、
第３図（Ａｌのクロック位相打ちぬき表において、クロ
ックＴ２の立上りでの受信データＤの区間Ｌ１．Ｌ２に
おけるしきい値ｓ、、ｓｒ、との比較判定結果に着目す
ると１区間Ｌ１ではしきい値ｘ、、ｘ、に対し１．０と
なり、区間Ｌ２でもしきい値ｘ、、ｘ、に対し１．０と
なって、Ｃの結果両区間Ｌ１ 、Ｌ２でのデータ値とし
きい値Ｘ、・Ｘ、との比較結果だけはそれぞれ排反する
値となるから、これＫより轟該クロックＴ、を選び出す
ことが可能である。
ータＤのスペース信号シよびマーク信号の中央の位置で
立下る位相のクロックを用いて受信データを抽出するよ
うセすればよい。すなわち、第５囚（１１）においては
クロックＴ２がこれに相当し、その立下り時点（位相）
ｔ＊ｔ ｅ ’ｔｔで受信データＤのスペース信号の
０とマーク信号の１全抽出して受信すればよいから、こ
のためには用意し７？： ｍ ＝ ６種の位相の異なる
クロック１０〜Ｔ６のうちのクロックＴ２ｔ−選び出せ
ばよい。そこでこのクロックＴ２の選び方については、
第３図（Ａｌのクロック位相打ちぬき表において、クロ
ックＴ２の立上りでの受信データＤの区間Ｌ１．Ｌ２に
おけるしきい値ｓ、、ｓｒ、との比較判定結果に着目す
ると１区間Ｌ１ではしきい値ｘ、、ｘ、に対し１．０と
なり、区間Ｌ２でもしきい値ｘ、、ｘ、に対し１．０と
なって、Ｃの結果両区間Ｌ１ 、Ｌ２でのデータ値とし
きい値Ｘ、・Ｘ、との比較結果だけはそれぞれ排反する
値となるから、これＫより轟該クロックＴ、を選び出す
ことが可能である。
第４図は第３図のクロック位相打ちぬき原理を用いた本
発明によるクロック位相自動調整回路の一実施例を示す
ブロック図である。第４図において、送信側Ｓの送信装
置５ＥＮＤからはクロ、りＣＬＫによりＮＩＬＺ符号（
テスト）データが送信される。受信側Ｒの７リツプフロ
ツプＦ／Ｆは受信データＤｆ打ちぬくためのクロックＴ
、 −Ｔ。
発明によるクロック位相自動調整回路の一実施例を示す
ブロック図である。第４図において、送信側Ｓの送信装
置５ＥＮＤからはクロ、りＣＬＫによりＮＩＬＺ符号（
テスト）データが送信される。受信側Ｒの７リツプフロ
ツプＦ／Ｆは受信データＤｆ打ちぬくためのクロックＴ
、 −Ｔ。
のうちから選ばれたクロックにより受信データを取り込
む。次段のＣＭＰＡは取り込んだ受信データの信号レベ
ルをスペース信号判定しきい値Ｘ。
む。次段のＣＭＰＡは取り込んだ受信データの信号レベ
ルをスペース信号判定しきい値Ｘ。
１と比較するスペース信号しきい値判定回路（比較器）
で、ＣＭＰＲは受信データをマーク信号判定しきい値Ｘ
、と比較するマーク信号しきい値判定回路（比較器）で
ある。ＥＸＯＲは両方のしきい値判定回路（比較器）
ＣＭＰＡ 、 ＣＭＰＲの出力の排他的論理和をとる回
路で、その出力はＮ０７回路とフリップフロップＦ１と
Ａｌ１Ｄゲートを介してカウンタＣＮＴに接続される。
で、ＣＭＰＲは受信データをマーク信号判定しきい値Ｘ
、と比較するマーク信号しきい値判定回路（比較器）で
ある。ＥＸＯＲは両方のしきい値判定回路（比較器）
ＣＭＰＡ 、 ＣＭＰＲの出力の排他的論理和をとる回
路で、その出力はＮ０７回路とフリップフロップＦ１と
Ａｌ１Ｄゲートを介してカウンタＣＮＴに接続される。
またＣＬＫは受信データＤの周波数ｆの２倍の周波数２
ｆＣ受信データの周期Ｔの１７２の周期Ｔ／２ ） ｔ
−有するクロックで％ＤＬはり１１．りＣＬＫの位相ｆ
Ｔ／２ｍ＝Ｔ／１２時間づつ遅らせる遅延回路である
。ＳＥＬはカウンタＣ）ＩＴのＱ出力により遅延回路１
）Ｌ出力の１７１２時間つつ位相の遅れたクロックＴ、
〜Ｔ、０１つを順次に選択する回路で、その出力は上記
のフリ、プフロ、ブＦ／ＦのＣＫ端子およびＡＮＤゲー
トの１人力に接続される。受信ｆｌＩＩＲの受信装置Ｒ
ＥＣは上記選択回路ＳＥＬの反転出力により受信データ
Ｄを抽出する。
ｆＣ受信データの周期Ｔの１７２の周期Ｔ／２ ） ｔ
−有するクロックで％ＤＬはり１１．りＣＬＫの位相ｆ
Ｔ／２ｍ＝Ｔ／１２時間づつ遅らせる遅延回路である
。ＳＥＬはカウンタＣ）ＩＴのＱ出力により遅延回路１
）Ｌ出力の１７１２時間つつ位相の遅れたクロックＴ、
〜Ｔ、０１つを順次に選択する回路で、その出力は上記
のフリ、プフロ、ブＦ／ＦのＣＫ端子およびＡＮＤゲー
トの１人力に接続される。受信ｆｌＩＩＲの受信装置Ｒ
ＥＣは上記選択回路ＳＥＬの反転出力により受信データ
Ｄを抽出する。
との溝底で、い着仮に選択回路ＳＥＬでクロックＴ、が
選ばれ九とすると、フリップフロップＦ／Ｆはクロック
ＴＩの立上９位相で受信データＤを打ちぬいた結果’ｋ
Ｑ出力よ、り出力するため、第３更（αｌ 、 （Ａｌ
に示したように次段“のしきい値判定回路（比較器）
ＣＭＰＡ 、 ＣＭＰＲの出力は同じ値となる。
選ばれ九とすると、フリップフロップＦ／Ｆはクロック
ＴＩの立上９位相で受信データＤを打ちぬいた結果’ｋ
Ｑ出力よ、り出力するため、第３更（αｌ 、 （Ａｌ
に示したように次段“のしきい値判定回路（比較器）
ＣＭＰＡ 、 ＣＭＰＲの出力は同じ値となる。
したがって両方のしきい値判定回路ＣＭＰＡ、 ＷＳｆ
７’ Ｂの出力を排他的論理和回路ＥＸＯＨにより排他
的論理和全とった値は′０″となり、これによＶ次段の
７リツプフロツプＦ１ｆセツトすることはない。したが
ってフリ９プ７０ツブＦ１のＱ出力は１″であって、こ
の出力とクロック７１とのＡＮＤ条件よりカウンタＣＲ
Ｔを更新する。その結果選択回路ＳＥＬにより次のクロ
ックＴ２が選ばれ、フリップフロップＦ／Ｆのクロック
ＣＫハクロックＴ。
７’ Ｂの出力を排他的論理和回路ＥＸＯＨにより排他
的論理和全とった値は′０″となり、これによＶ次段の
７リツプフロツプＦ１ｆセツトすることはない。したが
ってフリ９プ７０ツブＦ１のＱ出力は１″であって、こ
の出力とクロック７１とのＡＮＤ条件よりカウンタＣＲ
Ｔを更新する。その結果選択回路ＳＥＬにより次のクロ
ックＴ２が選ばれ、フリップフロップＦ／Ｆのクロック
ＣＫハクロックＴ。
からクロックＴ２に切ｊ】換えられる。すると７リツプ
７０ツブＦ／ＦによりクロックＴ２の立上り位相で受信
データＤ−４（打ちぬく結果、そのＱ出力より次段のし
きい値判定回路ＣＭＰＡ 、 ＣＭＰＩ）の出力は第３
図（ｅＬｌ １ （ｊ）に示したように排反する値とな
るため、その両出力より排他的論理和回路ＥＸＯＨの出
力は“１”となり、これにより次段のフリップフロップ
Ｆ１をセットすることになる。したがって７リツプ７０
ツブＦ１のＱ出力は°ｊｏｔ“となって、カウンタＣＮ
Ｔは更新されなくなる。その結果選択回路ＳＥＬからは
以後連続してクロックＴ２が選ばれて、フリップフロッ
プＦ／ＦのクロックＣＫとなる。以上の結果このクロッ
クＴ、の反転出力を受信装置ＲＥＣの受信データ抽出用
のクロックとして用いることＫより、第３図体１ 、
（Ａｌに示したようにＮＲＺ符号データの正しいスペー
ス信号およびマーク信号の受信が可能となる。
７０ツブＦ／ＦによりクロックＴ２の立上り位相で受信
データＤ−４（打ちぬく結果、そのＱ出力より次段のし
きい値判定回路ＣＭＰＡ 、 ＣＭＰＩ）の出力は第３
図（ｅＬｌ １ （ｊ）に示したように排反する値とな
るため、その両出力より排他的論理和回路ＥＸＯＨの出
力は“１”となり、これにより次段のフリップフロップ
Ｆ１をセットすることになる。したがって７リツプ７０
ツブＦ１のＱ出力は°ｊｏｔ“となって、カウンタＣＮ
Ｔは更新されなくなる。その結果選択回路ＳＥＬからは
以後連続してクロックＴ２が選ばれて、フリップフロッ
プＦ／ＦのクロックＣＫとなる。以上の結果このクロッ
クＴ、の反転出力を受信装置ＲＥＣの受信データ抽出用
のクロックとして用いることＫより、第３図体１ 、
（Ａｌに示したようにＮＲＺ符号データの正しいスペー
ス信号およびマーク信号の受信が可能となる。
なお上記動作において、ＮＲＺ符号データから受信側で
用意した位相の異なるｒＩＬＳのクロックから１種のク
ロック位相全決定するには、送信側からＩ１１／２個の
０データ（スペース信号）汐−個の１データ（マーク信
号）ｔ″交互送信することが必要である。このｍ種のク
ロックを用意して１種のクロックを決定する場合に、ｍ
の値をできるだけ小さく選んでハードウェア量を少くす
るのが好ましい。この風の値は伝送路を通した受信デー
タ波形の立上り時間τと、受信データ周期Ｔとから、７
Ｋ ＝Ｔ／τの条件より選ぶことができる。
用意した位相の異なるｒＩＬＳのクロックから１種のク
ロック位相全決定するには、送信側からＩ１１／２個の
０データ（スペース信号）汐−個の１データ（マーク信
号）ｔ″交互送信することが必要である。このｍ種のク
ロックを用意して１種のクロックを決定する場合に、ｍ
の値をできるだけ小さく選んでハードウェア量を少くす
るのが好ましい。この風の値は伝送路を通した受信デー
タ波形の立上り時間τと、受信データ周期Ｔとから、７
Ｋ ＝Ｔ／τの条件より選ぶことができる。
以上のように本実施例によれば、受信側に簡単なハード
ウェア構成のクロック位相自動調整回路を設けることに
より、送信側からクロックを別線で送ることな（ＮＲＺ
符号データを正しく送受信することができる。
ウェア構成のクロック位相自動調整回路を設けることに
より、送信側からクロックを別線で送ることな（ＮＲＺ
符号データを正しく送受信することができる。
以上の説明のように本発明のクロック位相自動調整装置
によれば、ＣＭＩ符号のような大がかすなハードウェア
を必要としないうえ、クロックを別線で送ることもなく
、ＮＲＺ符号データの送受信が正しく行なえるから、デ
ータ転送一般に利用可能であって、光ネットワークや端
末器とホストコンピュータ間のデータ伝送などに用いれ
ば経済的効果がある。
によれば、ＣＭＩ符号のような大がかすなハードウェア
を必要としないうえ、クロックを別線で送ることもなく
、ＮＲＺ符号データの送受信が正しく行なえるから、デ
ータ転送一般に利用可能であって、光ネットワークや端
末器とホストコンピュータ間のデータ伝送などに用いれ
ば経済的効果がある。
第１図は従来のＮＲＺ符号転送方式を例示するプロリフ
因、第２図は従来のＣＭＩ符号転送方式を例示するブロ
ック図、第３図（ｉｌ 、（Ａｌは本発明によるクロッ
ク位相打ちぬき原理を説明する受信データ波形とクロッ
ク位相関係、クロック位相打ちぬき表の説明図、第４図
は本発明によるクロック位相自動調整回路の一実施例を
示すブロック図である。 Ｓ・・・送信側 ５ＥＮＤ・・・送信装置Ｒ
０・・受信側 Ｆ／Ｆ・・・フリップフロップ ＣＡｉＰＡ・・・スペース信号しきい値判定回路（比較
器）ＣＭＦＢ・・・マーク信号しきい値判定回路（比較
器）ＥＸＯＲ・・・排他的論理和回路 ＣＮＴ・・・カウンタ ＣＬＫ・・・クロックＤ
Ｌ・・・遅延回路 ＳＥＬ・・・選択回路ＲＦ
Ｃ・・・受信装置 ｘ５・・・スペース信号判定しきい値 Ｘ、・・・マーク信号判定しきい値 Ｌ１・・・スペース信号時間（区間） Ｌ２・・・マーク信号時間（区間） Ｔ、〜Ｔ６・・・クロック メ ｌ 図
因、第２図は従来のＣＭＩ符号転送方式を例示するブロ
ック図、第３図（ｉｌ 、（Ａｌは本発明によるクロッ
ク位相打ちぬき原理を説明する受信データ波形とクロッ
ク位相関係、クロック位相打ちぬき表の説明図、第４図
は本発明によるクロック位相自動調整回路の一実施例を
示すブロック図である。 Ｓ・・・送信側 ５ＥＮＤ・・・送信装置Ｒ
０・・受信側 Ｆ／Ｆ・・・フリップフロップ ＣＡｉＰＡ・・・スペース信号しきい値判定回路（比較
器）ＣＭＦＢ・・・マーク信号しきい値判定回路（比較
器）ＥＸＯＲ・・・排他的論理和回路 ＣＮＴ・・・カウンタ ＣＬＫ・・・クロックＤ
Ｌ・・・遅延回路 ＳＥＬ・・・選択回路ＲＦ
Ｃ・・・受信装置 ｘ５・・・スペース信号判定しきい値 Ｘ、・・・マーク信号判定しきい値 Ｌ１・・・スペース信号時間（区間） Ｌ２・・・マーク信号時間（区間） Ｔ、〜Ｔ６・・・クロック メ ｌ 図
Claims (1)
- 送信側から送られる所定ビット長の０と１の交互パター
ンのテストデータを受信側で抽出するクロックと、該ク
ロックで抽出されたデータのマーク値およびスペース値
をそれぞれのしきい値と比較して判定する両しきい値判
定回路と、該両しきい値判定回路の出力の排他的論理和
をとった結果が０または１となるに対応して上記クロッ
クの位相を所定時間間隔ずつシフトするかまたはシフト
停止する制御回路を設け、該制御回路でシフト停止され
た位相のクロックの反転値を送信側から送られる０と１
のデータを受信側で識別するクロックとするクロック位
相自動調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191505A JPS6170830A (ja) | 1984-09-14 | 1984-09-14 | クロツク位相自動調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191505A JPS6170830A (ja) | 1984-09-14 | 1984-09-14 | クロツク位相自動調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170830A true JPS6170830A (ja) | 1986-04-11 |
| JPH0588577B2 JPH0588577B2 (ja) | 1993-12-22 |
Family
ID=16275765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59191505A Granted JPS6170830A (ja) | 1984-09-14 | 1984-09-14 | クロツク位相自動調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170830A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295541A (ja) * | 1988-01-08 | 1989-11-29 | Japan Radio Co Ltd | 波形整形識別回路 |
| US7136441B2 (en) | 2001-01-24 | 2006-11-14 | Matsushita Electric Industrial Co., Ltd. | Clock recovery circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851400U (ja) * | 1981-09-30 | 1983-04-07 | 富士通株式会社 | 零交差点検出回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2550437C2 (de) * | 1975-11-10 | 1985-03-28 | Siemens AG, 1000 Berlin und 8000 München | Belichtungsautomat für ein Röntgenaufnahmegerät |
-
1984
- 1984-09-14 JP JP59191505A patent/JPS6170830A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851400U (ja) * | 1981-09-30 | 1983-04-07 | 富士通株式会社 | 零交差点検出回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01295541A (ja) * | 1988-01-08 | 1989-11-29 | Japan Radio Co Ltd | 波形整形識別回路 |
| US7136441B2 (en) | 2001-01-24 | 2006-11-14 | Matsushita Electric Industrial Co., Ltd. | Clock recovery circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0588577B2 (ja) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6434194B1 (en) | Combined OOK-FSK/PPM modulation and communication protocol scheme providing low cost, low power consumption short range radio link | |
| JP5225816B2 (ja) | 半導体装置 | |
| US3761818A (en) | Multilevel signal transmission system | |
| EP0702475A1 (en) | Multi-threshold detection for 0.3-GMSK | |
| US20050094745A1 (en) | Ask demodulation device and wireless device using the same | |
| US4271523A (en) | Contention interference detection in data communication receiver | |
| US5691665A (en) | PPM demodulation device | |
| US4817117A (en) | Method of and circuit arrangement for ensuring bit synchronization of a data block in a receiver | |
| US4785255A (en) | Digital FSK signal demodulator | |
| US3903504A (en) | Binary phase digital decoding system | |
| US20030061564A1 (en) | Serial data extraction using two cycles of edge information | |
| JPS6170830A (ja) | クロツク位相自動調整回路 | |
| CN113098809B (zh) | 一种软件自适应解码方法、装置及无线充电系统 | |
| US4213007A (en) | Method and apparatus for monitoring a pulse-code modulated data transmission | |
| US7894562B2 (en) | Data message sync pattern | |
| US20020118774A1 (en) | All-digital FSK demodulation with selectable data rate and adjustable resolution | |
| US5781064A (en) | Digital filtering system for filtering digital outputs of a four level FSK demodulator | |
| US3303424A (en) | Asynchronous data system transmitting before each data pulse a pulse of opposite polarity | |
| JPS62130037A (ja) | クロツク位相選択方法及びその装置 | |
| KR100526937B1 (ko) | 디퍼런셜코드발생기 | |
| CN1189271A (zh) | 产生控制信号的电路装置 | |
| KR880001024B1 (ko) | 데이터 전송방법 | |
| JPH0276348A (ja) | デジタル遅延検波装置 | |
| JP3123245B2 (ja) | 復調方法およびその復調方法を用いた復調回路 | |
| JPH08330979A (ja) | 誤り訂正装置 |