JPH03243033A - 送受信クロック発生回路 - Google Patents

送受信クロック発生回路

Info

Publication number
JPH03243033A
JPH03243033A JP2038437A JP3843790A JPH03243033A JP H03243033 A JPH03243033 A JP H03243033A JP 2038437 A JP2038437 A JP 2038437A JP 3843790 A JP3843790 A JP 3843790A JP H03243033 A JPH03243033 A JP H03243033A
Authority
JP
Japan
Prior art keywords
clock
signal
transmitting
transmission
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2038437A
Other languages
English (en)
Other versions
JP2785993B2 (ja
Inventor
Shinji Fukuda
晋児 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2038437A priority Critical patent/JP2785993B2/ja
Publication of JPH03243033A publication Critical patent/JPH03243033A/ja
Application granted granted Critical
Publication of JP2785993B2 publication Critical patent/JP2785993B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bidirectional Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、同一の周波数帯域で送信と受信を交互に行な
う半二重通信でデジタル信号の通信を行なうために必要
な送信クロックと受信クロックを発生する送受信クロッ
ク発生回路、特に、変化点リセット方式により受信クロ
ックを発生する送受信クロック発生回路に関する。
変化点リセット方式による受信クロック発生回路は、P
LL方式のものと比べて回路構成が著しく簡単で引込み
時間がないという利点を有し、主として比較的近距離で
、比較的短い長さの信号のやりとりを行なう、極小エリ
アでのスポット的な通信に使用できる。
〔従来の技術〕
第4図は従来の変化点リセット方式による送受信クロッ
ク発生回路90を備えたデジタル送受信機の−例を表わ
す図である。
アンテナ600で受信された受信電波はアンテナ共用器
601を経て高周波増幅器602で増幅され、ミキサ6
03で中間周波数に変換され、所定の復調方式により復
調器604でデジタル信号が復調されて通信制御コンピ
ュータ610へ供給される。
通信制御コンピュータ610から出力された送信データ
は変調器607で所定の変調方式で変調され、ミキサ6
06で高周波数に変換され、増幅器605で増幅されて
アンテナ共用器601を経てアンテナ600から送信さ
れる。
送受信クロック発生回路90のうち、受信クロックを発
生する部分はエツジ検出回路100、水晶発振器140
 、および分周回路120で構成される。水晶発振器1
40の発振周波数は受信信号のビットレートの整数倍、
例えば16倍であり、分周回路120はその整数例えば
16で分周して受信クロツクとする。エツジ検出回路1
00は復調器604が出力する受信データのエツジをと
らえてパルスを出力し、そのパルスで分周回路120を
リセットすることにより、受信信号に同期した受信クロ
ックが得られる0通信制御コンピュータ610はこの受
信クロックに基づいて受信データをサンプルしてデータ
を得る。
送信クロックを発生する部分は、水晶発振器142と分
周回路122で構成され、水晶発振器142の出力が分
周回路122で分周されて送信のビットレートに等しい
送信クロックとなる0通信制御コンピュータ610はこ
の送信クロックに同期して送信データを出力する。
〔発明が解決しようとする課題〕
前述の送受信クロック発生回路では送信と受信のビット
レートが同じであれば水晶発振器140と142を共用
して1つにすることができる。しかし、分周回路120
と122は共用されていないので、やや複雑な回路とな
っている。
したがって本発明の目的は、従来よりも一層簡単化した
送受信クロック発生回路を提供し、送受信機の価格コス
トを削減することにある。
〔課題を解決するための手段〕
第1図は本発明に係る送受信クロック発生回路の原理構
成を表わす図である0図において、本発明の送受信クロ
ック発生回路は、復調信号のエツジを検出してエツジ検
出信号を出力するエツジ検出手段10と、送受信クロッ
クの整数倍の周波数の信号を発生するクロック発生手段
14と、該クロック発生手段14が発生する信号の周波
数を該整数で分周して出力する分周手段であって該エツ
ジ検出信号でリセットされる分周手段12とを具備する
送受信クロック発生回路において、該エツジ検出信号を
、受信中は該分周手段へ供給し、送信中は供給を停止す
る第1のゲート手段50と、受信中において、該分周手
段12の出力を受信クロックとして出力する第2のゲー
ト手段52と、送信中において、該分周手段12の出力
を送信クロックとして出力する第3のゲート手段54を
具備することを特徴とするものである。
〔作 用〕
受信時においては、第1のゲート手段50と第2のゲー
ト手段52が開かれる9分周手段12には工、ッジ検出
手段50からのエツジ検出信号が供給されるので、分周
手段12の出力は復調信号に同期した受信クロックとし
て供給される。
送信時においては、第3のゲート手段54のみが開かれ
るので、分周手段12にはエツジ検出信号が供給されず
、独立して動作して送信クロックを供給する。
〔実施例〕
第2図は本発明の送受信クロック発生回路の一実施例を
表わす回路図である。
復調器(図示せず)からのデジタル信号のエツジを検出
するエツジ検出回路はEORゲート100と抵抗R8お
よびコンデンサC1で構成される。
復調器からの信号は抵抗R1とコンデンサCIで構成さ
れる遅延回路で遅延され、遅延されない信号とともにそ
れぞれEORゲート100の入力へ供給される。したが
ってEORゲート100の出力には復調器からの信号に
変化があったときのみ、抵抗R,とコンデンサCIで定
まる時定数の幅のパルスが発生される。
ANDゲート500は通信制御コンピュータからの受信
/■信号がHレベルすなわち受信中であるときこのパル
スを通過させる。
水晶発振器140は送受信ビットレートの整数倍、例え
ば16倍の周波数の信号を出力する。
多段のフリップフロップで構成された分周器120は水
晶発振器140の出力信号の周波数を前記の整数で分周
し、出力する。ただし、CLR入力にパルスが入力され
るとリセットされる。
ANDゲート520は受信/■信号がHレベルすなわち
受信中であるとき、分周器120の出力を通過させ、受
信クロックとする。
ANDゲート540の一方の入力には受信/M倍信号イ
ンバータ542で反転したものが入力されている。した
がって、送信中であるとき、分周器120の出力を送信
クロックとして出力する。
第3図は第2図で示した回路の動作を説明するためのタ
イミングチャートである。(A)〜(H)欄の信号は第
2図中A−Hを付した個所の信号の状態を表わしている
。なお、第3図は送信から受信へ切り換わる過程を示し
ている。
送信中において受信/アl信号((E)欄)はLレベル
であるから、水晶発振器140の出力信号を分周した信
号が分周器120の出力((D)欄)から出力され、そ
れがそのまま送信クロック((G)欄)となる。したが
って送信データ((H)欄)はそれに同期して出力され
る。
受信/■■信号((E)欄)がHレベルに切り換わると
送信クロック((G)欄)が止まり、受信クロック((
F)欄)には送信クロックと同位相の信号がしばらくの
間、出力される。受信信号((A)WA)が入力され始
め、それに変化があると、その変化点でEORゲート1
00の出力((B)欄)にパルスが出る。
そのとき、受信/遺肯信号((E)41ill)はHレ
ベルであるからパルスはANDゲート500を通過しく
(C)欄)、分周器120はリセットされ、その出力(
(DJ欄)は(A)欄の信号と同期した信号となる。し
たがって以後は受信クロック((F)欄)は受信信号(
(A)欄)と同期した信号となる。
〔発明の効果〕
以上述べてきたように本発明によれば、分周回路を送信
クロック用と受信クロック用とで共用することにより回
路が簡単化される。
また、従来の回路では、受信中も送信クロックが通信制
御コンピュータへ供給されるので、受信中は送信データ
がはき出されるのを防ぐ論理構成が必要であるが、本発
明の回路によれば送信中のみ送信クロックが供給される
ので、通信制御コンピュータ側の構成も簡単化される。
【図面の簡単な説明】
第1図は本発明の原理構成を表わす原理ブロック図、 第2図は本発明の一実施例を表わす回路図、第3図は第
2図の回路の動作を説明するためのタイミングチャート
、 第4図は従来方式の送受信クロック発生回路を備えた送
受信機を表わす図。 図において、 14・・・クロック発生手段、 50・・・第1のゲート手段、 52・・・第2のゲート手段、 54・・・第3のゲート手段。

Claims (1)

  1. 【特許請求の範囲】 1、復調信号のエッジを検出してエッジ検出信号を出力
    するエッジ検出手段(10)と、送受信クロックの整数
    倍の周波数の信号を発生するクロック発生手段(14)
    と、該クロック発生手段(14)が発生する信号の周波
    数を該整数で分周して出力する分周手段であって該エッ
    ジ検出信号でリセットされる分周手段(12)とを具備
    する送受信クロック発生回路において、 該エッジ検出信号を、受信中は該分周手段(12)へ供
    給し、送信中は供給を停止する第1のゲート手段(50
    )と、 受信中において、該分周手段(12)の出力を受信クロ
    ックとして出力する第2のゲート手段(52)と、 送信中において、該分周手段(12)の出力を送信クロ
    ックとして出力する第3のゲート手段(54)を具備す
    ることを特徴とする送受信クロック発生回路。
JP2038437A 1990-02-21 1990-02-21 送受信クロック発生回路 Expired - Fee Related JP2785993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2038437A JP2785993B2 (ja) 1990-02-21 1990-02-21 送受信クロック発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2038437A JP2785993B2 (ja) 1990-02-21 1990-02-21 送受信クロック発生回路

Publications (2)

Publication Number Publication Date
JPH03243033A true JPH03243033A (ja) 1991-10-30
JP2785993B2 JP2785993B2 (ja) 1998-08-13

Family

ID=12525284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2038437A Expired - Fee Related JP2785993B2 (ja) 1990-02-21 1990-02-21 送受信クロック発生回路

Country Status (1)

Country Link
JP (1) JP2785993B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018029271A (ja) * 2016-08-18 2018-02-22 ラピスセミコンダクタ株式会社 出力信号生成回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018029271A (ja) * 2016-08-18 2018-02-22 ラピスセミコンダクタ株式会社 出力信号生成回路
CN107765759A (zh) * 2016-08-18 2018-03-06 拉碧斯半导体株式会社 输出信号生成电路
US11009904B2 (en) 2016-08-18 2021-05-18 Lapis Semiconductor Co., Ltd. Output signal generation circuit
US11068016B2 (en) 2016-08-18 2021-07-20 Lapis Semiconductor Co., Ltd. Output signal generation circuit
US11347257B2 (en) 2016-08-18 2022-05-31 Lapis Semiconductor Co., Ltd. Output signal generation circuit
CN107765759B (zh) * 2016-08-18 2022-06-21 拉碧斯半导体株式会社 输出信号生成电路
US11567526B2 (en) 2016-08-18 2023-01-31 Lapis Semiconductor Co., Ltd. Output signal generation circuit
US11907003B2 (en) 2016-08-18 2024-02-20 Lapis Semiconductor Co., Ltd. Output signal generation circuit

Also Published As

Publication number Publication date
JP2785993B2 (ja) 1998-08-13

Similar Documents

Publication Publication Date Title
US4634987A (en) Frequency multiplier
JPS5916788B2 (ja) ラジオ・コントロ−ル・システム
JPH09312635A (ja) クロック信号伝送装置
JPH03243033A (ja) 送受信クロック発生回路
JP2005012776A (ja) Uwb復調装置
GB1048328A (en) Radio communication system
US4547751A (en) System for frequency modulation
GB2363267A (en) Circuit and method for signal phase control in a radio transceiver
JP3105381B2 (ja) Qpsk変調装置およびqpsk復調装置
JPS61165677A (ja) パルスレ−ダ装置
JP2504581B2 (ja) ディジタル信号伝送方式
GB1260976A (en) A receiver for the reception of pulses modulated on a carrier wave
JPH06164555A (ja) 周波数ダイバーシティ通信装置
JP2516250B2 (ja) 90度移相器
Nomura et al. FPGA-based transceiver circuit for labeling signal transmission system
JP2729958B2 (ja) 周波数シンセサイザ補正法
JP3387112B2 (ja) 送信装置
JPS59183564A (ja) 同期装置
JP2021148442A (ja) 測距装置、測距システム及び測距方法
JP3103604B2 (ja) π/4シフトQPSK変調波信号の遅延検波復調器における周波数制御方法
RU2084080C1 (ru) Устройство для синхронизации по фазоманипулированному сигналу
JPH0411135B2 (ja)
JP2692440B2 (ja) Fskデータ受信方式
JPS58129864A (ja) 位相変調信号の復調装置
JPH03165145A (ja) 通信装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees