JPH06252967A - π／４ＱＰＳＫクロック再生器 - Google Patents
π／４ＱＰＳＫクロック再生器Info
- Publication number
- JPH06252967A JPH06252967A JP3902393A JP3902393A JPH06252967A JP H06252967 A JPH06252967 A JP H06252967A JP 3902393 A JP3902393 A JP 3902393A JP 3902393 A JP3902393 A JP 3902393A JP H06252967 A JPH06252967 A JP H06252967A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- signal
- clock
- state transition
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 正確なクロック再生をすることができるπ／
４ＱＰＳＫクロック再生器を提供する。 【構成】 信号状態遷移判別器１１と、１シンボル遅延
器１２と、１／２シンボル遅延器１３と、帰還値変換器
１４と、ループフィルタ１５と、ＶＣＯ１６とから構成
される。信号状態遷移判別器１１により信号の状態遷移
を判別し、その判別結果をもとにして信号に状態遷移が
あった場合に帰還値変換器１４により１／２シンボル前
の値を最適な帰還値に変換する。
４ＱＰＳＫクロック再生器を提供する。 【構成】 信号状態遷移判別器１１と、１シンボル遅延
器１２と、１／２シンボル遅延器１３と、帰還値変換器
１４と、ループフィルタ１５と、ＶＣＯ１６とから構成
される。信号状態遷移判別器１１により信号の状態遷移
を判別し、その判別結果をもとにして信号に状態遷移が
あった場合に帰還値変換器１４により１／２シンボル前
の値を最適な帰還値に変換する。
Description
【０００１】
【産業上の利用分野】本発明はπ／４ＱＰＳＫ変調方式
を用いた通信系の復調装置のクロック再生器に適する。
を用いた通信系の復調装置のクロック再生器に適する。
【０００２】
【従来の技術】従来の例として、図４のＱＰＳＫクロッ
ク再生器について説明する。
ク再生器について説明する。
【０００３】入力端子Ａに復調後のベースバンド信号の
片側（例としてＩｃｈ側）を入力する。今復調はシンボ
ルレートのＮ倍サンプリング（Ｎ＝２ｋ；ｋ＝１，２，
…）のディジタル処理であるとする。信号極性変化判別
器２１では、復調ベースバンド信号Ｄ（ｎ）と、それを
１シンボル遅延させた１シンボル遅延器２２の出力Ｄ
（ｎ−Ｎ）より、信号の極性変化を判別し、セレクタ２
４２を制御する。信号の極性に変化があった場合１／２
シンボル遅延器２３の出力である１／２シンボル前の信
号Ｄ（ｎ−Ｎ／２）がゼロ近傍値であったと推測され
る。よってこれをゼロからの誤差量として帰還しサンプ
リングクロックの位相を制御するＰＬＬ系を組むことで
Ｄ（ｎ−Ｎ／２）＝０とでき、準同期信号のゼロクロス
点に同期したＶＣＯ出力が得られ、クロック再生が行え
る。
片側（例としてＩｃｈ側）を入力する。今復調はシンボ
ルレートのＮ倍サンプリング（Ｎ＝２ｋ；ｋ＝１，２，
…）のディジタル処理であるとする。信号極性変化判別
器２１では、復調ベースバンド信号Ｄ（ｎ）と、それを
１シンボル遅延させた１シンボル遅延器２２の出力Ｄ
（ｎ−Ｎ）より、信号の極性変化を判別し、セレクタ２
４２を制御する。信号の極性に変化があった場合１／２
シンボル遅延器２３の出力である１／２シンボル前の信
号Ｄ（ｎ−Ｎ／２）がゼロ近傍値であったと推測され
る。よってこれをゼロからの誤差量として帰還しサンプ
リングクロックの位相を制御するＰＬＬ系を組むことで
Ｄ（ｎ−Ｎ／２）＝０とでき、準同期信号のゼロクロス
点に同期したＶＣＯ出力が得られ、クロック再生が行え
る。
【０００４】ここで信号極性変化判別器２１の動作を図
５のフローチャートを用いて説明する。まず、ステップ
Ｓ１において、１シンボル前の値との極性の変化が有る
か否かを判別する、すなわちＤ（ｎ），Ｄ（ｎ−Ｎ）よ
り極性変化の有無を判別する。極性変化があれば１シン
ボル前以後に信号のゼロクロスがあったことになり、ま
たＤ（ｎ−Ｎ／２）の値がゼロ近傍値であると推測さ
れ、これをゼロからの誤差量とできる。Ｄ（ｎ−Ｎ／
２）のサンプリングタイミングとゼロクロス点との偏差
方向と、Ｄ（ｎ−Ｎ／２）の極性との関係は、１シンボ
ル間の極性変化方向に依存する。したがって、この極性
変化方向情報をもとにＤ（ｎ−Ｎ／２）またはそれを反
転器１４１によって反転した値、−Ｄ（ｎ−Ｎ／２）を
ＰＬＬ系の帰還値とすべくセレクタ２４２を制御する。
すなわち、極性変化の方向が正から負である場合には反
転器２４１の出力−Ｄ（ｎ−Ｎ／２）を選択し（ステッ
プＳ２，Ｓ４）、極性変化の方向が正から負でない場合
には１／２シンボル遅延器２３の出力Ｄ（ｎ−Ｎ／２）
を選択する（ステップＳ２，Ｓ４）。
５のフローチャートを用いて説明する。まず、ステップ
Ｓ１において、１シンボル前の値との極性の変化が有る
か否かを判別する、すなわちＤ（ｎ），Ｄ（ｎ−Ｎ）よ
り極性変化の有無を判別する。極性変化があれば１シン
ボル前以後に信号のゼロクロスがあったことになり、ま
たＤ（ｎ−Ｎ／２）の値がゼロ近傍値であると推測さ
れ、これをゼロからの誤差量とできる。Ｄ（ｎ−Ｎ／
２）のサンプリングタイミングとゼロクロス点との偏差
方向と、Ｄ（ｎ−Ｎ／２）の極性との関係は、１シンボ
ル間の極性変化方向に依存する。したがって、この極性
変化方向情報をもとにＤ（ｎ−Ｎ／２）またはそれを反
転器１４１によって反転した値、−Ｄ（ｎ−Ｎ／２）を
ＰＬＬ系の帰還値とすべくセレクタ２４２を制御する。
すなわち、極性変化の方向が正から負である場合には反
転器２４１の出力−Ｄ（ｎ−Ｎ／２）を選択し（ステッ
プＳ２，Ｓ４）、極性変化の方向が正から負でない場合
には１／２シンボル遅延器２３の出力Ｄ（ｎ−Ｎ／２）
を選択する（ステップＳ２，Ｓ４）。
【０００５】また、ステップＳ１において極性変化がな
い場合はシンボル間にゼロクロス点がないのでこの場合
はサンプリングクロックを固定するため帰還値を０とす
るようセレクタ２４２を制御する（ステップＳ３）。
い場合はシンボル間にゼロクロス点がないのでこの場合
はサンプリングクロックを固定するため帰還値を０とす
るようセレクタ２４２を制御する（ステップＳ３）。
【０００６】前記セレクタ２４２で選択された帰還値は
ループフィルタ２５を介しＶＣＯ２６の入力となる。Ｖ
ＣＯ２６出力をシンボルクロックに同期したクロックに
することができるため、これをサンプリングクロックと
することによりクロック再生を実現する。
ループフィルタ２５を介しＶＣＯ２６の入力となる。Ｖ
ＣＯ２６出力をシンボルクロックに同期したクロックに
することができるため、これをサンプリングクロックと
することによりクロック再生を実現する。
【０００７】
【発明が解決しようとする課題】π／４ＱＰＳＫでは、
奇数番目のシンボルの位相をπ／４シフトさせるため、
復調後のシンボル間で極性変化があった場合、１／２シ
ンボル前の値はＱＰＳＫの時に比べ位相にしてπ／８分
ゼロクロス点からずれており、またこのずれの極性も信
号状態遷移によって決まるものであるため、復調後のシ
ンボル間で極性変化のあった場合の１／２シンボル前の
値をゼロ近傍値と仮定して帰還系を構成した場合正確な
クロック再生を行うことができない。
奇数番目のシンボルの位相をπ／４シフトさせるため、
復調後のシンボル間で極性変化があった場合、１／２シ
ンボル前の値はＱＰＳＫの時に比べ位相にしてπ／８分
ゼロクロス点からずれており、またこのずれの極性も信
号状態遷移によって決まるものであるため、復調後のシ
ンボル間で極性変化のあった場合の１／２シンボル前の
値をゼロ近傍値と仮定して帰還系を構成した場合正確な
クロック再生を行うことができない。
【０００８】本発明の課題は、正確なクロック再生を行
うことができるπ／４ＱＰＳＫクロック再生器を提供す
ることにある。
うことができるπ／４ＱＰＳＫクロック再生器を提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明によれば、準同期
信号及び復調ベースバンド信号が入力端子に接続され、
出力が再生シンボルクロックまたはその偶数倍の周波数
のクロックとなるπ／４ＱＰＳＫクロック再生器におい
て、前記復調ベースバンド信号を１シンボルクロック分
遅延させる１シンボル遅延器と、前記復調ベースバンド
信号と前記１シンボル遅延器出力を入力とし信号の状態
遷移を判別する信号状態遷移判別器と、準同期信号を入
力としこれを１／２シンボルクロック分遅延させる１／
２シンボル遅延器と、この１／２シンボル遅延器の出力
を前記信号状態遷移判別器の出力によって帰還値に変換
する帰還値変換器と、この帰還値変換器の出力を入力と
するループフィルタと、このループフィルタの出力を入
力とするＶＣＯとから構成され、前記ＶＣＯの出力をシ
ンボルクロックに同期した再生シンボルクロックまたは
その偶数倍の周波数のクロックとすることを特徴とする
π／４ＱＰＳＫクロック再生器が得られる。
信号及び復調ベースバンド信号が入力端子に接続され、
出力が再生シンボルクロックまたはその偶数倍の周波数
のクロックとなるπ／４ＱＰＳＫクロック再生器におい
て、前記復調ベースバンド信号を１シンボルクロック分
遅延させる１シンボル遅延器と、前記復調ベースバンド
信号と前記１シンボル遅延器出力を入力とし信号の状態
遷移を判別する信号状態遷移判別器と、準同期信号を入
力としこれを１／２シンボルクロック分遅延させる１／
２シンボル遅延器と、この１／２シンボル遅延器の出力
を前記信号状態遷移判別器の出力によって帰還値に変換
する帰還値変換器と、この帰還値変換器の出力を入力と
するループフィルタと、このループフィルタの出力を入
力とするＶＣＯとから構成され、前記ＶＣＯの出力をシ
ンボルクロックに同期した再生シンボルクロックまたは
その偶数倍の周波数のクロックとすることを特徴とする
π／４ＱＰＳＫクロック再生器が得られる。
【００１０】
【実施例】次に本発明の実施例を図面を参照して説明す
る。
る。
【００１１】図１は、本発明の１実施例を示すブロック
図である。本発明のπ／４ＱＰＳＫクロック再生器は、
図１に示すように、入力端子Ａからの復調ベースバンド
信号を１シンボルクロック分遅延させる１シンボル遅延
器１２と、復調ベースバンド信号と１シンボル遅延器出
力を入力とし信号の状態遷移を判別する信号状態遷移判
別器１１と、入力端子Ｂからの準同期信号を入力としこ
れを半シンボルクロック分遅延させる１／２シンボル遅
延器１３と、この１／２シンボル遅延器１３の出力を信
号状態遷移判別器１１の出力によって帰還値に変換する
帰還値変換器１４と、この帰還値変換器１４の出力を入
力とするループフィルタ１５と、このループフィルタ１
５の出力を入力とするＶＣＯ１６とから構成される。
図である。本発明のπ／４ＱＰＳＫクロック再生器は、
図１に示すように、入力端子Ａからの復調ベースバンド
信号を１シンボルクロック分遅延させる１シンボル遅延
器１２と、復調ベースバンド信号と１シンボル遅延器出
力を入力とし信号の状態遷移を判別する信号状態遷移判
別器１１と、入力端子Ｂからの準同期信号を入力としこ
れを半シンボルクロック分遅延させる１／２シンボル遅
延器１３と、この１／２シンボル遅延器１３の出力を信
号状態遷移判別器１１の出力によって帰還値に変換する
帰還値変換器１４と、この帰還値変換器１４の出力を入
力とするループフィルタ１５と、このループフィルタ１
５の出力を入力とするＶＣＯ１６とから構成される。
【００１２】ここで帰還値変換器１４は、信号状態遷移
判別器１１により、信号に状態遷移があった場合に１／
２シンボル前の値を適切に移相及び反転を行い、さらに
帰還するチャネルを選択し、また信号に状態遷移が無け
れば、帰還値をゼロとする。
判別器１１により、信号に状態遷移があった場合に１／
２シンボル前の値を適切に移相及び反転を行い、さらに
帰還するチャネルを選択し、また信号に状態遷移が無け
れば、帰還値をゼロとする。
【００１３】これにより、信号状態遷移時の１／２シン
ボル前の値の帰還値変換器１４の出力を、ＱＰＳＫ方式
の場合の信号極性変化時の１／２シンボル前の値と同様
に扱え、ＶＣＯ１６の出力がシンボルクロックに同期し
たクロックとなる。
ボル前の値の帰還値変換器１４の出力を、ＱＰＳＫ方式
の場合の信号極性変化時の１／２シンボル前の値と同様
に扱え、ＶＣＯ１６の出力がシンボルクロックに同期し
たクロックとなる。
【００１４】図２に示すように、前記帰還値変換器１４
は、前記１／２シンボル遅延器１３に接続されているπ
／８位相シフト１４１および−π／８位相シフト１４２
と、これらのπ／８位相シフト１４１および−π／８位
相シフト１４２と前記信号状態遷移判別器１１に接続さ
れているセレクタ１４３と、このセレクタ１４３の２つ
の出力端子と前記信号状態遷移判別器１１に接続されて
いるセレクタ１４６と、前記セレクタ１４３の２つの出
力端子と前記セレクタ１４６との間に接続されている２
つの反転器１４４，１４５とからなる。
は、前記１／２シンボル遅延器１３に接続されているπ
／８位相シフト１４１および−π／８位相シフト１４２
と、これらのπ／８位相シフト１４１および−π／８位
相シフト１４２と前記信号状態遷移判別器１１に接続さ
れているセレクタ１４３と、このセレクタ１４３の２つ
の出力端子と前記信号状態遷移判別器１１に接続されて
いるセレクタ１４６と、前記セレクタ１４３の２つの出
力端子と前記セレクタ１４６との間に接続されている２
つの反転器１４４，１４５とからなる。
【００１５】前記１／２シンボル遅延器１３は、前記π
／８位相シフト１４１および−π／８位相シフト１４２
にそれぞれ出力Ｉｃｈ，Ｑｃｈを与える。前記π／８位
相シフト１４１および−π／８位相シフト１４２は、前
記セレクタ１４３にそれぞれ出力Ｉｃｈ，Ｑｃｈを与え
る。前記セレクタ１４３は、出力Ｉ，Ｑを前記セレクタ
１４６に与える。前記反転器１４４は、出力Ｉ（バ−）
を前記セレクタ１４６に与える。前記反転器１４５は、
出力Ｑ（バ−）を前記セレクタ１４６に与える。
／８位相シフト１４１および−π／８位相シフト１４２
にそれぞれ出力Ｉｃｈ，Ｑｃｈを与える。前記π／８位
相シフト１４１および−π／８位相シフト１４２は、前
記セレクタ１４３にそれぞれ出力Ｉｃｈ，Ｑｃｈを与え
る。前記セレクタ１４３は、出力Ｉ，Ｑを前記セレクタ
１４６に与える。前記反転器１４４は、出力Ｉ（バ−）
を前記セレクタ１４６に与える。前記反転器１４５は、
出力Ｑ（バ−）を前記セレクタ１４６に与える。
【００１６】前記信号状態遷移判別器１４の動作を図３
のフローに基いて説明する。まず、ステップＳ１１にお
いて、１シンボル前の値とのハミング距離は０か否かを
判定し、０である場合にはセレクタ１４６に０を選択さ
せる（ステップＳ１２）。１シンボル前の値とのハミン
グ距離は０でないと判定された場合には、１シンボル前
の値とのハミング距離は１か否かを判定する（ステップ
Ｓ１３）。１シンボル前の値とのハミング距離は１であ
る場合には、１／２シンボル前の値をπ／８移送し（ス
テップＳ１４）、次に変化成分はＩｃｈであるか否かを
判定する（ステップＳ１５）。変化成分はＩｃｈである
場合には、Ｉｃｈの値は０であるか否かを判定する（ス
テップＳ１６）。Ｉｃｈの値は０である場合には、セレ
クタ１４６にＩを選択させる（ステップＳ１７）。Ｉｃ
ｈの値は０でない場合には、セレクタ１４６にＩ（バ
−）を選択させる（ステップＳ１８）。
のフローに基いて説明する。まず、ステップＳ１１にお
いて、１シンボル前の値とのハミング距離は０か否かを
判定し、０である場合にはセレクタ１４６に０を選択さ
せる（ステップＳ１２）。１シンボル前の値とのハミン
グ距離は０でないと判定された場合には、１シンボル前
の値とのハミング距離は１か否かを判定する（ステップ
Ｓ１３）。１シンボル前の値とのハミング距離は１であ
る場合には、１／２シンボル前の値をπ／８移送し（ス
テップＳ１４）、次に変化成分はＩｃｈであるか否かを
判定する（ステップＳ１５）。変化成分はＩｃｈである
場合には、Ｉｃｈの値は０であるか否かを判定する（ス
テップＳ１６）。Ｉｃｈの値は０である場合には、セレ
クタ１４６にＩを選択させる（ステップＳ１７）。Ｉｃ
ｈの値は０でない場合には、セレクタ１４６にＩ（バ
−）を選択させる（ステップＳ１８）。
【００１７】前記ステップＳ１５において、変化成分は
Ｉｃｈでないと判定した場合には、Ｑｃｈの値が０であ
るか否かを判定する（ステップＳ１９）。Ｑｃｈの値が
０である場合には、セレクタ１４６にＩ（バ−）を選択
させる（ステップＳ１８）。Ｑｃｈの値が０である場合
には、セレクタ１４６にＱを選択させる（ステップＳ２
０）。
Ｉｃｈでないと判定した場合には、Ｑｃｈの値が０であ
るか否かを判定する（ステップＳ１９）。Ｑｃｈの値が
０である場合には、セレクタ１４６にＩ（バ−）を選択
させる（ステップＳ１８）。Ｑｃｈの値が０である場合
には、セレクタ１４６にＱを選択させる（ステップＳ２
０）。
【００１８】前記ステップＳ１３において、１シンボル
前の値とのハミング距離は１でないと判定した場合に
は、１／２シンボル前の値を−π／８移送し（ステップ
Ｓ２２）、Ｉ，Ｑの符号は同じであるか否かを判定する
（ステップＳ２３）。Ｉ，Ｑの符号は同じであると判定
した場合には、Ｉｃｈの値は０であるか否かを判定する
（ステップＳ２４）。Ｉｃｈの値は０である場合には、
セレクタ１４６にＩを選択させる（ステップＳ１７）。
Ｉｃｈの値は０でない場合には、セレクタ１４６にＩ
（バ−）を選択させる（ステップＳ１８）。
前の値とのハミング距離は１でないと判定した場合に
は、１／２シンボル前の値を−π／８移送し（ステップ
Ｓ２２）、Ｉ，Ｑの符号は同じであるか否かを判定する
（ステップＳ２３）。Ｉ，Ｑの符号は同じであると判定
した場合には、Ｉｃｈの値は０であるか否かを判定する
（ステップＳ２４）。Ｉｃｈの値は０である場合には、
セレクタ１４６にＩを選択させる（ステップＳ１７）。
Ｉｃｈの値は０でない場合には、セレクタ１４６にＩ
（バ−）を選択させる（ステップＳ１８）。
【００１９】前記ステップＳ２３において、Ｉ，Ｑの符
号は同じでないと判定した場合には、Ｑｃｈの値は０で
あるか否かを判定する（ステップＳ２５）。Ｑｃｈの値
は０であると判定した場合には、セレクタ１４６にＱを
選択させる（ステップＳ２０）。Ｑｃｈの値は０でない
と判定した場合には、セレクタ１４６にＱ（バ−）を選
択させる（ステップＳ２１）。
号は同じでないと判定した場合には、Ｑｃｈの値は０で
あるか否かを判定する（ステップＳ２５）。Ｑｃｈの値
は０であると判定した場合には、セレクタ１４６にＱを
選択させる（ステップＳ２０）。Ｑｃｈの値は０でない
と判定した場合には、セレクタ１４６にＱ（バ−）を選
択させる（ステップＳ２１）。
【００２０】これらの操作によりπ／４ＱＰＳＫ方式に
おいても等価的に１／２シンボル前の値をゼロ近傍値と
することができ、この値を帰還してサンプリングクロッ
クを制御する事でクロック再生を実現する。また信号に
状態遷移が無い場合は帰還値をゼロとし、サンプリング
クロックを固定する。
おいても等価的に１／２シンボル前の値をゼロ近傍値と
することができ、この値を帰還してサンプリングクロッ
クを制御する事でクロック再生を実現する。また信号に
状態遷移が無い場合は帰還値をゼロとし、サンプリング
クロックを固定する。
【００２１】
【発明の効果】以上説明したように、本発明は、信号状
態遷移判別器によって信号の状態遷移を判別し、この結
果により状態遷移の１／２シンボル前の値を操作しこれ
を帰還値とした帰還系を構成することでπ／４ＱＰＳＫ
方式において正確なクロック再生することができる。
態遷移判別器によって信号の状態遷移を判別し、この結
果により状態遷移の１／２シンボル前の値を操作しこれ
を帰還値とした帰還系を構成することでπ／４ＱＰＳＫ
方式において正確なクロック再生することができる。
【図１】本発明の１実施例を示すブロック図である。
【図２】図１の実施例における帰還値変換器を詳細に示
すブロック図である。
すブロック図である。
【図３】本発明の実施例における信号状態遷移判別器の
動作を示すフローチャートである。
動作を示すフローチャートである。
【図４】従来のπ／４ＱＰＳＫクロック再生器を示すブ
ロック図である。
ロック図である。
【図５】図４のπ／４ＱＰＳＫクロック再生における信
号極性変化判別器の動作を示すフローチャートである。
号極性変化判別器の動作を示すフローチャートである。
１１ 信号状態遷移判別器 １２ １シンボル遅延器 １３ １／２シンボル遅延器 １４ 帰還値変換器 １４１ π／８位相シフタ １４２ −π／８位相シフタ １４３，１４６ セレクタ １４４，１４５ 反転器 １５ ループフィルタ １６ ＶＣＯ
Claims (2)
- 【請求項１】 準同期信号及び復調ベースバンド信号が
入力端子に接続され、出力が再生シンボルクロックまた
はその偶数倍の周波数のクロックとなるπ／４ＱＰＳＫ
クロック再生器において、前記復調ベースバンド信号を
１シンボルクロック分遅延させる１シンボル遅延器と、
前記復調ベースバンド信号と前記１シンボル遅延器出力
を入力とし信号の状態遷移を判別する信号状態遷移判別
器と、準同期信号を入力としこれを１／２シンボルクロ
ック分遅延させる１／２シンボル遅延器と、この１／２
シンボル遅延器の出力を前記信号状態遷移判別器の出力
によって帰還値に変換する帰還値変換器と、この帰還値
変換器の出力を入力とするループフィルタと、このルー
プフィルタの出力を入力とするＶＣＯとから構成され、
前記ＶＣＯの出力をシンボルクロックに同期した再生シ
ンボルクロックまたはその偶数倍の周波数のクロックと
することを特徴とするπ／４ＱＰＳＫクロック再生器。 - 【請求項２】 請求項１に記載のπ／４ＱＰＳＫクロッ
ク再生器において、前記帰還値変換器は、前記１／２シ
ンボル遅延器に接続されているπ／８位相シフトおよび
−π／８位相シフトと、これらのπ／８位相シフトおよ
び−π／８位相シフトと前記信号状態遷移判別器に接続
されている第１のセレクタと、この第１のセレクタの２
つの出力端子と前記信号状態遷移判別器に接続されてい
る第２のセレクタと、前記第１のセレクタの２つの出力
端子と前記第２のセレクタとの間に接続されている２つ
の反転器とからなることを特徴とするπ／４ＱＰＳＫク
ロック再生器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3902393A JP2689842B2 (ja) | 1993-02-26 | 1993-02-26 | π／４ＱＰＳＫクロック再生器 |
| AU56417/94A AU670989B2 (en) | 1993-02-26 | 1994-02-25 | Clock recovery circuit in pi/4 shift quadriphase PSK demodulator |
| DE69427172T DE69427172T2 (de) | 1993-02-26 | 1994-02-25 | Taktrückgewinnungsschaltung in einem PI/4 Vierphasen-PSK-Demodulator |
| US08/201,661 US5448201A (en) | 1993-02-26 | 1994-02-25 | Clock recovery circuit in π/4 shift quadriphase PSK demodulator |
| EP94102878A EP0613268B1 (en) | 1993-02-26 | 1994-02-25 | Clock recovery circuit in pi/4 shift quadriphase PSK demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3902393A JP2689842B2 (ja) | 1993-02-26 | 1993-02-26 | π／４ＱＰＳＫクロック再生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252967A true JPH06252967A (ja) | 1994-09-09 |
| JP2689842B2 JP2689842B2 (ja) | 1997-12-10 |
Family
ID=12541516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3902393A Expired - Fee Related JP2689842B2 (ja) | 1993-02-26 | 1993-02-26 | π／４ＱＰＳＫクロック再生器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5448201A (ja) |
| EP (1) | EP0613268B1 (ja) |
| JP (1) | JP2689842B2 (ja) |
| AU (1) | AU670989B2 (ja) |
| DE (1) | DE69427172T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000048371A1 (fr) * | 1999-02-12 | 2000-08-17 | Kabushiki Kaisha Kenwood | Circuit de reproduction de signal de synchronisation |
| US6192091B1 (en) | 1997-05-22 | 2001-02-20 | Nec Corporation | Circuit for reproducing a clock from a multilevel QAM signal |
| JP2009284461A (ja) * | 2008-04-25 | 2009-12-03 | Fujitsu General Ltd | シンボル同期方法及びデジタル復調装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828702B2 (ja) * | 1992-11-25 | 1996-03-21 | 日本電気株式会社 | クロック再生器 |
| WO1995018509A1 (en) * | 1993-12-29 | 1995-07-06 | Zenith Electronics Corporation | Polarity selection circuit for bi-phase stable fpll |
| JP3349830B2 (ja) * | 1994-07-29 | 2002-11-25 | 沖電気工業株式会社 | クロック発生回路 |
| US6493396B1 (en) * | 1999-01-11 | 2002-12-10 | Tellabs Operations, Inc | Phase shift key burst receiver having improved phase resolution and timing and data recovery |
| GB0028652D0 (en) * | 2000-11-24 | 2001-01-10 | Koninkl Philips Electronics Nv | Radio receiver |
| KR100548345B1 (ko) * | 2003-05-13 | 2006-02-02 | 엘지전자 주식회사 | 소프트 결정 방식을 이용한 복조 방법 |
| US7233632B1 (en) | 2003-08-21 | 2007-06-19 | L-3 Communications Corporation | Symbol timing correction for a phase modulated signal with mutually interfering symbols |
| US7263139B1 (en) | 2003-08-22 | 2007-08-28 | L-3 Communications Corporation | Phase correction for a phase modulated signal with mutually interfering symbols |
| CN102204270A (zh) * | 2008-11-06 | 2011-09-28 | 松下电器产业株式会社 | 接收装置、信号处理装置及影像显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479501A (ja) * | 1990-07-19 | 1992-03-12 | Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk | 展開トラスアンテナ |
| JPH0482349A (ja) * | 1990-07-24 | 1992-03-16 | Toshiba Corp | π／４シフトＱＰＳＫタイミング検出装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3100890A (en) * | 1960-10-11 | 1963-08-13 | Bell Telephone Labor Inc | Data transmission |
| US3883806A (en) * | 1974-03-07 | 1975-05-13 | Rockwell International Corp | Demodulator circuit for phase modulated communication signals |
| US4027265A (en) * | 1976-06-03 | 1977-05-31 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Unbalanced quadriphase demodulator |
| JPS60223259A (ja) * | 1984-04-19 | 1985-11-07 | Nippon Kogaku Kk <Nikon> | Ｐｓｋ又はｄｐｓｋ復調回路 |
| US4809301A (en) * | 1987-11-25 | 1989-02-28 | The United States Of America As Represented By The Secretary Of The Air Force | Detection apparatus for bi-phase signals |
| EP0322766B1 (en) * | 1987-12-24 | 1994-09-07 | Nec Corporation | Carrier recovery circuit for offset QPSK demodulators |
| US4896336A (en) * | 1988-08-29 | 1990-01-23 | Rockwell International Corporation | Differential phase-shift keying demodulator |
| US5025455A (en) * | 1989-11-30 | 1991-06-18 | The United States Of America As Represented By The Administer, National Aeronautics And Space Administration | Phase ambiguity resolution for offset QPSK modulation systems |
| JP2552927B2 (ja) * | 1990-01-26 | 1996-11-13 | 三菱電機株式会社 | π／４シフトＱＰＳＫ信号の復調装置 |
-
1993
- 1993-02-26 JP JP3902393A patent/JP2689842B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-25 EP EP94102878A patent/EP0613268B1/en not_active Expired - Lifetime
- 1994-02-25 AU AU56417/94A patent/AU670989B2/en not_active Ceased
- 1994-02-25 US US08/201,661 patent/US5448201A/en not_active Expired - Lifetime
- 1994-02-25 DE DE69427172T patent/DE69427172T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479501A (ja) * | 1990-07-19 | 1992-03-12 | Uchu Tsushin Kiso Gijutsu Kenkyusho:Kk | 展開トラスアンテナ |
| JPH0482349A (ja) * | 1990-07-24 | 1992-03-16 | Toshiba Corp | π／４シフトＱＰＳＫタイミング検出装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6192091B1 (en) | 1997-05-22 | 2001-02-20 | Nec Corporation | Circuit for reproducing a clock from a multilevel QAM signal |
| WO2000048371A1 (fr) * | 1999-02-12 | 2000-08-17 | Kabushiki Kaisha Kenwood | Circuit de reproduction de signal de synchronisation |
| US6519303B1 (en) | 1999-02-12 | 2003-02-11 | Kabushiki Kaisha Kenwood | Clock reproduction circuit |
| EP1152577A4 (en) * | 1999-02-12 | 2005-10-19 | Kenwood Corp | SYNCHRONIZATION SIGNAL REPRODUCTION CIRCUIT |
| JP2009284461A (ja) * | 2008-04-25 | 2009-12-03 | Fujitsu General Ltd | シンボル同期方法及びデジタル復調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU5641794A (en) | 1994-09-01 |
| JP2689842B2 (ja) | 1997-12-10 |
| EP0613268B1 (en) | 2001-05-09 |
| EP0613268A3 (en) | 1995-03-08 |
| AU670989B2 (en) | 1996-08-08 |
| US5448201A (en) | 1995-09-05 |
| DE69427172D1 (de) | 2001-06-13 |
| EP0613268A2 (en) | 1994-08-31 |
| DE69427172T2 (de) | 2001-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| JP2689842B2 (ja) | π／４ＱＰＳＫクロック再生器 | |
| JP2000278341A (ja) | 直交位相復調回路 | |
| JPH0136745B2 (ja) | ||
| JPH04172840A (ja) | 復調装置 | |
| JPH06177927A (ja) | Ｄｑｐｓｋ遅延検波回路 | |
| JPH0428185B2 (ja) | ||
| JPS6210950A (ja) | デイジタル無線通信方式 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPS58194450A (ja) | 復調装置 | |
| JP3377858B2 (ja) | クロック再生回路及びこれを用いた復調器 | |
| JP2001177590A (ja) | 復調器 | |
| JPH0766843A (ja) | 搬送波再生方式 | |
| JP3134519B2 (ja) | 復調装置 | |
| JP4101777B2 (ja) | タイミング同期回路 | |
| JPH0787147A (ja) | 復調装置 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP3134442B2 (ja) | 復調装置 | |
| JPH0583320A (ja) | 搬送波同期回路 | |
| JPH11103327A (ja) | 搬送波再生回路 | |
| JPH0730533A (ja) | 同期検出回路 | |
| JPH04119736A (ja) | クロック再生回路 | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 | |
| JPH0479183B2 (ja) | ||
| JPH10173718A (ja) | 基準搬送波再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951114 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |