JP2562682B2 - シリアルデータ通信システムにおけるエラー検出方式 - Google Patents
シリアルデータ通信システムにおけるエラー検出方式Info
- Publication number
- JP2562682B2 JP2562682B2 JP63307595A JP30759588A JP2562682B2 JP 2562682 B2 JP2562682 B2 JP 2562682B2 JP 63307595 A JP63307595 A JP 63307595A JP 30759588 A JP30759588 A JP 30759588A JP 2562682 B2 JP2562682 B2 JP 2562682B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- code
- node
- data frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリアルデータ通信システムにおけるエラー
検出方式に関する。
検出方式に関する。
この種の通信システムとしては例えばプレスの集中制
御システムに適用されるものがあり、この集中制御シス
テムを第５図に示す。同図において、メインコントロー
ラ100はプレスのコントローラ部に設けられ、センサ群
１−１〜１−ｎはプレスの各部の状態を検出するセンサ
に対応し、アクチュエータ群２−１〜２−ｎはプレス各
部を駆動する各種アクチュエータに対応する。センサ群
１−１およびアクチュエータ群２−１はノード10−１に
接続され、センサ群１−２およびアクチュエータ群２−
２はノード10−２に接続され、センサ群１−３およびア
クチュエータ群２−３はノード10−３に接続され、同様
にしてセンサ群１−ｎおよびアクチュエータ群２−ｎは
ノード10−ｎに接続される。またノード10−１〜10−ｎ
およびメインコントローラ100はループＩを介して直列
に接続される。
御システムに適用されるものがあり、この集中制御シス
テムを第５図に示す。同図において、メインコントロー
ラ100はプレスのコントローラ部に設けられ、センサ群
１−１〜１−ｎはプレスの各部の状態を検出するセンサ
に対応し、アクチュエータ群２−１〜２−ｎはプレス各
部を駆動する各種アクチュエータに対応する。センサ群
１−１およびアクチュエータ群２−１はノード10−１に
接続され、センサ群１−２およびアクチュエータ群２−
２はノード10−２に接続され、センサ群１−３およびア
クチュエータ群２−３はノード10−３に接続され、同様
にしてセンサ群１−ｎおよびアクチュエータ群２−ｎは
ノード10−ｎに接続される。またノード10−１〜10−ｎ
およびメインコントローラ100はループＩを介して直列
に接続される。
かかる構成においては、メインコントローラ100は各
ノード10−１〜10−ｎに接続されたセンサ群１−１〜１
−ｎの検出信号を収集するとともに、各ノード10−１〜
10−ｎに接続されたアクチュエータ群２−１〜２−ｎに
対して駆動データを順次送出する。
ノード10−１〜10−ｎに接続されたセンサ群１−１〜１
−ｎの検出信号を収集するとともに、各ノード10−１〜
10−ｎに接続されたアクチュエータ群２−１〜２−ｎに
対して駆動データを順次送出する。
この場合、このシステムでは第６図に示すようなフレ
ーム構成の信号を用いてデータの授受を行なうようにし
ている。すなわち、先頭にはスタートコードSTが置か
れ、この後に入力データ（センサ群からのデータ）、出
力データ（アクチュエータ群へのデータ）の順に入出力
データ（DATA）が配置される。ここで、入力データは常
にスタートコードSTの直後から挿入され、出力データは
データフレーム部分DATAの最後尾から取り出される。こ
の場合は、空データビットが存在しないデータ長可変方
式をとっており、このため、データフレーム部分DATAに
は該フレーム信号がメインコントローラ100から送出さ
れた直後は入力データDin,Din−１…が含まれておら
ず、また該信号が各ノード10−１〜10−ｎを経由してメ
インコントローラ100へ入力されたときには出力データ
が存在していない。データフレームDATAの後には、スト
ップコードSPが配置され、さらにその後にはCRCコード
が配置される。CRCコードは、周知のデータ誤り検出の
ためのCRCチェック（循環冗長検査）を行なうためのコ
ードである。
ーム構成の信号を用いてデータの授受を行なうようにし
ている。すなわち、先頭にはスタートコードSTが置か
れ、この後に入力データ（センサ群からのデータ）、出
力データ（アクチュエータ群へのデータ）の順に入出力
データ（DATA）が配置される。ここで、入力データは常
にスタートコードSTの直後から挿入され、出力データは
データフレーム部分DATAの最後尾から取り出される。こ
の場合は、空データビットが存在しないデータ長可変方
式をとっており、このため、データフレーム部分DATAに
は該フレーム信号がメインコントローラ100から送出さ
れた直後は入力データDin,Din−１…が含まれておら
ず、また該信号が各ノード10−１〜10−ｎを経由してメ
インコントローラ100へ入力されたときには出力データ
が存在していない。データフレームDATAの後には、スト
ップコードSPが配置され、さらにその後にはCRCコード
が配置される。CRCコードは、周知のデータ誤り検出の
ためのCRCチェック（循環冗長検査）を行なうためのコ
ードである。
第６図に示すフレーム構成のデータ信号を用いた場合
の、各ノード10−１〜10−ｎにおけるデータ授受態様を
第７図および第８図に示す。
の、各ノード10−１〜10−ｎにおけるデータ授受態様を
第７図および第８図に示す。
第７図は、アクチュエータ21を１つ具えたノード10に
関するデータフレーム信号の入出力を示すもので、入力
されたデータフレーム信号はノード10内でのデータフレ
ーム部分の最後尾１ビットが抜き取られ、該抜き取られ
た１ビットのデータは当該ノード10のアクチュエータ21
に加えられる。
関するデータフレーム信号の入出力を示すもので、入力
されたデータフレーム信号はノード10内でのデータフレ
ーム部分の最後尾１ビットが抜き取られ、該抜き取られ
た１ビットのデータは当該ノード10のアクチュエータ21
に加えられる。
第８図はセンサ11を１つ備えたノード10に関するデー
タフレーム信号の入出力を示すもので、この場合ノード
10においては、入力されたフレーム信号のデータフレー
ム部分の先頭にセンサ11の検出信号（この場合は“1"）
を挿入する。
タフレーム信号の入出力を示すもので、この場合ノード
10においては、入力されたフレーム信号のデータフレー
ム部分の先頭にセンサ11の検出信号（この場合は“1"）
を挿入する。
さて、このような通信システムにおけるノード10−１
〜10−ｎの従来構成を第９図に示す。同図において、前
段のメインコントローラまたはノードからのデータフレ
ーム信号はシフトレジスタ回路31およびCRC検査回路32
に加えられる。CRC検査回路32はデータフレーム信号を
入力すると、このデータフレーム信号に含まれるCRCチ
ェックコード（第６図に示す）に基づいて先に述べたCR
Cチェックを行い、これにより受信したデータフレームD
ATAについてエラーが有るがどうかを検査する。そし
て、CRC検査回路32がデータフレームDATAにエラーがな
ければ、この旨を示す信号を出力ラッチ回路33に加え
る。
〜10−ｎの従来構成を第９図に示す。同図において、前
段のメインコントローラまたはノードからのデータフレ
ーム信号はシフトレジスタ回路31およびCRC検査回路32
に加えられる。CRC検査回路32はデータフレーム信号を
入力すると、このデータフレーム信号に含まれるCRCチ
ェックコード（第６図に示す）に基づいて先に述べたCR
Cチェックを行い、これにより受信したデータフレームD
ATAについてエラーが有るがどうかを検査する。そし
て、CRC検査回路32がデータフレームDATAにエラーがな
ければ、この旨を示す信号を出力ラッチ回路33に加え
る。
一方、シフトレジスタ回路31はデータフレーム信号を
スタートコードST（第６図に示す）より順次入力し蓄積
していく。特殊コード検出回路34はシフトレジスタ回路
31内に順次蓄積されるスタートコードSTおよびストップ
コードSP（第６図に示す）をそれぞれ検出しており、ま
ずスタートコードSPを検出すると所定のタイミングで切
替え信号を第１のマルチプレクサ35に加える。第１のマ
ルチプレクサ35はシフトレジスタ回路31からデータフレ
ーム信号をビット毎にパラレルで入力しており、前記切
替え信号に応答しパラレルのデータフレーム信号をシリ
アルに変換してスタートコードST、データフレームDAT
A、ストップコードSPおよびCRCチェックコードを同順序
で出力する。
スタートコードST（第６図に示す）より順次入力し蓄積
していく。特殊コード検出回路34はシフトレジスタ回路
31内に順次蓄積されるスタートコードSTおよびストップ
コードSP（第６図に示す）をそれぞれ検出しており、ま
ずスタートコードSPを検出すると所定のタイミングで切
替え信号を第１のマルチプレクサ35に加える。第１のマ
ルチプレクサ35はシフトレジスタ回路31からデータフレ
ーム信号をビット毎にパラレルで入力しており、前記切
替え信号に応答しパラレルのデータフレーム信号をシリ
アルに変換してスタートコードST、データフレームDAT
A、ストップコードSPおよびCRCチェックコードを同順序
で出力する。
この際、出力ラッチ回路33はシフトレジスタ回路31内
のデータフレーム信号から第７図に示した態様でアクチ
ュエータ群２に対する各出力データビットを取り出し、
これらの出力データビットを一旦ラッチしている。そし
て、出力ラッチ回路33はCRC検査回路32からデータフレ
ームDATAにエラーがないことを示す信号を入力していれ
ば、一旦ラッチした前記各出力データビットをアクチュ
エータ群２の各アクチュエータにそれぞれ配送する。こ
れにより、該各アクチュエータがそれぞれ作動する。な
お、出力ラッチ回路33はCRC検査回路32から前記信号を
入力しなければ、一旦ラッチした前記各出力をアクチュ
エータ群２に送出せず、これによりアクチュエータの誤
作動を防止する。
のデータフレーム信号から第７図に示した態様でアクチ
ュエータ群２に対する各出力データビットを取り出し、
これらの出力データビットを一旦ラッチしている。そし
て、出力ラッチ回路33はCRC検査回路32からデータフレ
ームDATAにエラーがないことを示す信号を入力していれ
ば、一旦ラッチした前記各出力データビットをアクチュ
エータ群２の各アクチュエータにそれぞれ配送する。こ
れにより、該各アクチュエータがそれぞれ作動する。な
お、出力ラッチ回路33はCRC検査回路32から前記信号を
入力しなければ、一旦ラッチした前記各出力をアクチュ
エータ群２に送出せず、これによりアクチュエータの誤
作動を防止する。
また、センサ群１の各センサから送出されたそれぞれ
の入力データビットは、シフトレジスタ回路31に加えら
れ、第８図に示した態様でデータフレーム信号にそれぞ
れ挿入される。
の入力データビットは、シフトレジスタ回路31に加えら
れ、第８図に示した態様でデータフレーム信号にそれぞ
れ挿入される。
この結果、第１のマルチプレクサ35から送出されるデ
ータフレーム信号は受信時と異なる入出力データを有す
る。すなわち、シフトレジスタ回路31内のデータフレー
ム信号はデータフレームDATAについて当該ノード10の処
理を受けた後、第１のマルチプレクサ31からスタートコ
ードST、データフレームDATA、ストップコードSPおよび
CRCチェックコードの順序で送出される。ただし、CRCチ
ェックコードは受信時の内容から変化していない。
ータフレーム信号は受信時と異なる入出力データを有す
る。すなわち、シフトレジスタ回路31内のデータフレー
ム信号はデータフレームDATAについて当該ノード10の処
理を受けた後、第１のマルチプレクサ31からスタートコ
ードST、データフレームDATA、ストップコードSPおよび
CRCチェックコードの順序で送出される。ただし、CRCチ
ェックコードは受信時の内容から変化していない。
第１のマルチプレクサ35から送出されたデータフレー
ム信号は、第２のマルチプレクサ36およびCRC生成回路3
7にそれぞれ加えられる。CRC生成回路37はこのデータフ
レーム信号のデータフレームDATAを入力すると、このデ
ータフレームDATAに基づいて新たなCRCチェックコード
を生成し、この新たなCRCチェックコードを第２図のマ
ルチプレクサ36に加える。
ム信号は、第２のマルチプレクサ36およびCRC生成回路3
7にそれぞれ加えられる。CRC生成回路37はこのデータフ
レーム信号のデータフレームDATAを入力すると、このデ
ータフレームDATAに基づいて新たなCRCチェックコード
を生成し、この新たなCRCチェックコードを第２図のマ
ルチプレクサ36に加える。
ここで、特殊コード検出回路34はシフトレジスタ回路
31に順次蓄積されるストップコードSPを検出すると、所
定のタイミングで切替え信号を第２のマルチプレクサ36
に加える。第２のマルチプレクサ36はこの切替え信号を
入力するまでは第１のマルチプレクサ35からのデータフ
レーム信号を送出しており、該切替え信号を入力すると
該データフレーム信号の代りにCRC生成回路37からのCRC
チェックコードを送出する。これにより、第１のマルチ
プレクサ35からのデータフレーム信号はスタートコード
ST、データフレームDATAおよびストップコードSPまでを
第２のマルチプレクサ36を介して送出されるとともにCR
Cチェックコードを削除され、これに引き続いてCRC生成
回路37からの新たなCRCチェックコードが第２のマルチ
プレクサ36を介して送出される。
31に順次蓄積されるストップコードSPを検出すると、所
定のタイミングで切替え信号を第２のマルチプレクサ36
に加える。第２のマルチプレクサ36はこの切替え信号を
入力するまでは第１のマルチプレクサ35からのデータフ
レーム信号を送出しており、該切替え信号を入力すると
該データフレーム信号の代りにCRC生成回路37からのCRC
チェックコードを送出する。これにより、第１のマルチ
プレクサ35からのデータフレーム信号はスタートコード
ST、データフレームDATAおよびストップコードSPまでを
第２のマルチプレクサ36を介して送出されるとともにCR
Cチェックコードを削除され、これに引き続いてCRC生成
回路37からの新たなCRCチェックコードが第２のマルチ
プレクサ36を介して送出される。
したがって、当該ノード10にて受信されたデータフレ
ーム信号はデータフレームDATAのデータ内容を書き替え
られるとともに、CRCチェックコードを削除され、新た
なCRCチェックコードを付加される。こうして形成され
た新たなデータフレーム信号は当該ノード10から後段の
メインコントローラまたはノードへと送信される。
ーム信号はデータフレームDATAのデータ内容を書き替え
られるとともに、CRCチェックコードを削除され、新た
なCRCチェックコードを付加される。こうして形成され
た新たなデータフレーム信号は当該ノード10から後段の
メインコントローラまたはノードへと送信される。
ところで、データフレーム信号のCRCチェックコード
は送信側にて送信直前に付加され、受信側にて通信エラ
ーを検出するために用いられる。しかしながら、ノード
にてデータフレーム信号のデータフレームDATAのデータ
内容を書き替えるに際し、何らかの原因でデータフレー
ムDATAに誤り符号を生じても、この後該誤り符号を含む
ビート列に基づいてCRCチェックコードが形成され、こ
のCRCチェックコードを含むデータフレーム信号が通信
されることとなる。この場合、前記データフレーム信号
を受信した受信側はCRCチェックを行っても、データフ
レームDATAの誤り符号を検出することはできない。
は送信側にて送信直前に付加され、受信側にて通信エラ
ーを検出するために用いられる。しかしながら、ノード
にてデータフレーム信号のデータフレームDATAのデータ
内容を書き替えるに際し、何らかの原因でデータフレー
ムDATAに誤り符号を生じても、この後該誤り符号を含む
ビート列に基づいてCRCチェックコードが形成され、こ
のCRCチェックコードを含むデータフレーム信号が通信
されることとなる。この場合、前記データフレーム信号
を受信した受信側はCRCチェックを行っても、データフ
レームDATAの誤り符号を検出することはできない。
このように従来の通信システムにおいては、送信側か
ら受信側へ通信されるデータフレーム信号の通信エラー
をCRCチェックコードに基づいて検出することはできて
も、送信側にて前記CRCチェックコードを形成する以
前、例えばデータフレーム信号のデータ内容を書き替え
ている際に生じた誤り符号を検出することはできないと
いう問題点があった。
ら受信側へ通信されるデータフレーム信号の通信エラー
をCRCチェックコードに基づいて検出することはできて
も、送信側にて前記CRCチェックコードを形成する以
前、例えばデータフレーム信号のデータ内容を書き替え
ている際に生じた誤り符号を検出することはできないと
いう問題点があった。
そこで、本発明は通信エラーばかりでなくデータ処理
中に生じた誤り符号を検出することが可能なシリアルデ
ータ通信システムにおけるエラー検出方式を提供するこ
とを目的とする。
中に生じた誤り符号を検出することが可能なシリアルデ
ータ通信システムにおけるエラー検出方式を提供するこ
とを目的とする。
本発明は、通信されるシリアルデータのうちの少くと
も一部のデータをバイフェーズ符号に変換する変換手段
と、前記少くとも一部のデータの１ビット毎に対応する
前記バイフェーズ符号を順次抽出する抽出手段と、この
抽出手段によって抽出されたバイフェーズ符号の各値に
ついて排他的論理和を求める論理回路とを備え、この論
理回路によって求められた排他的論理和に基づいて前記
少くとも一部のデータのエラーを検出することを特徴と
する。
も一部のデータをバイフェーズ符号に変換する変換手段
と、前記少くとも一部のデータの１ビット毎に対応する
前記バイフェーズ符号を順次抽出する抽出手段と、この
抽出手段によって抽出されたバイフェーズ符号の各値に
ついて排他的論理和を求める論理回路とを備え、この論
理回路によって求められた排他的論理和に基づいて前記
少くとも一部のデータのエラーを検出することを特徴と
する。
本発明によれば、少くとも一部のデータをバイフェー
ズ符号に変換して通信するようにし、前記少くとも一部
のデータのエラーを検出するときには該データの１ビッ
ト毎に対応するバイフェーズ符号を順次抽出し、このバ
イフェーズ符号の各値の排他的論理和に基づいて該デー
タのエラーを検出すればよい。
ズ符号に変換して通信するようにし、前記少くとも一部
のデータのエラーを検出するときには該データの１ビッ
ト毎に対応するバイフェーズ符号を順次抽出し、このバ
イフェーズ符号の各値の排他的論理和に基づいて該デー
タのエラーを検出すればよい。
以下、本発明の実施例を添付図面を参照して詳細に説
明する。
明する。
第１図は本発明に係るエラー検出方式の一実施例を適
用した通信システムを示しており、メインコントローラ
100とノード10−１を備える。このノード10−１の後段
には第５図に示した他の各ノード10−２〜10−ｎが順次
接続されており、ノード10−ｎの後段にはメインコント
ローラ100が接続されている。したがって、この実施例
は第５図に示した通信システムと同様な概略構成であ
り、他の各ノード10−２〜10−ｎは第１図のノード10−
１と同様に構成されている。なお、第１図において第９
図に示した従来のノードと同様の作用を果たす部分には
説明の便宜上同じ符号を付す。
用した通信システムを示しており、メインコントローラ
100とノード10−１を備える。このノード10−１の後段
には第５図に示した他の各ノード10−２〜10−ｎが順次
接続されており、ノード10−ｎの後段にはメインコント
ローラ100が接続されている。したがって、この実施例
は第５図に示した通信システムと同様な概略構成であ
り、他の各ノード10−２〜10−ｎは第１図のノード10−
１と同様に構成されている。なお、第１図において第９
図に示した従来のノードと同様の作用を果たす部分には
説明の便宜上同じ符号を付す。
第１図において、メインコントローラ100におけるバ
イフェーズ符号化装置101はデータフレーム信号を送出
するに際し、第２図（ａ）に示すように該データフレー
ム信号のデータフレームDATAのみをバイフェーズ符号に
変換し、バイフェーズ符号のデータフレームDATAを含む
データフレーム信号を送出する。
イフェーズ符号化装置101はデータフレーム信号を送出
するに際し、第２図（ａ）に示すように該データフレー
ム信号のデータフレームDATAのみをバイフェーズ符号に
変換し、バイフェーズ符号のデータフレームDATAを含む
データフレーム信号を送出する。
このバイフェーズ符号は例えば第３図に示すように元
のデータの１ビットによって示される２値を２ビットの
信号によって示すものであり、ここでは元のデータ１ビ
ットによって示される値１を値１からの値０に変化する
２ビットのバイフェーズ符号により表すとともに、元の
データの１ビットによって示される値０を値０から値１
に変化する２ビットのバイフェーズ符号により表してい
る。したがって、元のデータの１ビットに対応するバイ
フェーズ符号の２ビットは値１と値０を組み合わせたも
のであり、これらの値の排他的論理和が必ず値１とな
る。
のデータの１ビットによって示される２値を２ビットの
信号によって示すものであり、ここでは元のデータ１ビ
ットによって示される値１を値１からの値０に変化する
２ビットのバイフェーズ符号により表すとともに、元の
データの１ビットによって示される値０を値０から値１
に変化する２ビットのバイフェーズ符号により表してい
る。したがって、元のデータの１ビットに対応するバイ
フェーズ符号の２ビットは値１と値０を組み合わせたも
のであり、これらの値の排他的論理和が必ず値１とな
る。
さて、バイフェーズ符号のデータフレームDATAを含む
データフレーム信号はメインコントローラ100から送出
され、ノード10−１におけるシフトレジスタ回路31およ
びCRC検査回路32にそれぞれ加えられる。CRC検査回路32
は第２図（ａ）に示すデータフレーム信号のCRCチェッ
クコードに基づいてデータフレームDATAのCRCチェック
を行い、データフレームDATAにエラーが無ければこの旨
を示す信号を出力ラッチ回路33に加える。
データフレーム信号はメインコントローラ100から送出
され、ノード10−１におけるシフトレジスタ回路31およ
びCRC検査回路32にそれぞれ加えられる。CRC検査回路32
は第２図（ａ）に示すデータフレーム信号のCRCチェッ
クコードに基づいてデータフレームDATAのCRCチェック
を行い、データフレームDATAにエラーが無ければこの旨
を示す信号を出力ラッチ回路33に加える。
一方、シフトレジスタ回路31はデータフレーム信号を
スタートコードST（第２図（ａ）に示す）より順次入力
し蓄積していく。この際、バイフェーズ復号化回路41は
シフトレジスタ回路31内のデータフレームDATAの最後尾
からアクチュエータ群２に与えられる各出力データを取
り出す。これらの出力データはアクチュエータ群２の各
アクチュエータに与えられるそれぞれの値１および値０
毎に２ビットのバイフェーズ符号により表わされてい
る。ここで、バイフェーズ復号化回路41はバイフェーズ
符号の各出力データを順次復号化し、前記各アクチュエ
ータに与えられるそれぞれの値１および値０を１ビット
毎に示す各出力データビットを形成する。これらの出力
データビットは出力ラッチ回路33に一旦ラッチされ、こ
の後CRC検査回路32からのエラー無しを示す信号に応答
し、出力ラッチ回路33から前記各アクチュエータにそれ
ぞれ配送される。これらのアクチュエータは該各出力デ
ータビットに応答してそれぞれ作動する。
スタートコードST（第２図（ａ）に示す）より順次入力
し蓄積していく。この際、バイフェーズ復号化回路41は
シフトレジスタ回路31内のデータフレームDATAの最後尾
からアクチュエータ群２に与えられる各出力データを取
り出す。これらの出力データはアクチュエータ群２の各
アクチュエータに与えられるそれぞれの値１および値０
毎に２ビットのバイフェーズ符号により表わされてい
る。ここで、バイフェーズ復号化回路41はバイフェーズ
符号の各出力データを順次復号化し、前記各アクチュエ
ータに与えられるそれぞれの値１および値０を１ビット
毎に示す各出力データビットを形成する。これらの出力
データビットは出力ラッチ回路33に一旦ラッチされ、こ
の後CRC検査回路32からのエラー無しを示す信号に応答
し、出力ラッチ回路33から前記各アクチュエータにそれ
ぞれ配送される。これらのアクチュエータは該各出力デ
ータビットに応答してそれぞれ作動する。
また、センサ群１の各センサからはそれぞれの入力デ
ータビットが１ビットずつ送出され、これらの入力デー
タビットは１ビット毎に値１および値０を示す。バイフ
ェーズ符号化回路42は該各入力データビットを入力し、
これらの入力データビットを１ビット毎にバイフェーズ
符号化して、２ビット毎に値１および値０を示すそれぞ
れの入力データを形成する。バイフェーズ符号の該各入
力データはシフトレジスタ回路31に入力され、ここでデ
ータフレーム信号のスタートコードST直後からデータフ
レームDATAにそれぞれ挿入される。
ータビットが１ビットずつ送出され、これらの入力デー
タビットは１ビット毎に値１および値０を示す。バイフ
ェーズ符号化回路42は該各入力データビットを入力し、
これらの入力データビットを１ビット毎にバイフェーズ
符号化して、２ビット毎に値１および値０を示すそれぞ
れの入力データを形成する。バイフェーズ符号の該各入
力データはシフトレジスタ回路31に入力され、ここでデ
ータフレーム信号のスタートコードST直後からデータフ
レームDATAにそれぞれ挿入される。
したがって、シフトレジスタ回路31内のデータフレー
ムDATAはバイフェーズ符号のままでデータ内容を書き替
えられることとなる。
ムDATAはバイフェーズ符号のままでデータ内容を書き替
えられることとなる。
次に、特殊コード検出回路34はシフトレジスタ回路31
内のスタートコードSTおよびストップコードSPをそれぞ
れ検出しており、まずスタートコードSTを検出すると所
定のタイミングで切替え信号を第１のマルチプレクサ35
およびシフトレジスタ回路43に加え、後にストップコー
ドSPを検出すると所定のタイミングで切替え信号を第２
のマルチプレクサ36およびシフトレジスタ回路43に加え
る。第１のマルチプレクサ35は特殊コード検出回路34か
らのスタートコードSTに対応する切替え信号を入力する
と、シフトレジスタ回路31からのパラレルの入力をシリ
アルに変換し、シリアルのデータフレーム信号つまりス
タートコードST、データフレームDATA、ストップコード
SPおよびCRCチェックコードを同順序で送出する。
内のスタートコードSTおよびストップコードSPをそれぞ
れ検出しており、まずスタートコードSTを検出すると所
定のタイミングで切替え信号を第１のマルチプレクサ35
およびシフトレジスタ回路43に加え、後にストップコー
ドSPを検出すると所定のタイミングで切替え信号を第２
のマルチプレクサ36およびシフトレジスタ回路43に加え
る。第１のマルチプレクサ35は特殊コード検出回路34か
らのスタートコードSTに対応する切替え信号を入力する
と、シフトレジスタ回路31からのパラレルの入力をシリ
アルに変換し、シリアルのデータフレーム信号つまりス
タートコードST、データフレームDATA、ストップコード
SPおよびCRCチェックコードを同順序で送出する。
CRC生成回路37は第１のマルチプレクサ35からのデー
タフレーム信号を入力すると、このデータフレーム信号
のデータフレームDATAに基づいて新たなCRCチェックコ
ードを生成し、この新たなCRCチェックコードを第２の
マルチプレクサ36に加える。
タフレーム信号を入力すると、このデータフレーム信号
のデータフレームDATAに基づいて新たなCRCチェックコ
ードを生成し、この新たなCRCチェックコードを第２の
マルチプレクサ36に加える。
一方、シフトレジスタ回路43は特殊コード検出回路34
からのスタートコードSTに対応する切替え信号を入力し
てからストップコードSPに対応する切替え信号を入力す
るまで、第１のマルチプレクサ35からのデータフレーム
信号をスタートコードSTより順次入力して蓄積してい
く。これにより、シフトレジスタ回路43にはデータフレ
ーム信号のスタートコードSTよりストップコードSPまで
が一旦蓄積されることとなる。そして、シフトレジスタ
回路43は既知の各ビット列長を有するスタートコードST
およびストップコードSPを用いてデータフレームDATAを
抽出し、まず、該データフレームDATAの頭から２ビット
のバイフェーズ符号を排他的論理和回路44に加える。さ
らに、シフトレジスタ回路43はバイフェーズ符号のデー
タフレームDATAを２ビットずつ排他的論理和回路44に順
次加えていく。排他的論理和回路44はバイフェーズ符号
の２ビットずつを入力する毎に、２ビットによって示さ
れる各地の排他的論理和を求め、この排他的論理和を示
す信号をエラーコード生成回路45に加える。ここで、先
に述べた様にバイフェーズ符号は値１と値０を組み合わ
せた２ビットで元のデータの値１および値０を表してい
る。したがって、排他的論理和回路44はバイフェーズ符
号にエラーが無ければ、バイフェーズ符号の２ビットず
つを入力する毎に値１を示す信号を出力する。そして、
バイフェーズ符号にエラーが有り、排他的論理和回路44
に加えられるバイフェーズ符号の２ビットが値１を共に
示していたり値０を共に示していたりする場合、排他的
論理和回路44は値０を示す信号をエラーコード生成回路
45に加える。
からのスタートコードSTに対応する切替え信号を入力し
てからストップコードSPに対応する切替え信号を入力す
るまで、第１のマルチプレクサ35からのデータフレーム
信号をスタートコードSTより順次入力して蓄積してい
く。これにより、シフトレジスタ回路43にはデータフレ
ーム信号のスタートコードSTよりストップコードSPまで
が一旦蓄積されることとなる。そして、シフトレジスタ
回路43は既知の各ビット列長を有するスタートコードST
およびストップコードSPを用いてデータフレームDATAを
抽出し、まず、該データフレームDATAの頭から２ビット
のバイフェーズ符号を排他的論理和回路44に加える。さ
らに、シフトレジスタ回路43はバイフェーズ符号のデー
タフレームDATAを２ビットずつ排他的論理和回路44に順
次加えていく。排他的論理和回路44はバイフェーズ符号
の２ビットずつを入力する毎に、２ビットによって示さ
れる各地の排他的論理和を求め、この排他的論理和を示
す信号をエラーコード生成回路45に加える。ここで、先
に述べた様にバイフェーズ符号は値１と値０を組み合わ
せた２ビットで元のデータの値１および値０を表してい
る。したがって、排他的論理和回路44はバイフェーズ符
号にエラーが無ければ、バイフェーズ符号の２ビットず
つを入力する毎に値１を示す信号を出力する。そして、
バイフェーズ符号にエラーが有り、排他的論理和回路44
に加えられるバイフェーズ符号の２ビットが値１を共に
示していたり値０を共に示していたりする場合、排他的
論理和回路44は値０を示す信号をエラーコード生成回路
45に加える。
エラーコード生成回路45はシフトレジスタ回路43と同
様に第１のマルチプレクサ35からのデータフレーム信号
を入力しており、このデータフレーム信号の入力に伴
い、シフトレジスタ回路43から排他的論理和回路44を介
しての信号を検出している。そして、この信号によって
値０が示されていれば、つまりバイフェーズ符号のデー
タフレームDATAにエラーが有る場合、エラーコード生成
回路45はデータフレーム信号にエラーを生じたことを示
すエラー情報および計数値０を示すカウント情報を含む
エラーコードERを形成し、このエラーコードERを第２の
マルチプレクサ36に加える。また、シフトレジスタ回路
43から排他的論理和回路44を介しての信号によって値１
が示されていれば、つまりバイフェーズ符号のデータフ
レームDATAにエラーが無い場合、エラーコード生成回路
45は前記エラーコードERを形成せず、よって第２のマル
チプレクサ36には該エラーコードERが加えられない。
様に第１のマルチプレクサ35からのデータフレーム信号
を入力しており、このデータフレーム信号の入力に伴
い、シフトレジスタ回路43から排他的論理和回路44を介
しての信号を検出している。そして、この信号によって
値０が示されていれば、つまりバイフェーズ符号のデー
タフレームDATAにエラーが有る場合、エラーコード生成
回路45はデータフレーム信号にエラーを生じたことを示
すエラー情報および計数値０を示すカウント情報を含む
エラーコードERを形成し、このエラーコードERを第２の
マルチプレクサ36に加える。また、シフトレジスタ回路
43から排他的論理和回路44を介しての信号によって値１
が示されていれば、つまりバイフェーズ符号のデータフ
レームDATAにエラーが無い場合、エラーコード生成回路
45は前記エラーコードERを形成せず、よって第２のマル
チプレクサ36には該エラーコードERが加えられない。
次に、第２のマルチプレクサ36は特殊コード検出回路
33からのストップコードSPに対応する切替え信号を入力
するまでに第１のマルチプレクサ35からのデータフレー
ム信号をストップコードSPまで送出し、該切替え信号を
入力するとCRC生成回路37を選択してCRC生成回路37から
新たなCRCチェックコードを送出する。さらに、既知の
ビット列長のCRCチェックコードを送出した後、第２の
マルチプレクサ36はエラーコード生成回路45を選択す
る。したがって、第１のマルチプレクサ35から送出され
たデータフレーム信号のデータフレームDATAにエラーが
無い場合、第２のマルチプレクサ36から送出されるデー
タフレーム信号は第２図の（ａ）に示す様にスタートコ
ードST、データフレームDATA、ストップコードSTおよび
新たなCRCチェックコードからなる。また、第１のマル
チプレクサ35から送出されたデータフレーム信号のデー
タフレームDATAにエラーが有る場合、第２のマルチプレ
クサ36から送出されるデータフレーム信号は第２図
（ｂ）に示すように更にエラーコードERを付加してな
る。
33からのストップコードSPに対応する切替え信号を入力
するまでに第１のマルチプレクサ35からのデータフレー
ム信号をストップコードSPまで送出し、該切替え信号を
入力するとCRC生成回路37を選択してCRC生成回路37から
新たなCRCチェックコードを送出する。さらに、既知の
ビット列長のCRCチェックコードを送出した後、第２の
マルチプレクサ36はエラーコード生成回路45を選択す
る。したがって、第１のマルチプレクサ35から送出され
たデータフレーム信号のデータフレームDATAにエラーが
無い場合、第２のマルチプレクサ36から送出されるデー
タフレーム信号は第２図の（ａ）に示す様にスタートコ
ードST、データフレームDATA、ストップコードSTおよび
新たなCRCチェックコードからなる。また、第１のマル
チプレクサ35から送出されたデータフレーム信号のデー
タフレームDATAにエラーが有る場合、第２のマルチプレ
クサ36から送出されるデータフレーム信号は第２図
（ｂ）に示すように更にエラーコードERを付加してな
る。
このため、ノード10−１より後段のノード10−２は第
２図（ａ）に示すデータフレーム信号または第２図
（ｂ）に示すデータフレーム信号を受信することとな
る。ここで、後段のノード10−２にて第２図（ａ）に示
すデータフレーム信号が受信された場合、このノード10
−２は前段のノード10−１と同様なデータ処理およびCR
Cチェックコード処理を行うとともに、バイフェーズ符
号のデータフレームDATAについて２ビットずつの排他的
論理和に基づきデータ処理中に生じたエラーを検出し、
検出するとエラーコードERを作成する。
２図（ａ）に示すデータフレーム信号または第２図
（ｂ）に示すデータフレーム信号を受信することとな
る。ここで、後段のノード10−２にて第２図（ａ）に示
すデータフレーム信号が受信された場合、このノード10
−２は前段のノード10−１と同様なデータ処理およびCR
Cチェックコード処理を行うとともに、バイフェーズ符
号のデータフレームDATAについて２ビットずつの排他的
論理和に基づきデータ処理中に生じたエラーを検出し、
検出するとエラーコードERを作成する。
また、後段のノード10−２にて第２図（ｂ）に示すデ
ータフレーム信号が受信された場合、このノード10−２
は前段のノード10−１と同様なデータ処理およびCRCチ
ェックコード処理を行うとともに、前記データフレーム
信号に含まれるエラーコードERをエラー生成回路45によ
って検出する。そして、エラー生成回路45は該エラーコ
ードERのカウント情報によって示される計数値０を１つ
進めて、計数値１を示すカウント情報を形成し、このカ
ウント情報を含むエラーコードERを第２のマルチプレク
サ36に送出する。故に、該ノード10−２から送信される
データフレーム信号は第２図（ｂ）に示す構成であり、
かつエラーコードERのカウント情報によって計数値１を
示す。
ータフレーム信号が受信された場合、このノード10−２
は前段のノード10−１と同様なデータ処理およびCRCチ
ェックコード処理を行うとともに、前記データフレーム
信号に含まれるエラーコードERをエラー生成回路45によ
って検出する。そして、エラー生成回路45は該エラーコ
ードERのカウント情報によって示される計数値０を１つ
進めて、計数値１を示すカウント情報を形成し、このカ
ウント情報を含むエラーコードERを第２のマルチプレク
サ36に送出する。故に、該ノード10−２から送信される
データフレーム信号は第２図（ｂ）に示す構成であり、
かつエラーコードERのカウント情報によって計数値１を
示す。
以下同様に、ノード10−２より後段の他の各ノード10
−３〜10−ｎは該ノード10−２と同じ処理を行う。この
ため、例えば最初のノード10−１から計数値０のカウン
ト情報を含むエラーコードERが送信されたとすると、後
段の各ノード10−２〜10−ｎにて前記カウント情報の計
数値が１つずつ進められ、よって最後のノード10−ｎか
らメインコントローラ100に通信される該カウント情報
によって示される計数値はｎ−１となる。この場合、メ
インコントローラ100は最後のノード10−ｎから受信し
たエラーコードERのカウント情報によって示される計数
値ｎ−１に基づき最初のノード10−１にてデータの処理
中にエラーを生じたことを判定することができる。
−３〜10−ｎは該ノード10−２と同じ処理を行う。この
ため、例えば最初のノード10−１から計数値０のカウン
ト情報を含むエラーコードERが送信されたとすると、後
段の各ノード10−２〜10−ｎにて前記カウント情報の計
数値が１つずつ進められ、よって最後のノード10−ｎか
らメインコントローラ100に通信される該カウント情報
によって示される計数値はｎ−１となる。この場合、メ
インコントローラ100は最後のノード10−ｎから受信し
たエラーコードERのカウント情報によって示される計数
値ｎ−１に基づき最初のノード10−１にてデータの処理
中にエラーを生じたことを判定することができる。
このようにノードではデータフレーム信号に含まれる
データフレームDATAについてCRCチェックを行うばかり
でなく、バイフェーズ符号のデータフレームDATAについ
てデータ処理の後に頭から２ビットずつの各値の排他的
論理和を順次求め、これらの論理和に基づいてデータフ
レームDATAの符号誤りを検出するようにしている。この
ため、通信エラーばかりでなく、データ処理中に生じた
エラーを検出することができる。また、ノードにてデー
タ処理中に生じたエラーを検出した場合は、該ノードか
らエラー情報およびカウント情報を示すエラーコードER
が送信され、後段の各ノードにて該エラーコードERのカ
ウント情報によって示される計数値を１つずつ進めるよ
うにしている。このため、メインコントローラ100は該
計数値に基づきいずれのノードにてデータ処理中にエラ
ーを生じたかを判定することができる。
データフレームDATAについてCRCチェックを行うばかり
でなく、バイフェーズ符号のデータフレームDATAについ
てデータ処理の後に頭から２ビットずつの各値の排他的
論理和を順次求め、これらの論理和に基づいてデータフ
レームDATAの符号誤りを検出するようにしている。この
ため、通信エラーばかりでなく、データ処理中に生じた
エラーを検出することができる。また、ノードにてデー
タ処理中に生じたエラーを検出した場合は、該ノードか
らエラー情報およびカウント情報を示すエラーコードER
が送信され、後段の各ノードにて該エラーコードERのカ
ウント情報によって示される計数値を１つずつ進めるよ
うにしている。このため、メインコントローラ100は該
計数値に基づきいずれのノードにてデータ処理中にエラ
ーを生じたかを判定することができる。
第４図は本発明に係るエラー検出方式の他の実施例を
適用したノードを示している。この実施例のノードは第
１図に示したノードからシフトレジスタ回路43、排他的
論理回路44およびエラーコード生成回路45を削除し、代
りにエラー検出回路51を付加して構成される。
適用したノードを示している。この実施例のノードは第
１図に示したノードからシフトレジスタ回路43、排他的
論理回路44およびエラーコード生成回路45を削除し、代
りにエラー検出回路51を付加して構成される。
第４図において、前段のメインコントローラまたはノ
ードからのデータフレーム信号はエラー検出回路51にお
けるシフトレジスタ部52、特殊コード検出部53およびエ
ラーコード生成部55に入力される。特殊コード検出部53
はデータフレーム信号に含まれるスタートコードSTおよ
びストップコードSPを検出しており、まずスタートコー
ドSTを検出するとスタートコードSTに対応する検出信号
をシフトレジスタ部52に加え、後にストップコードSPを
検出するとストップコードSPに対応する検出信号をシフ
トレジスタ部52に加える。シフトレジスタ部52はデータ
フレーム信号をスタートコードSTから順次蓄積してお
り、特殊コード検出部53からの前記各検出信号の入力時
点と、スタートコードSTおよびストップコードSPの既知
の各ビット列長に基づいてバイフェーズ符号のデータフ
レームDATAを抽出し、このデータフレームDATAを頭から
２ビットずつ排他的論理和部54に加える。排他的論理和
部54はデータフレームDATAを２ビットずつ順次入力する
と、２ビットによって示される２つの値の排他的論理和
を順次求め、これらの論理和の全てが値１を示せば、つ
まりデータフレームDATAに符号誤りが無ければ、この旨
を示す信号を出力ラッチ回路33に加える。出力ラッチ回
路33はこの信号およびCRC検査回路32からのエラー無し
を示す信号を共に入力したときにのみ、シフトレジスタ
回路31からバイフェーズ復号化回路41を介しての各出力
データビットをアクチュエータ群２に送出する。したが
って、エラー検出回路51によって符号誤りが検出され
ず、かつCRC検査回路32によってエラーが検出されなか
った場合に限り、出力ラッチ回路33にラッチされた各出
力データビットがアクチュエータ群２に送出される。
ードからのデータフレーム信号はエラー検出回路51にお
けるシフトレジスタ部52、特殊コード検出部53およびエ
ラーコード生成部55に入力される。特殊コード検出部53
はデータフレーム信号に含まれるスタートコードSTおよ
びストップコードSPを検出しており、まずスタートコー
ドSTを検出するとスタートコードSTに対応する検出信号
をシフトレジスタ部52に加え、後にストップコードSPを
検出するとストップコードSPに対応する検出信号をシフ
トレジスタ部52に加える。シフトレジスタ部52はデータ
フレーム信号をスタートコードSTから順次蓄積してお
り、特殊コード検出部53からの前記各検出信号の入力時
点と、スタートコードSTおよびストップコードSPの既知
の各ビット列長に基づいてバイフェーズ符号のデータフ
レームDATAを抽出し、このデータフレームDATAを頭から
２ビットずつ排他的論理和部54に加える。排他的論理和
部54はデータフレームDATAを２ビットずつ順次入力する
と、２ビットによって示される２つの値の排他的論理和
を順次求め、これらの論理和の全てが値１を示せば、つ
まりデータフレームDATAに符号誤りが無ければ、この旨
を示す信号を出力ラッチ回路33に加える。出力ラッチ回
路33はこの信号およびCRC検査回路32からのエラー無し
を示す信号を共に入力したときにのみ、シフトレジスタ
回路31からバイフェーズ復号化回路41を介しての各出力
データビットをアクチュエータ群２に送出する。したが
って、エラー検出回路51によって符号誤りが検出され
ず、かつCRC検査回路32によってエラーが検出されなか
った場合に限り、出力ラッチ回路33にラッチされた各出
力データビットがアクチュエータ群２に送出される。
また、エラー検出回路51における排他的論理和部54に
よって求められた前記各論理和のうちのいずれか１つで
も値０を示せば、つまりデータフレームDATAに符号誤り
が有れば、排他的論理和部54はこの旨を示す信号をエラ
ーコード生成部55に加える。エラーコード生成部55はこ
の信号を入力すると、データフレーム信号にエラーを生
じたことを示すエラー情報および計数値０を示すカウン
ト情報を含むエラーコードERを形成し、このエラーコー
ドERを第２のマルチプレクサ36に加える。この場合、第
２のマルチプレクサ36からは第２図（ｂ）に示す構成の
データフレーム信号が送出される。
よって求められた前記各論理和のうちのいずれか１つで
も値０を示せば、つまりデータフレームDATAに符号誤り
が有れば、排他的論理和部54はこの旨を示す信号をエラ
ーコード生成部55に加える。エラーコード生成部55はこ
の信号を入力すると、データフレーム信号にエラーを生
じたことを示すエラー情報および計数値０を示すカウン
ト情報を含むエラーコードERを形成し、このエラーコー
ドERを第２のマルチプレクサ36に加える。この場合、第
２のマルチプレクサ36からは第２図（ｂ）に示す構成の
データフレーム信号が送出される。
一方、エラーコード生成部55はデータフレーム信号を
入力しており、このデータフレーム信号から前段のノー
ドにて形成されたエラーコードERを検出している。ここ
で、前段のノードにて形成されたエラーコードを検出し
た場合、エラーコード生成部55は排他的論理和部54から
の符号誤り有りを示す信号を入力しても当該ノードにつ
いてのエラーコードを生成せず、前段のノードからのエ
ラーコードERのカウント情報によって示される計数値を
１つ進めて、このエラーコードERを第２のマルチプレク
サ36に加える。
入力しており、このデータフレーム信号から前段のノー
ドにて形成されたエラーコードERを検出している。ここ
で、前段のノードにて形成されたエラーコードを検出し
た場合、エラーコード生成部55は排他的論理和部54から
の符号誤り有りを示す信号を入力しても当該ノードにつ
いてのエラーコードを生成せず、前段のノードからのエ
ラーコードERのカウント情報によって示される計数値を
１つ進めて、このエラーコードERを第２のマルチプレク
サ36に加える。
このように受信したデータフレーム信号の符号誤りが
データ処理前にエラー検出回路51によって検出される場
合、例えば第５図に示すノード10−１にてデータ処理中
にエラーを生じたとすると、このエラーは次段のノード
10−２におけるエラー検出回路51によって検出され、こ
のノード10−２からエラーコードERを付加したデータフ
レーム信号が送出される。このエラーコードERのカウン
ト情報によって示される計数値はノード10−２にて値０
を示しており、後段の他の各ノード10−３〜10−ｎにて
順次１つずつ進められるので、メインコントローラ100
にて値ｎ−２を示すこととなる。故に、メインコントロ
ーラ100はエラーコードERのカウント情報によって計数
値ｎ−２が示されていれば、最初のノード10−１にてエ
ラーを生じたと判定する。また、受信したデータフレー
ム信号の符号誤りがデータ処理前にエラー検出回路51に
よって検出されるので、前段のノードにてデータ処理中
に生じたエラーばかりでなく、前段のノードから当該ノ
ードへのデータフレーム信号の通信中に生じたエラーも
同時に検出することとなる。このため、CRCチェックと
ともに通信エラーを二重に検出することができ、より厳
密な通信エラーのチェックをなしえる。
データ処理前にエラー検出回路51によって検出される場
合、例えば第５図に示すノード10−１にてデータ処理中
にエラーを生じたとすると、このエラーは次段のノード
10−２におけるエラー検出回路51によって検出され、こ
のノード10−２からエラーコードERを付加したデータフ
レーム信号が送出される。このエラーコードERのカウン
ト情報によって示される計数値はノード10−２にて値０
を示しており、後段の他の各ノード10−３〜10−ｎにて
順次１つずつ進められるので、メインコントローラ100
にて値ｎ−２を示すこととなる。故に、メインコントロ
ーラ100はエラーコードERのカウント情報によって計数
値ｎ−２が示されていれば、最初のノード10−１にてエ
ラーを生じたと判定する。また、受信したデータフレー
ム信号の符号誤りがデータ処理前にエラー検出回路51に
よって検出されるので、前段のノードにてデータ処理中
に生じたエラーばかりでなく、前段のノードから当該ノ
ードへのデータフレーム信号の通信中に生じたエラーも
同時に検出することとなる。このため、CRCチェックと
ともに通信エラーを二重に検出することができ、より厳
密な通信エラーのチェックをなしえる。
なお、上記２つの実施例ではデータフレーム信号に含
まれるデータフレームDATAのみをバイフェーズ符号で通
信しているが、これに限定されるものでなく、データフ
レームDATAとともにスタートコードST、ストップコード
SP、CRCチェックコードおよびエラーコードERをバイフ
ェーズ符号で通信してもよい。この場合、データフレー
ム信号の最初から最後まで２ビットずつ抽出し、２ビッ
トの各値の排他的論理和を順次求めることにより、これ
らの論理和に基づきデータフレーム信号の最初から最後
までについて誤り符号を検出することができる。
まれるデータフレームDATAのみをバイフェーズ符号で通
信しているが、これに限定されるものでなく、データフ
レームDATAとともにスタートコードST、ストップコード
SP、CRCチェックコードおよびエラーコードERをバイフ
ェーズ符号で通信してもよい。この場合、データフレー
ム信号の最初から最後まで２ビットずつ抽出し、２ビッ
トの各値の排他的論理和を順次求めることにより、これ
らの論理和に基づきデータフレーム信号の最初から最後
までについて誤り符号を検出することができる。
以上説明したように本発明によれば、少くとも一部の
データをバイフェーズ符号に変換して通信するようにし
ているので、該データの１ビット毎に対応するバイフェ
ーズ符号を順次抽出し、このバイフェーズ符号の各値の
排他的論理和に基づいて該データのエラーを検出するこ
とができる。したがって、該データの通信中および処理
中に生じたエラーを容易に検出することが可能である。
データをバイフェーズ符号に変換して通信するようにし
ているので、該データの１ビット毎に対応するバイフェ
ーズ符号を順次抽出し、このバイフェーズ符号の各値の
排他的論理和に基づいて該データのエラーを検出するこ
とができる。したがって、該データの通信中および処理
中に生じたエラーを容易に検出することが可能である。
第１図は本発明に係るエラー検出方式の一実施例を適用
した通信システムを示すブロック図、第２図は本発明に
係るデータフレーム信号の構成を示す図、第３図は元の
データおよびバイフェーズ符号のデータを示す図、第４
図は本発明に係るエラー検出方式の他の実施例を適用し
たノードを示すブロック図、第５図はシリアルデータ通
信システムの概略構成を示すブロック図、第６図はデー
タフレーム信号の構成を示す図、第７図はデータフレー
ム信号から出力データを抽出する態様を説明するために
用いられた図、第８図はデータフレーム信号に入力デー
タを挿入する態様を説明するために用いられた図、第９
図は従来のノードの構成を示すブロック図である。 Ｉ……ループ、１−１〜１−ｎ……センサ群、２−１〜
２−ｎ……アクチュエータ群、10−１〜10−ｎ……ノー
ド、31……シフトレジスタ、32……CRC検査回路、33…
…出力ラッチ回路、34……特殊コード検出回路、35……
第１のマルチプレクサ、36……第２のマルチプレクサ、
37……CRC生成回路、41……バイフェーズ復号化回路、4
2……バイフェーズ符号化回路、43……シフトレジスタ
回路、44……排他的論理和回路、45……エラーコード生
成回路、51……エラー検出回路、52……シフトレジスタ
部、53……特殊コード検出部、54……排他的論理和部、
55……エラーコード生成部、100……メインコントロー
ラ、101……バイフェーズ符号化装置。
した通信システムを示すブロック図、第２図は本発明に
係るデータフレーム信号の構成を示す図、第３図は元の
データおよびバイフェーズ符号のデータを示す図、第４
図は本発明に係るエラー検出方式の他の実施例を適用し
たノードを示すブロック図、第５図はシリアルデータ通
信システムの概略構成を示すブロック図、第６図はデー
タフレーム信号の構成を示す図、第７図はデータフレー
ム信号から出力データを抽出する態様を説明するために
用いられた図、第８図はデータフレーム信号に入力デー
タを挿入する態様を説明するために用いられた図、第９
図は従来のノードの構成を示すブロック図である。 Ｉ……ループ、１−１〜１−ｎ……センサ群、２−１〜
２−ｎ……アクチュエータ群、10−１〜10−ｎ……ノー
ド、31……シフトレジスタ、32……CRC検査回路、33…
…出力ラッチ回路、34……特殊コード検出回路、35……
第１のマルチプレクサ、36……第２のマルチプレクサ、
37……CRC生成回路、41……バイフェーズ復号化回路、4
2……バイフェーズ符号化回路、43……シフトレジスタ
回路、44……排他的論理和回路、45……エラーコード生
成回路、51……エラー検出回路、52……シフトレジスタ
部、53……特殊コード検出部、54……排他的論理和部、
55……エラーコード生成部、100……メインコントロー
ラ、101……バイフェーズ符号化装置。
Claims (3)
- 【請求項１】制御ノード及び各種データ処理を行う１以
上のノードが複数の通信路を介してシリアルに接続さ
れ、該１以上のノードは、受信したデータの一部を取り
除き、さらにはデータの一部として新たなデータを付加
して、順次次ノードに一部変更されたデータを伝送する
シリアルデータ通信システムにおけるエラー検出方式に
おいて、 前記制御ノードは、 伝送すべきデータのうちの少なくとも一部のデータをバ
イフェーズ符号に変換する変換手段を具備し、 前記１以上のノードのそれぞれは、 ノード内における前記各種データ処理後に、当該ノード
内において一部変更された前記少なくとも一部のデータ
の１ビット毎に対応する前記バイフェーズ符号を順次抽
出する抽出手段と、 前記抽出手段によって抽出されたバイフェーズ符号の各
値について排他的論理和を求め、該排他的論理和の値に
基づいて、一部変更された前記少なくとも一部のデータ
のエラーを検出する論理回路と、 前記論理回路によって、一部変更された前記少なくとも
一部のデータのエラーが検出された場合、エラーが発生
したことを示すエラー情報及び所定の計数値を示すカウ
ント情報を送信されるデータに付加して次ノードに送出
する手段と、 受信した前記データに付加されている前記エラー情報に
よってエラーが示されている場合に該データに付加され
ている前記カウント情報によって示される計数値を１つ
進める手段と を具備し、 前記制御ノードは、前記エラー情報及び前記カウント情
報に基づいて、シリアルに伝送された前記データのエラ
ーが発生した前記１以上のノードを特定することを特徴
とするシリアルデータ通信システムにおけるエラー検出
方式。 - 【請求項２】制御ノード及び各種データ処理を行う１以
上のノードが複数の通信路を介してシリアルに接続さ
れ、該１以上のノードは、受信したデータの一部を取り
除き、さらにはデータの一部として新たなデータを付加
して、順次次ノードに一部変更されたデータを伝送する
シリアルデータ通信システムにおけるエラー検出方式に
おいて、 前記制御ノードは、 伝送すべきデータのうちの少なくとも一部のデータをバ
イフェーズ符号に変換する変換手段を具備し、 前記１以上のノードのそれぞれは、 ノード内における前記各種データ処理前に、前ノード内
において一部変更された前記少なくとも一部のデータの
１ビット毎に対応する前記バイフェーズ符号を順次抽出
する抽出手段と、 前記抽出手段によって抽出されたバイフェーズ符号の各
値について排他的論理和を求め、該排他的論理和の値に
基づいて、前ノード内において一部変更された前記少な
くとも一部のデータのエラーを検出する論理回路と、 前記論理回路によって、前ノード内において一部変更さ
れた前記少なくとも一部のデータのエラーが検出された
場合、前記各種データ処理後にエラーが発生したことを
示すエラー情報及び所定の計数値を示すカウント情報を
送信されるデータに付加して次ノードに送出する手段
と、 受信した前記データに付加されている前記エラー情報に
よってエラーが示されている場合に該データに付加され
ている前記カウント情報によって示される計数値を１つ
進める手段と を具備し、 前記制御ノードは、前記エラー情報及び前記カウント情
報に基づいて、シリアルに伝送された前記データのエラ
ーが発生した前記１以上のノードを特定することを特徴
とするシリアルデータ通信システムにおけるエラー検出
方式。 - 【請求項３】前記制御ノード及び前記第１以上のノード
は、 前記データの処理後送出前に該データに対する所定の誤
り検出符号を付加する符号化手段と、 前記データを受信後処理前に該データの誤り検出符号を
もとに該データの誤りを検出する誤り検出手段と をさらに具備したことを特徴とする前記請求項（１）ま
たは前記請求項（２）記載のシリアルデータ通信システ
ムにおけるエラー検出方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63307595A JP2562682B2 (ja) | 1988-12-05 | 1988-12-05 | シリアルデータ通信システムにおけるエラー検出方式 |
| KR1019890701995A KR900701112A (ko) | 1988-02-29 | 1989-02-28 | 직렬제어장치 및 그 제어방법 |
| EP19890902830 EP0367830A4 (en) | 1988-02-29 | 1989-02-28 | Series control unit and method of control |
| US07/434,694 US5170338A (en) | 1988-02-29 | 1989-02-28 | Apparatus for carrying out serial control and method of controlling said apparatus |
| PCT/JP1989/000209 WO1989008362A1 (en) | 1988-02-29 | 1989-02-28 | Series control unit and method of control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63307595A JP2562682B2 (ja) | 1988-12-05 | 1988-12-05 | シリアルデータ通信システムにおけるエラー検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02153644A JPH02153644A (ja) | 1990-06-13 |
| JP2562682B2 true JP2562682B2 (ja) | 1996-12-11 |
Family
ID=17970952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63307595A Expired - Lifetime JP2562682B2 (ja) | 1988-02-29 | 1988-12-05 | シリアルデータ通信システムにおけるエラー検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2562682B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109344113B (zh) * | 2018-09-27 | 2022-11-11 | 珠海昇生微电子有限责任公司 | 一种芯片间通讯的数据派发方法及系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115648A (ja) * | 1982-12-22 | 1984-07-04 | Fujitsu Ltd | マンチエスタ符号復号化回路 |
| JPS61224750A (ja) * | 1985-03-29 | 1986-10-06 | Fujitsu Ltd | 伝送路障害区間検出通知方式 |
-
1988
- 1988-12-05 JP JP63307595A patent/JP2562682B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02153644A (ja) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4447903A (en) | Forward error correction using coding and redundant transmission | |
| US4244051A (en) | Data communication method and apparatus therefor | |
| WO1989008362A1 (en) | Series control unit and method of control | |
| US5715259A (en) | Cyclic redundancy check synchronizer | |
| JP2562682B2 (ja) | シリアルデータ通信システムにおけるエラー検出方式 | |
| JP3263671B2 (ja) | 誤り検出装置 | |
| JPH10107647A (ja) | Ｃｒｃ回路 | |
| JPH02170647A (ja) | 平衡重み誤り訂正符号を使用して文字を送受信する方法及び装置 | |
| JPS6029068A (ja) | 伝送誤り検出方式 | |
| US20010010084A1 (en) | Memory fault diagnosis and data restoration method, and memory apparatus using the same | |
| JPH1098392A (ja) | Ｃｒｃ符号発生回路、符号誤り検出回路、及びｃｒｃ回路 | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| JPS59134943A (ja) | デ−タ通信システム | |
| JPH01291548A (ja) | 直列制御装置 | |
| JPH08279799A (ja) | 並列データ伝送装置 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JP3245622B2 (ja) | パターン比較方法 | |
| JP3214482B2 (ja) | Ａｍｉ符号を用いたデータ重畳装置及びその重畳方法 | |
| JPS6377270A (ja) | 画像伝送装置 | |
| JP2003134090A (ja) | 情報送信装置、情報受信装置及び情報通信システム | |
| JPH11213268A (ja) | 警報転送装置および警報転送方法 | |
| JP2996515B2 (ja) | デジタル信号の伝送誤り検出及び訂正方法 | |
| JPS59134941A (ja) | デ−タ通信システム | |
| JPH1041827A (ja) | 最大長系列符号化デ−タの復号処理装置 | |
| JPH0795765B2 (ja) | シリアルデータ通信方式 |