JPH08279799A - 並列データ伝送装置 - Google Patents
並列データ伝送装置Info
- Publication number
- JPH08279799A JPH08279799A JP10792095A JP10792095A JPH08279799A JP H08279799 A JPH08279799 A JP H08279799A JP 10792095 A JP10792095 A JP 10792095A JP 10792095 A JP10792095 A JP 10792095A JP H08279799 A JPH08279799 A JP H08279799A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- serial
- byte
- width
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 並列デジタル信号を直列信号に変換して伝送
するデータ伝送装置において、伝送路上で生じるバース
ト誤りを訂正することを可能とする。 【構成】 送信側の２個の符号化回路１はそれぞれ４ビ
ットを１バイトとして８バイト幅の並列信号を（４０，
３２）ＳＥＣ符号化し、１０バイト幅の並列信号を出力
する。インタリーブ回路１１はこれら並列信号の各々の
バイトを４個の１０ビット幅の並列信号に振り分ける。
第１並列／直列変換回路２と第２の並列／直列変換回路
３とは、それそれ１０：１，８：１の並列／直列変換を
行う。受信側では、第１の直列／並列変換回路７と第２
の直列／変換回路８はそれぞれ１：８，１：１０の直列
／並列変換を行う。デインタリーブ回路１２は８個の１
０ビット幅の並列信号のうち４個から各々１ビットずつ
を集めた４ビットを１バイトとして１０バイト幅の並列
信号を作る。２個の復号回路９はこれら並列信号をバイ
ト誤り訂正し、８バイト幅の並列信号を出力する。
するデータ伝送装置において、伝送路上で生じるバース
ト誤りを訂正することを可能とする。 【構成】 送信側の２個の符号化回路１はそれぞれ４ビ
ットを１バイトとして８バイト幅の並列信号を（４０，
３２）ＳＥＣ符号化し、１０バイト幅の並列信号を出力
する。インタリーブ回路１１はこれら並列信号の各々の
バイトを４個の１０ビット幅の並列信号に振り分ける。
第１並列／直列変換回路２と第２の並列／直列変換回路
３とは、それそれ１０：１，８：１の並列／直列変換を
行う。受信側では、第１の直列／並列変換回路７と第２
の直列／変換回路８はそれぞれ１：８，１：１０の直列
／並列変換を行う。デインタリーブ回路１２は８個の１
０ビット幅の並列信号のうち４個から各々１ビットずつ
を集めた４ビットを１バイトとして１０バイト幅の並列
信号を作る。２個の復号回路９はこれら並列信号をバイ
ト誤り訂正し、８バイト幅の並列信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータの装置
間、ボード間インタコネクション、あるいは伝送システ
ム、交換システムの局内インタフェース等に用いられる
並列データ伝送装置に関する。
間、ボード間インタコネクション、あるいは伝送システ
ム、交換システムの局内インタフェース等に用いられる
並列データ伝送装置に関する。
【０００２】
【従来の技術】コンピュータのボード間、筐体間等を接
続するデータ伝送装置においては、多数の時系列デジタ
ル信号からなる並列デジタル信号をエラーフリーかつ低
遅延で伝送する必要がある。特に、近年研究開発が進め
られている並列コンピュータでは、複数のプロセッサや
メモリ間を接続する相互結合網が必要なので、ボード
間、筐体間で膨大な信号線数のデータ伝送が行われる。
従来、このようなデータ伝送では、信号線数と同じ本数
の伝送媒体を用いた並列伝送を行うのが一般的であっ
た。しかし、前述の並列コンピュータのように信号線数
が多い場合は、同軸ケーブル等の伝送媒体のコスト、実
装スペースが膨大になる。そこで、複数の信号線からな
る並列信号を時分割多重により直列信号に変換して１本
の伝送媒体で伝送する方式が考えられた。例えば、特開
昭６２−６５５３２号公報。特に、近年の光伝送技術の
進歩により、Ｇｂ／ｓ級の高速伝送が比較的容易に実現
されるようになったため、並列／直列変換した信号を光
伝送する光インタコネクション技術が注目されている
（K.Kaminishi et al., “Small 10-Gbit/s Optical-bu
s-link Modulec with an 8-bit Multiplexer/Demultipl
exer”，Technical Digest of Conference on Optical
Fiber Communication,1993,paper FF2）。
続するデータ伝送装置においては、多数の時系列デジタ
ル信号からなる並列デジタル信号をエラーフリーかつ低
遅延で伝送する必要がある。特に、近年研究開発が進め
られている並列コンピュータでは、複数のプロセッサや
メモリ間を接続する相互結合網が必要なので、ボード
間、筐体間で膨大な信号線数のデータ伝送が行われる。
従来、このようなデータ伝送では、信号線数と同じ本数
の伝送媒体を用いた並列伝送を行うのが一般的であっ
た。しかし、前述の並列コンピュータのように信号線数
が多い場合は、同軸ケーブル等の伝送媒体のコスト、実
装スペースが膨大になる。そこで、複数の信号線からな
る並列信号を時分割多重により直列信号に変換して１本
の伝送媒体で伝送する方式が考えられた。例えば、特開
昭６２−６５５３２号公報。特に、近年の光伝送技術の
進歩により、Ｇｂ／ｓ級の高速伝送が比較的容易に実現
されるようになったため、並列／直列変換した信号を光
伝送する光インタコネクション技術が注目されている
（K.Kaminishi et al., “Small 10-Gbit/s Optical-bu
s-link Modulec with an 8-bit Multiplexer/Demultipl
exer”，Technical Digest of Conference on Optical
Fiber Communication,1993,paper FF2）。
【０００３】しかし、一般に光伝送で補償されるビット
誤り率は１０-12 程度であり、何らかの誤り制御が必要
となる。誤り制御方式としては２つの方式が一般に知ら
れている。第１の方式は、巡回冗長チェック（Ｃｙｃｌ
ｅ ＲｅｄｕｎｄａｎｃｙＣｈｅｃｋ，ＣＲＣ）等によ
り誤り検出を行い、誤りが検出された場合にはデータを
再送する方式であり、第２の方式は、誤り訂正符号を用
いて伝送路で生じた誤りを受信側で訂正する方式であ
る。特にスーパーコンピュータのような低遅延のデータ
伝送が要求される分野では、データ再送を行う第１の方
式よりも誤り訂正符号を用いる第２の方式の方が適して
いる。
誤り率は１０-12 程度であり、何らかの誤り制御が必要
となる。誤り制御方式としては２つの方式が一般に知ら
れている。第１の方式は、巡回冗長チェック（Ｃｙｃｌ
ｅ ＲｅｄｕｎｄａｎｃｙＣｈｅｃｋ，ＣＲＣ）等によ
り誤り検出を行い、誤りが検出された場合にはデータを
再送する方式であり、第２の方式は、誤り訂正符号を用
いて伝送路で生じた誤りを受信側で訂正する方式であ
る。特にスーパーコンピュータのような低遅延のデータ
伝送が要求される分野では、データ再送を行う第１の方
式よりも誤り訂正符号を用いる第２の方式の方が適して
いる。
【０００４】ボード間、筐体間のデータ伝送に誤り訂正
符号が実際に適用された例は現在の所あまり無いが、同
じコンピュータの分野で誤り訂正符号がしばしば用いら
れるものとして半導体記憶装置がある。半導体記憶装置
も並列データを入出力し、エラーフリーかつ低遅延であ
ることが要求されるという点で、ボード間、筐体間のデ
ータ伝送装置と似通った特徴を持ち、誤り訂正符号の適
用に関しても同様に考えることができる。半導体記憶装
置の分野では、１ビット誤り訂正２ビット誤り検出符号
あるいはＳＥＣ−ＤＥＤ（Ｓｉｎｇｌｅ ｂｉｔ Ｅｒ
ｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ−Ｄｏｕｂｌｅ ｂｉｔ
Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｎｇ）符号（例えば、今
井監修、“誤り訂正符号化技術の要点”、ｐｐ．１１２
−１４２、日本工業技術センター）と呼ばれる誤り訂正
符号が広く用いられている。例えば（７２，６４）ＳＥ
Ｃ−ＤＥＤ符号は、６４ビットの情報ビットに８ビット
の冗長ビットを付加した符号長７２ビットの符号であ
り、７２ビット中で１ビットの誤り訂正または２ビット
の誤り検出が可能である。このようなＳＥＣ−ＤＥＤ符
号は、符号化回路、復号回路が組み合わせ論理回路を用
いた並列回路より構成でき、遅延を小さくする上で有利
であるという長所を有する。したがって、並列データ伝
送装置に誤り訂正符号を適用する場合にもＳＥＣ−ＤＥ
Ｄ符号を用いることが１つの解となる。
符号が実際に適用された例は現在の所あまり無いが、同
じコンピュータの分野で誤り訂正符号がしばしば用いら
れるものとして半導体記憶装置がある。半導体記憶装置
も並列データを入出力し、エラーフリーかつ低遅延であ
ることが要求されるという点で、ボード間、筐体間のデ
ータ伝送装置と似通った特徴を持ち、誤り訂正符号の適
用に関しても同様に考えることができる。半導体記憶装
置の分野では、１ビット誤り訂正２ビット誤り検出符号
あるいはＳＥＣ−ＤＥＤ（Ｓｉｎｇｌｅ ｂｉｔ Ｅｒ
ｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ−Ｄｏｕｂｌｅ ｂｉｔ
Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｎｇ）符号（例えば、今
井監修、“誤り訂正符号化技術の要点”、ｐｐ．１１２
−１４２、日本工業技術センター）と呼ばれる誤り訂正
符号が広く用いられている。例えば（７２，６４）ＳＥ
Ｃ−ＤＥＤ符号は、６４ビットの情報ビットに８ビット
の冗長ビットを付加した符号長７２ビットの符号であ
り、７２ビット中で１ビットの誤り訂正または２ビット
の誤り検出が可能である。このようなＳＥＣ−ＤＥＤ符
号は、符号化回路、復号回路が組み合わせ論理回路を用
いた並列回路より構成でき、遅延を小さくする上で有利
であるという長所を有する。したがって、並列データ伝
送装置に誤り訂正符号を適用する場合にもＳＥＣ−ＤＥ
Ｄ符号を用いることが１つの解となる。
【０００５】図７は、６４ビット幅の並列デジタル信号
を（７２，６４）ＳＥＣ−ＤＥＤ符号に符号化した後、
並列／直列変換して１本の光ファイバで伝送する並列デ
ータ伝送装置の例である。同図のように、６４ビット幅
の並列デジタル信号を符号化回路１において７２ビット
の信号とし、これを分割して第１の並列／直列変換回路
２において８ビットの直列信号とし、更に第２の並列／
直列変換回路３において直列信号とし、光送信機４から
光ファイバ５に送出する。また、光受信機６で受信した
直列信号を第１の直列／並列変換回路７、第２の直列／
並列変換回路８で順次変換して７２ビット幅の並列信号
とし、復号回路１０から６４ビット幅の並列デジタル信
号として出力する。本例では７２：１の並列／直列変換
を８：１と９：１との２段階に分けて行っているが、こ
のように、多重数が大きい場合は何段階かに分けて並列
／直列変換や直列／並列変換を行うのが普通である。
を（７２，６４）ＳＥＣ−ＤＥＤ符号に符号化した後、
並列／直列変換して１本の光ファイバで伝送する並列デ
ータ伝送装置の例である。同図のように、６４ビット幅
の並列デジタル信号を符号化回路１において７２ビット
の信号とし、これを分割して第１の並列／直列変換回路
２において８ビットの直列信号とし、更に第２の並列／
直列変換回路３において直列信号とし、光送信機４から
光ファイバ５に送出する。また、光受信機６で受信した
直列信号を第１の直列／並列変換回路７、第２の直列／
並列変換回路８で順次変換して７２ビット幅の並列信号
とし、復号回路１０から６４ビット幅の並列デジタル信
号として出力する。本例では７２：１の並列／直列変換
を８：１と９：１との２段階に分けて行っているが、こ
のように、多重数が大きい場合は何段階かに分けて並列
／直列変換や直列／並列変換を行うのが普通である。
【０００６】
【発明が解決しようとする課題】しかし、図７に示した
データ伝送装置では、ランダム誤り訂正符号であるＳＥ
Ｃ−ＤＥＤ符号を用いているため、伝送路上で２ビット
以上が連続して誤るバースト誤りが生じた場合には訂正
が不可能になるという問題がある。特に伝送レートが高
い場合には、短パルスの電源雑音等によっても複数ビッ
ト連続のバースト誤りが生じる可能性が高く、問題はさ
らに深刻となる。
データ伝送装置では、ランダム誤り訂正符号であるＳＥ
Ｃ−ＤＥＤ符号を用いているため、伝送路上で２ビット
以上が連続して誤るバースト誤りが生じた場合には訂正
が不可能になるという問題がある。特に伝送レートが高
い場合には、短パルスの電源雑音等によっても複数ビッ
ト連続のバースト誤りが生じる可能性が高く、問題はさ
らに深刻となる。
【０００７】
【発明の目的】本発明は並列デジタル信号を直列信号に
変換してデータ伝送する際における伝送路上でのバース
ト誤りを訂正することを可能とした並列データ伝送装置
を提供することにある。
変換してデータ伝送する際における伝送路上でのバース
ト誤りを訂正することを可能とした並列データ伝送装置
を提供することにある。
【０００８】
【課題を解決するための手段】第１の発明は、送信側で
は、Ｎ×Ｍビット幅の並列デジタル信号を分割回路にお
いてＮ個のＭビット幅の並列デジタル信号に分割し、符
号化回路においてランダム誤り訂正符号化してＬビット
幅の並列デジタル信号とし、さらにＮ個の第１の並列／
直列変換回路において直列デジタル信号に変換し、それ
ぞれから出力されるＮビット幅の並列デジタル信号を第
２の並列／直列変換回路において直列デジタル信号に変
換する。また、受信側では、直列デジタル信号を第１の
直列／並列変換回路においてＮビット幅の並列デジタル
信号に変換し、さらに第２の直列／並列変換回路におい
て各々の直列デジタル信号をＬビット幅の並列デジタル
信号に変換し、更にＮ個の復号回路において誤り訂正復
号してＭビット幅の並列デジタル信号を出力し、統合回
路からはこれらの並列デジタル信号を統合してＮ×Ｍビ
ット幅の並列デジタル信号を出力する構成とする。
は、Ｎ×Ｍビット幅の並列デジタル信号を分割回路にお
いてＮ個のＭビット幅の並列デジタル信号に分割し、符
号化回路においてランダム誤り訂正符号化してＬビット
幅の並列デジタル信号とし、さらにＮ個の第１の並列／
直列変換回路において直列デジタル信号に変換し、それ
ぞれから出力されるＮビット幅の並列デジタル信号を第
２の並列／直列変換回路において直列デジタル信号に変
換する。また、受信側では、直列デジタル信号を第１の
直列／並列変換回路においてＮビット幅の並列デジタル
信号に変換し、さらに第２の直列／並列変換回路におい
て各々の直列デジタル信号をＬビット幅の並列デジタル
信号に変換し、更にＮ個の復号回路において誤り訂正復
号してＭビット幅の並列デジタル信号を出力し、統合回
路からはこれらの並列デジタル信号を統合してＮ×Ｍビ
ット幅の並列デジタル信号を出力する構成とする。
【０００９】第２の発明は、送信側では、Ｎビットを１
バイトとしたＭバイト幅の並列デジタル信号を符号化回
路においてバイト誤り訂正符号化してＬバイト幅の並列
デジタル信号を出力し、この並列デジタル信号の各々の
バイトを１個のインタリーブ回路においてＮ個のＬビッ
ト幅の並列デジタル信号に振り分け、かつこれらをＮ個
の第１の並列／直列変換回路において直列デジタル信号
に変換し、かつこれらの直列デジタル信号を第２の並列
／直列変換回路にょて直列デジタル信号に変換する。受
信側では、直列デジタル信号を第１の直列／並列変換回
路においてＮビット幅の並列デジタル信号に変換し、さ
らにＮ個の第２の直列／並列変換回路において各々の直
列デジタル信号をＬビット幅の並列デジタル信号に変換
し、さらに１個のデインタリーブ回路において各並列デ
ジタル信号の各々から１ビットずつを集めたＮビットを
１バイトとしてＬバイト幅の並列デジタル信号を作り、
復号回路において誤り訂正復号してＭバイト幅の並列デ
ジタル信号を出力する構成とする。
バイトとしたＭバイト幅の並列デジタル信号を符号化回
路においてバイト誤り訂正符号化してＬバイト幅の並列
デジタル信号を出力し、この並列デジタル信号の各々の
バイトを１個のインタリーブ回路においてＮ個のＬビッ
ト幅の並列デジタル信号に振り分け、かつこれらをＮ個
の第１の並列／直列変換回路において直列デジタル信号
に変換し、かつこれらの直列デジタル信号を第２の並列
／直列変換回路にょて直列デジタル信号に変換する。受
信側では、直列デジタル信号を第１の直列／並列変換回
路においてＮビット幅の並列デジタル信号に変換し、さ
らにＮ個の第２の直列／並列変換回路において各々の直
列デジタル信号をＬビット幅の並列デジタル信号に変換
し、さらに１個のデインタリーブ回路において各並列デ
ジタル信号の各々から１ビットずつを集めたＮビットを
１バイトとしてＬバイト幅の並列デジタル信号を作り、
復号回路において誤り訂正復号してＭバイト幅の並列デ
ジタル信号を出力する構成とする。
【００１０】第３の発明は、Ｋ×Ｍ×Ｎビット幅の並列
デジタル信号を分割回路においてＫ個のＭ×Ｎビット幅
の並列デジタル信号に分割し、符号化回路においてＮビ
ットを１バイトとしてＭバイト幅の並列デジタル信号を
バイト誤り訂正符号化してＬバイト幅の並列デジタル信
号を出力し、Ｋ個のインタリーブ回路において各並列デ
ジタル信号のバイトをＮ個のＬビット幅の並列デジタル
信号に振り分け、Ｋ×Ｎ個の第１の並列／直列変換回路
において各並列デジタル信号をＫ×Ｎビット幅の直列デ
ジタル信号に変換し、第２の並列／直列変換回路におい
てこの並列デジタル信号を直列デジタル信号に変換す
る。受信側では、直列デジタル信号を第１の直列／並列
変換回路においてＫ×Ｎビット幅の並列デジタル信号に
変換し、Ｋ×Ｎ個の第２の直列／並列変換回路では各並
列デジタル信号をＬビット幅の並列デジタル信号に変換
し、Ｋ個のデインタリーブ回路において各並列デジタル
信号のうちＮ個から１ビットずつを集めたＮビットを１
バイトとしてＬバイト幅の並列デジタル信号を作り、Ｋ
個の復号回路において各並列デジタル信号を誤り訂正復
号してＭバイト幅の並列デジタル信号を出力し、統合回
路においてＫ個のＭ×Ｎビット幅の並列デジタル信号を
統合してＫ×Ｍ×Ｎビット幅の並列デジタル信号を出力
する構成とする。
デジタル信号を分割回路においてＫ個のＭ×Ｎビット幅
の並列デジタル信号に分割し、符号化回路においてＮビ
ットを１バイトとしてＭバイト幅の並列デジタル信号を
バイト誤り訂正符号化してＬバイト幅の並列デジタル信
号を出力し、Ｋ個のインタリーブ回路において各並列デ
ジタル信号のバイトをＮ個のＬビット幅の並列デジタル
信号に振り分け、Ｋ×Ｎ個の第１の並列／直列変換回路
において各並列デジタル信号をＫ×Ｎビット幅の直列デ
ジタル信号に変換し、第２の並列／直列変換回路におい
てこの並列デジタル信号を直列デジタル信号に変換す
る。受信側では、直列デジタル信号を第１の直列／並列
変換回路においてＫ×Ｎビット幅の並列デジタル信号に
変換し、Ｋ×Ｎ個の第２の直列／並列変換回路では各並
列デジタル信号をＬビット幅の並列デジタル信号に変換
し、Ｋ個のデインタリーブ回路において各並列デジタル
信号のうちＮ個から１ビットずつを集めたＮビットを１
バイトとしてＬバイト幅の並列デジタル信号を作り、Ｋ
個の復号回路において各並列デジタル信号を誤り訂正復
号してＭバイト幅の並列デジタル信号を出力し、統合回
路においてＫ個のＭ×Ｎビット幅の並列デジタル信号を
統合してＫ×Ｍ×Ｎビット幅の並列デジタル信号を出力
する構成とする。
【００１１】
【作用】本願の第１の発明では、第１の並列／直列変換
回路毎にランダム誤り訂正符号化回路を設けることによ
り、伝送路における直列信号はランダム誤り訂正符号を
ビットインタリーブしたものとなる。これにより、伝送
路において符号化回路の数Ｎと同じ長さまでのバースト
誤りを訂正することができる。
回路毎にランダム誤り訂正符号化回路を設けることによ
り、伝送路における直列信号はランダム誤り訂正符号を
ビットインタリーブしたものとなる。これにより、伝送
路において符号化回路の数Ｎと同じ長さまでのバースト
誤りを訂正することができる。
【００１２】本願の第２の発明では、ランダム誤り訂正
符号ではなくバイト誤り訂正符号を用い、送信側では符
号化回路の後でインタリーブを行い、受信側では復号回
路の前でデインタタリーブを行う。そのため、伝送路に
おける直列信号はバイト誤り訂正符号をバイト多重した
ものになる。これにより、伝送路において、バイト誤り
訂正符号のバイト長に等しい長さのバイト誤りを訂正す
ることができる。バイト誤り訂正であるため、２バイト
にまたがるバースト誤りを訂正することはできないが、
本願の第１の発明と比べると、符号化回路、復号回路が
１個で済む、伝送路でのビットレートを下げることがで
きる等の利点がある。
符号ではなくバイト誤り訂正符号を用い、送信側では符
号化回路の後でインタリーブを行い、受信側では復号回
路の前でデインタタリーブを行う。そのため、伝送路に
おける直列信号はバイト誤り訂正符号をバイト多重した
ものになる。これにより、伝送路において、バイト誤り
訂正符号のバイト長に等しい長さのバイト誤りを訂正す
ることができる。バイト誤り訂正であるため、２バイト
にまたがるバースト誤りを訂正することはできないが、
本願の第１の発明と比べると、符号化回路、復号回路が
１個で済む、伝送路でのビットレートを下げることがで
きる等の利点がある。
【００１３】本願の第３の発明では、本願の第２の発明
と同様にバイト誤り訂正符号を用い、送信側でインタリ
ーブを、受信側でデインタリーブを行う。第２の発明と
の違いは、バイト誤り訂正符号のバイト長を１／Ｋに
し、その代わり、符号化回路、復号回路をＫ個ずつ用い
ることである。そのため、伝送路における直列信号はバ
イト誤り訂正符号をバイトインタリーブしつつバイト多
重にしたもの、すなわち、Ｋ個の符号化回路、復号回路
で処理されるバイトが順に並ぶ形になる。これにより、
伝送路においてＫバイト連続誤りを訂正することができ
る。本願の第２の発明と比較すると、Ｋバイトにまたが
るバースト誤りを訂正することができる。すなわち、最
低でも（Ｋ−１）Ｎ＋１ビットの長さのバースト誤りを
訂正することができるという利点がある。また、符号化
回路、復号回路の数はＫ倍になるが、バイト長が１／Ｋ
になることにより符号化回路、復号回路の規模は格段に
小さくなり、全体としてのハード量は削減されるという
利点もある。
と同様にバイト誤り訂正符号を用い、送信側でインタリ
ーブを、受信側でデインタリーブを行う。第２の発明と
の違いは、バイト誤り訂正符号のバイト長を１／Ｋに
し、その代わり、符号化回路、復号回路をＫ個ずつ用い
ることである。そのため、伝送路における直列信号はバ
イト誤り訂正符号をバイトインタリーブしつつバイト多
重にしたもの、すなわち、Ｋ個の符号化回路、復号回路
で処理されるバイトが順に並ぶ形になる。これにより、
伝送路においてＫバイト連続誤りを訂正することができ
る。本願の第２の発明と比較すると、Ｋバイトにまたが
るバースト誤りを訂正することができる。すなわち、最
低でも（Ｋ−１）Ｎ＋１ビットの長さのバースト誤りを
訂正することができるという利点がある。また、符号化
回路、復号回路の数はＫ倍になるが、バイト長が１／Ｋ
になることにより符号化回路、復号回路の規模は格段に
小さくなり、全体としてのハード量は削減されるという
利点もある。
【００１４】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１に本願の第１の実施例の構成図を示す。第１
の実施例は、本願の第１の発明においてＮ＝４，Ｍ＝１
６，Ｌ＝２２として６４ビット幅の並列デジタル信号を
伝送する並列データ伝送装置である。本実施例では誤り
訂正符号として（２２，１６）ＳＥＣ−ＤＥＤ符号を、
伝送媒体として光ファイバを用いる。
する。図１に本願の第１の実施例の構成図を示す。第１
の実施例は、本願の第１の発明においてＮ＝４，Ｍ＝１
６，Ｌ＝２２として６４ビット幅の並列デジタル信号を
伝送する並列データ伝送装置である。本実施例では誤り
訂正符号として（２２，１６）ＳＥＣ−ＤＥＤ符号を、
伝送媒体として光ファイバを用いる。
【００１５】送信側では、クロックレート１００ＭＨｚ
で６４ビット幅の並列デジタル信号が入力される。分割
回路１０はこの並列信号を４個の１６ビット幅の並列信
号に分割する。４個の符号化回路１（１−０〜１−３）
はそれぞれ１６ビット幅の並列信号を（２２，１６）Ｓ
ＥＣ−ＤＥＤ符号化し、２２ビット幅の並列信号を出力
する。４個の第１の並列／直列変換回路２（２−０〜２
−３）は、それぞれ２２ビット幅の並列信号を直列信号
に変換する。第１の並列／直列変換回路２は並列／直列
変換の際に１ビットの第１のフレームパルス２０（２０
−０，…）（図２参照）を付加するので、出力される直
列信号のクロックレートは２．３ＧＨｚとなる。
で６４ビット幅の並列デジタル信号が入力される。分割
回路１０はこの並列信号を４個の１６ビット幅の並列信
号に分割する。４個の符号化回路１（１−０〜１−３）
はそれぞれ１６ビット幅の並列信号を（２２，１６）Ｓ
ＥＣ−ＤＥＤ符号化し、２２ビット幅の並列信号を出力
する。４個の第１の並列／直列変換回路２（２−０〜２
−３）は、それぞれ２２ビット幅の並列信号を直列信号
に変換する。第１の並列／直列変換回路２は並列／直列
変換の際に１ビットの第１のフレームパルス２０（２０
−０，…）（図２参照）を付加するので、出力される直
列信号のクロックレートは２．３ＧＨｚとなる。
【００１６】第２の並列／直列変換回路３は、４個の第
１の並列／直列変換回路２から出力された４本の直列信
号を束ねた４ビット幅の並列信号を直列信号に変換す
る。第２の並列／直列変換回路３は並列／直列変換の際
に１ビットの第２のフレームパルス２１（図２参照）を
付加するので、出力される直列信号のクロックレートは
１１．５ＧＨｚとなる。光送信機４はこの直列信号を光
信号に変換する。この光信号は図２に示すようなフレー
ム構成をもち、光ファイバ５中を伝送される。
１の並列／直列変換回路２から出力された４本の直列信
号を束ねた４ビット幅の並列信号を直列信号に変換す
る。第２の並列／直列変換回路３は並列／直列変換の際
に１ビットの第２のフレームパルス２１（図２参照）を
付加するので、出力される直列信号のクロックレートは
１１．５ＧＨｚとなる。光送信機４はこの直列信号を光
信号に変換する。この光信号は図２に示すようなフレー
ム構成をもち、光ファイバ５中を伝送される。
【００１７】光受信機６は光信号を受信し、電気の直列
信号に変換する。第１の直列／並列変換回路７は、この
直列信号を直列／並列変換し、クロックレート２．３Ｇ
Ｈｚで４ビット幅の並列信号を出力する。直列／並列変
換の際にサブフレームのフレーム同期をとるため、第１
の直列／並列変換回路７は第２のフレームパルス２１を
検出してこれを抜き取りながら直列／並列変換を行う。
また、第１の直列／並列変換回路７は、５回以上連続で
フレームパルスが検出されない場合にのみ同期外れとみ
なす前方保護機能を備えているので、第２のフレームパ
ルス２１に４回連続以下の誤りが生じてもフレーム同期
は外れない。
信号に変換する。第１の直列／並列変換回路７は、この
直列信号を直列／並列変換し、クロックレート２．３Ｇ
Ｈｚで４ビット幅の並列信号を出力する。直列／並列変
換の際にサブフレームのフレーム同期をとるため、第１
の直列／並列変換回路７は第２のフレームパルス２１を
検出してこれを抜き取りながら直列／並列変換を行う。
また、第１の直列／並列変換回路７は、５回以上連続で
フレームパルスが検出されない場合にのみ同期外れとみ
なす前方保護機能を備えているので、第２のフレームパ
ルス２１に４回連続以下の誤りが生じてもフレーム同期
は外れない。
【００１８】第２の直列／並列変換回路８（８−０〜８
−３）は、第１の直列／並列変換回路７から出力された
４ビット幅の並列信号を分割した４本の直列信号をさら
に直列／並列変換し、クロックレート１００ＭＨｚで２
２ビット幅の並列信号を出力する。ここでもフレーム同
期をとるため、第２の直列／並列変換回路８は第１のフ
レームパルス２０を検出してこれを抜き取りながら直列
／並列変換を行う。また、第２の直列／並列変換回路８
も第１の直列／並列変換回路７と同様に前方保護機能を
備えているので、第１のフレームパルス２０に４回連続
以下の誤りが生じてもフレーム同期は外れない。復号回
路９（９−０〜９−３）は、第２の直列／並列変換回路
８から出力された２２ビット幅の並列信号を誤り訂正復
号し、１６ビット幅の並列信号を出力する。統合回路１
１は４個の復号回路９から出力されたそれぞれ１６ビッ
ト幅の並列信号を統合し、クロックレート１００ＭＨｚ
で６４ビット幅の並列信号を出力する。
−３）は、第１の直列／並列変換回路７から出力された
４ビット幅の並列信号を分割した４本の直列信号をさら
に直列／並列変換し、クロックレート１００ＭＨｚで２
２ビット幅の並列信号を出力する。ここでもフレーム同
期をとるため、第２の直列／並列変換回路８は第１のフ
レームパルス２０を検出してこれを抜き取りながら直列
／並列変換を行う。また、第２の直列／並列変換回路８
も第１の直列／並列変換回路７と同様に前方保護機能を
備えているので、第１のフレームパルス２０に４回連続
以下の誤りが生じてもフレーム同期は外れない。復号回
路９（９−０〜９−３）は、第２の直列／並列変換回路
８から出力された２２ビット幅の並列信号を誤り訂正復
号し、１６ビット幅の並列信号を出力する。統合回路１
１は４個の復号回路９から出力されたそれぞれ１６ビッ
ト幅の並列信号を統合し、クロックレート１００ＭＨｚ
で６４ビット幅の並列信号を出力する。
【００１９】本実施例では、図２中に示した０，１，
２，３のビットはそれぞれ異なる復号回路９−０，９−
１，９−２，９−３により誤り訂正が行われるので、伝
送路においてフレームパルス以外のデータ部分に４ビッ
ト以下の長さのバースト誤りが生じても、これを訂正す
ることができる。また、前述の通り、第１の直列／並列
変換回路７および第２の直列／並列変換回路８が前方保
護機能を備えており、フレームパルスにある程度の誤り
が生じても問題はない。したがって、本実施例では、伝
送路においてバースト誤りが生じた場合、誤りがフレー
ムのどの部分に発生しても、その長さが４ビット以下で
あれば完全に訂正することが可能である。
２，３のビットはそれぞれ異なる復号回路９−０，９−
１，９−２，９−３により誤り訂正が行われるので、伝
送路においてフレームパルス以外のデータ部分に４ビッ
ト以下の長さのバースト誤りが生じても、これを訂正す
ることができる。また、前述の通り、第１の直列／並列
変換回路７および第２の直列／並列変換回路８が前方保
護機能を備えており、フレームパルスにある程度の誤り
が生じても問題はない。したがって、本実施例では、伝
送路においてバースト誤りが生じた場合、誤りがフレー
ムのどの部分に発生しても、その長さが４ビット以下で
あれば完全に訂正することが可能である。
【００２０】図３に本願の第２の実施例の構成図を示
す。第２の実施例は、本願の第２の発明においてＭ＝
８，Ｎ＝８，Ｌ＝１０として６４ビット幅の並列デジタ
ル信号を伝送する並列データ伝送装置である。本実施例
では誤り訂正符号としてバイト長８ビットの（８０，６
４）１バイト誤り訂正（Ｓｉｎｇｌｅ ８−ｂｉｔ Ｅ
ｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ，Ｓ８ＥＣ）符号を、
伝送媒体として光ファイバを用いる。
す。第２の実施例は、本願の第２の発明においてＭ＝
８，Ｎ＝８，Ｌ＝１０として６４ビット幅の並列デジタ
ル信号を伝送する並列データ伝送装置である。本実施例
では誤り訂正符号としてバイト長８ビットの（８０，６
４）１バイト誤り訂正（Ｓｉｎｇｌｅ ８−ｂｉｔ Ｅ
ｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ，Ｓ８ＥＣ）符号を、
伝送媒体として光ファイバを用いる。
【００２１】送信側では、クロックレート１００ＭＨｚ
で６４ビット幅の並列デジタル信号が入力される。符号
化回路１は６４ビット幅すなわち８ビットを１バイトと
して８バイト幅の並列信号を（８０，６４）Ｓ８ＥＣ符
号化し、８０ビット幅すなわち１０バイト幅の並列信号
を出力する。インタリーブ回路１２は、符号化回路１か
ら出力された１０バイト幅の並列信号の各々のバイトを
８個の１０ビット幅の並列信号に振り分けるようにイン
タリーブを行う。８個の第１の並列／直列変換回路２
（２−０〜２−７）は、それぞれ１０ビット幅の並列信
号を直列信号に変換する。第１の並列／直列変換回路２
は並列／直列変換の際に１ビットの第１のフレームパル
ス２０を付加するので、出力される直列信号のクロック
レートは１．１ＧＨｚとなる。
で６４ビット幅の並列デジタル信号が入力される。符号
化回路１は６４ビット幅すなわち８ビットを１バイトと
して８バイト幅の並列信号を（８０，６４）Ｓ８ＥＣ符
号化し、８０ビット幅すなわち１０バイト幅の並列信号
を出力する。インタリーブ回路１２は、符号化回路１か
ら出力された１０バイト幅の並列信号の各々のバイトを
８個の１０ビット幅の並列信号に振り分けるようにイン
タリーブを行う。８個の第１の並列／直列変換回路２
（２−０〜２−７）は、それぞれ１０ビット幅の並列信
号を直列信号に変換する。第１の並列／直列変換回路２
は並列／直列変換の際に１ビットの第１のフレームパル
ス２０を付加するので、出力される直列信号のクロック
レートは１．１ＧＨｚとなる。
【００２２】第２の並列／直列変換回路３は、８個の第
１の並列／直列変換回路２から出力された８本の直列信
号を束ねた８ビット幅の並列信号を直列信号に変換す
る。第２の並列／直列変換回路３は並列／直列変換の際
に１ビットの第２のフレームパルス２１を付加するの
で、出力される直列信号のクロックレートは９．９ＧＨ
ｚとなる。光送信機４は、この直列信号を光信号に変換
する。この光信号は図４に示すようなフレーム構成をも
ち、光ファイバ５中を伝送される。
１の並列／直列変換回路２から出力された８本の直列信
号を束ねた８ビット幅の並列信号を直列信号に変換す
る。第２の並列／直列変換回路３は並列／直列変換の際
に１ビットの第２のフレームパルス２１を付加するの
で、出力される直列信号のクロックレートは９．９ＧＨ
ｚとなる。光送信機４は、この直列信号を光信号に変換
する。この光信号は図４に示すようなフレーム構成をも
ち、光ファイバ５中を伝送される。
【００２３】光受信機６は、信号を受信し、電気の直列
信号に変換する。第１の直列／並列変換回路７は、この
直列信号を直列／並列変換し、クロックレート１．１Ｇ
Ｈｚで８ビット幅の並列信号を出力する。直列／並列変
換の際にサブフレームのフレーム同期をとるため、第１
の直列／並列変換回路７は第２のフレームパルス２１を
検出してこれを抜き取りながら直列／並列変換を行う。
また、第１の直列／並列変換回路７は、５回以上連続で
フレームパルスが検出されない場合にのみ同期外れとみ
なす前方保護機能を備えているので、第２のフレームパ
ルス２１に４回連続以下の誤りが生じてもフレーム同期
は外れない。
信号に変換する。第１の直列／並列変換回路７は、この
直列信号を直列／並列変換し、クロックレート１．１Ｇ
Ｈｚで８ビット幅の並列信号を出力する。直列／並列変
換の際にサブフレームのフレーム同期をとるため、第１
の直列／並列変換回路７は第２のフレームパルス２１を
検出してこれを抜き取りながら直列／並列変換を行う。
また、第１の直列／並列変換回路７は、５回以上連続で
フレームパルスが検出されない場合にのみ同期外れとみ
なす前方保護機能を備えているので、第２のフレームパ
ルス２１に４回連続以下の誤りが生じてもフレーム同期
は外れない。
【００２４】第２の直列／並列変換回路８（８−０〜８
−７）は、第１の直列／並列変換回路７から出力された
８ビット幅の並列信号を分割した８本の直列信号をさら
に直列／並列変換し、クロックレート１００ＭＨｚで１
０ビット幅の並列信号を出力する。ここでもフレーム同
期をとるため、第２の直列／並列変換回路８は第１のフ
レームパルス２０を検出してこれを抜き取りながら直列
／並列変換を行う。また、第２の直列／並列変換回路８
も第１の直列／並列変換回路７と同様に前方保護機能を
備えているので、第１のフレームパルス２０に４回連続
以下の誤りが生じてもフレーム同期は外れない。
−７）は、第１の直列／並列変換回路７から出力された
８ビット幅の並列信号を分割した８本の直列信号をさら
に直列／並列変換し、クロックレート１００ＭＨｚで１
０ビット幅の並列信号を出力する。ここでもフレーム同
期をとるため、第２の直列／並列変換回路８は第１のフ
レームパルス２０を検出してこれを抜き取りながら直列
／並列変換を行う。また、第２の直列／並列変換回路８
も第１の直列／並列変換回路７と同様に前方保護機能を
備えているので、第１のフレームパルス２０に４回連続
以下の誤りが生じてもフレーム同期は外れない。
【００２５】デインタリーブ回路１３は、第２の直列／
並列変換回路８から出力された８個の１０ビット幅の並
列信号の各々から１ビットずつを集めた８ビットを１バ
イトとして、１０バイト幅の並列信号を作るようにデイ
ンタリーブを行う。復号回路９は、デインタリーブ回路
１２から出力された１０バイト幅の並列信号をバイト誤
り訂正復号し、クロックレート１００ＭＨｚで８バイト
幅すなわち６４ビット幅の並列信号を出力する。
並列変換回路８から出力された８個の１０ビット幅の並
列信号の各々から１ビットずつを集めた８ビットを１バ
イトとして、１０バイト幅の並列信号を作るようにデイ
ンタリーブを行う。復号回路９は、デインタリーブ回路
１２から出力された１０バイト幅の並列信号をバイト誤
り訂正復号し、クロックレート１００ＭＨｚで８バイト
幅すなわち６４ビット幅の並列信号を出力する。
【００２６】図４中でフレームパルス以外のデータ部の
数字０，１，２，…９はそれぞれ異なるバイトを示し、
図３中の符号化回路１の出力部あるいは復号回路９の入
力部に示されている数字と対応している。
数字０，１，２，…９はそれぞれ異なるバイトを示し、
図３中の符号化回路１の出力部あるいは復号回路９の入
力部に示されている数字と対応している。
【００２７】本実施例では、復号回路９によりバイト誤
り訂正が行われるので、伝送路においてフレームパルス
以外のデータ部分にバースト誤りが生じても、それが０
から９の各バイトのうち１バイト内に含まれていればこ
れを訂正することができる。また、前述の通り、第１の
直列／並列変換回路７および第２の直列／並列変換回路
８が前方保護機能を備えており、フレームパルスにある
程度の誤りが生じても問題はない。したがって、本実施
例では、伝送路においてバースト誤りが生じた場合、誤
りが２バイトにまたがらない限り完全に訂正することが
でき、最大ではフレームパルスも含めて９ビットまでの
長さのバースト誤りを訂正することが可能である。
り訂正が行われるので、伝送路においてフレームパルス
以外のデータ部分にバースト誤りが生じても、それが０
から９の各バイトのうち１バイト内に含まれていればこ
れを訂正することができる。また、前述の通り、第１の
直列／並列変換回路７および第２の直列／並列変換回路
８が前方保護機能を備えており、フレームパルスにある
程度の誤りが生じても問題はない。したがって、本実施
例では、伝送路においてバースト誤りが生じた場合、誤
りが２バイトにまたがらない限り完全に訂正することが
でき、最大ではフレームパルスも含めて９ビットまでの
長さのバースト誤りを訂正することが可能である。
【００２８】図５に本願の第３の実施例の構成図を示
す。第３の実施例は、本願の第３の発明においてＫ＝
２，Ｍ＝８，Ｎ＝４，Ｌ＝１０として６４ビット幅の並
列デジタル信号を伝送する並列データ伝送装置である。
本実施例では誤り訂正符号としてバイト長４ビットの
（４０，３２）１バイト誤り訂正（Ｓｉｎｇｌｅ ４−
ｂｉｔ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ，Ｓ４Ｅ
Ｃ）符号を、伝送媒体として光ファイバを用いる。
す。第３の実施例は、本願の第３の発明においてＫ＝
２，Ｍ＝８，Ｎ＝４，Ｌ＝１０として６４ビット幅の並
列デジタル信号を伝送する並列データ伝送装置である。
本実施例では誤り訂正符号としてバイト長４ビットの
（４０，３２）１バイト誤り訂正（Ｓｉｎｇｌｅ ４−
ｂｉｔ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ，Ｓ４Ｅ
Ｃ）符号を、伝送媒体として光ファイバを用いる。
【００２９】送信側では、クロックレート１００ＭＨｚ
で６４ビット幅の並列デジタル信号が入力される。分割
回路１０はこの並列信号を２個の３２ビット幅の並列信
号に分割する。２個の符号化回路１はそれぞれ３２ビッ
ト幅すなわち４ビットを１バイトとして８バイト幅の並
列信号を（４０，３２）Ｓ４ＥＣ符号化し、４０ビット
幅すなわち１０バイト幅の並列信号を出力する。
で６４ビット幅の並列デジタル信号が入力される。分割
回路１０はこの並列信号を２個の３２ビット幅の並列信
号に分割する。２個の符号化回路１はそれぞれ３２ビッ
ト幅すなわち４ビットを１バイトとして８バイト幅の並
列信号を（４０，３２）Ｓ４ＥＣ符号化し、４０ビット
幅すなわち１０バイト幅の並列信号を出力する。
【００３０】インタリーブ回路１２は、符号化回路１か
ら出力された１０バイト幅の並列信号の各々のバイトを
４個の１０ビット幅の並列信号に振り分けるようにイン
タリーブを行う。８個の第１の並列／直列変換回路２
（２−０〜２−７）は、それぞれ１０ビット幅の並列信
号を直列信号に変換する。第１の並列／直列変換回路２
は並列／直列変換の際に１ビットの第１のフレームパル
ス２０を付加するので、出力される直列信号のクロック
レートは１．１ＧＨｚとなる。
ら出力された１０バイト幅の並列信号の各々のバイトを
４個の１０ビット幅の並列信号に振り分けるようにイン
タリーブを行う。８個の第１の並列／直列変換回路２
（２−０〜２−７）は、それぞれ１０ビット幅の並列信
号を直列信号に変換する。第１の並列／直列変換回路２
は並列／直列変換の際に１ビットの第１のフレームパル
ス２０を付加するので、出力される直列信号のクロック
レートは１．１ＧＨｚとなる。
【００３１】第２の並列／直列変換回路３は、８個の第
１の並列／直列変換回路２から出力された８本の直列信
号を束ねた８ビット幅の並列信号を直列信号に変換す
る。第２の並列／直列変換回路３は並列／直列変換の際
に１ビットの第２のフレームパルス２１を付加するの
で、出力される直列信号のクロックレートは９．９ＧＨ
ｚとなる。光送信機４はこの直列信号を光信号に変換す
る。この光信号は図６に示すようなフレーム構成をも
ち、光ファイバ５中を伝送される。
１の並列／直列変換回路２から出力された８本の直列信
号を束ねた８ビット幅の並列信号を直列信号に変換す
る。第２の並列／直列変換回路３は並列／直列変換の際
に１ビットの第２のフレームパルス２１を付加するの
で、出力される直列信号のクロックレートは９．９ＧＨ
ｚとなる。光送信機４はこの直列信号を光信号に変換す
る。この光信号は図６に示すようなフレーム構成をも
ち、光ファイバ５中を伝送される。
【００３２】光受信機６は光信号を受信し、電気の直列
信号に変換する。第１の直列／並列変換回路７は、この
直列信号を直列／並列変換し、クロックレート１．１Ｇ
Ｈｚで８ビット幅の並列信号を出力する。直列／並列変
換の際にサブフレームのフレーム同期をとるため、第１
の直列／並列変換回路７は第２のフレームパルス２１を
検出してこれを抜き取りながら直列／並列変換を行う。
また、第１の直列／並列変換回路７は、５回以上連続で
フレームパルスが検出されない場合にのみ同期外れとみ
なす前方保護機能を備えているので、第２のフレームパ
ルス２１に４回連続以下の誤りが生じてもフレーム同期
は外れない。
信号に変換する。第１の直列／並列変換回路７は、この
直列信号を直列／並列変換し、クロックレート１．１Ｇ
Ｈｚで８ビット幅の並列信号を出力する。直列／並列変
換の際にサブフレームのフレーム同期をとるため、第１
の直列／並列変換回路７は第２のフレームパルス２１を
検出してこれを抜き取りながら直列／並列変換を行う。
また、第１の直列／並列変換回路７は、５回以上連続で
フレームパルスが検出されない場合にのみ同期外れとみ
なす前方保護機能を備えているので、第２のフレームパ
ルス２１に４回連続以下の誤りが生じてもフレーム同期
は外れない。
【００３３】第２の直列／並列変換回路８（８−０〜８
−７）は、第１の直列／並列変換回路７から出力された
８ビット幅の並列信号を分割した８本の直列信号をさら
に直列／並列変換し、クロックレート１００ＭＨｚで１
０ビット幅の並列信号を出力する。ここでもフレーム同
期をとるため、第２の直列／並列変換回路８は第１のフ
レームパルス２０を検出してこれを抜き取りながら直列
／並列変換を行う。また、第２の直列／並列変換回路８
も第１の直列／並列変換回路７と同様に前方保護機能を
備えているので、第１のフレームパルス２０に４回連続
以下の誤りが生じてもフレーム同期は外れない。
−７）は、第１の直列／並列変換回路７から出力された
８ビット幅の並列信号を分割した８本の直列信号をさら
に直列／並列変換し、クロックレート１００ＭＨｚで１
０ビット幅の並列信号を出力する。ここでもフレーム同
期をとるため、第２の直列／並列変換回路８は第１のフ
レームパルス２０を検出してこれを抜き取りながら直列
／並列変換を行う。また、第２の直列／並列変換回路８
も第１の直列／並列変換回路７と同様に前方保護機能を
備えているので、第１のフレームパルス２０に４回連続
以下の誤りが生じてもフレーム同期は外れない。
【００３４】デインタリーブ回路１３は、第２の直列／
並列変換回路８から出力された８個の１０ビット幅の並
列信号のうち４個から各々１ビットずつを集めた４ビッ
トを１バイトとして、１０バイト幅の並列デジタル信号
を作るようにデインタリーブを行う。復号回路９は、デ
インタリーブ回路１３から出力された１０バイト幅の並
列信号をバイト誤り訂正復号し、８バイト幅の並列信号
を出力する。統合回路１１は、２個の復号回路９が出力
したそれぞれ８バイト幅すなわち３２ビット幅の並列信
号を統合してクロックレート１００ＭＨｚで６４ビット
幅の並列信号を出力する。
並列変換回路８から出力された８個の１０ビット幅の並
列信号のうち４個から各々１ビットずつを集めた４ビッ
トを１バイトとして、１０バイト幅の並列デジタル信号
を作るようにデインタリーブを行う。復号回路９は、デ
インタリーブ回路１３から出力された１０バイト幅の並
列信号をバイト誤り訂正復号し、８バイト幅の並列信号
を出力する。統合回路１１は、２個の復号回路９が出力
したそれぞれ８バイト幅すなわち３２ビット幅の並列信
号を統合してクロックレート１００ＭＨｚで６４ビット
幅の並列信号を出力する。
【００３５】図６中でフレームパルス以外のデータ部の
数字００，０１，０２，…０９は符号化回路１−０から
出力され復号回路９−０に入力される信号の各バイトを
示し、１０，１１，１２，…１９は符号化回路１−１か
ら出力され復号回路９−１に入力される信号の各バイト
を示している。
数字００，０１，０２，…０９は符号化回路１−０から
出力され復号回路９−０に入力される信号の各バイトを
示し、１０，１１，１２，…１９は符号化回路１−１か
ら出力され復号回路９−１に入力される信号の各バイト
を示している。
【００３６】本実施例では、復号回路９−０により訂正
されるバイトと復号回路９−１により訂正されるバイト
とが光信号に交互に現れるので、２バイトにまたがるバ
ースト誤りを訂正することができる。また、前述の通
り、第１の直列／並列変換回路７および第２の直列／並
列変換回路８が前方保護機能を備えており、フレームパ
ルスにある程度の誤りが生じても問題はない。したがっ
て、本実施例では、伝送路においてバースト誤りが生じ
た場合、その長さがフレームパルスも含めて６ビット以
下であれば必ず訂正することができる。最大ではフレー
ムパルスも含めて９ビットまでの長さのバースト誤りを
訂正することが可能である。
されるバイトと復号回路９−１により訂正されるバイト
とが光信号に交互に現れるので、２バイトにまたがるバ
ースト誤りを訂正することができる。また、前述の通
り、第１の直列／並列変換回路７および第２の直列／並
列変換回路８が前方保護機能を備えており、フレームパ
ルスにある程度の誤りが生じても問題はない。したがっ
て、本実施例では、伝送路においてバースト誤りが生じ
た場合、その長さがフレームパルスも含めて６ビット以
下であれば必ず訂正することができる。最大ではフレー
ムパルスも含めて９ビットまでの長さのバースト誤りを
訂正することが可能である。
【００３７】以上の３つの実施例では光ファイバ伝送を
用いたが、同軸ケーブル、より対線、無線などの電気伝
送や光空間伝送などを用いても良い。また、伝送する並
列デジタル信号のデータ幅、クロックレート、Ｋ，Ｌ，
Ｍ，Ｎ等の数は一例に過ぎず、任意に定めることができ
る。
用いたが、同軸ケーブル、より対線、無線などの電気伝
送や光空間伝送などを用いても良い。また、伝送する並
列デジタル信号のデータ幅、クロックレート、Ｋ，Ｌ，
Ｍ，Ｎ等の数は一例に過ぎず、任意に定めることができ
る。
【００３８】また、第１の実施例では、ランダム誤り訂
正符号として（２２，１６）ＳＥＣ−ＤＥＤ符号を用い
たが、符号長は多重数などに応じて任意に選択すること
ができるし、訂正誤り数、検出誤り数も任意に選ぶこと
ができる。例えば２ビット誤り検出を行わない１ビット
誤り訂正（ＳＥＣ）符号や２ビット誤り訂正３ビット誤
り検出符号等が考えられる。また、ハミング符号、ＢＣ
Ｈ符号、Ｇｏｌａｙ符号など他のランダム誤り訂正符号
を用いることもできる。
正符号として（２２，１６）ＳＥＣ−ＤＥＤ符号を用い
たが、符号長は多重数などに応じて任意に選択すること
ができるし、訂正誤り数、検出誤り数も任意に選ぶこと
ができる。例えば２ビット誤り検出を行わない１ビット
誤り訂正（ＳＥＣ）符号や２ビット誤り訂正３ビット誤
り検出符号等が考えられる。また、ハミング符号、ＢＣ
Ｈ符号、Ｇｏｌａｙ符号など他のランダム誤り訂正符号
を用いることもできる。
【００３９】さらに、第２、第３の実施例ではバイト誤
り訂正符号として（８０，６４）Ｓ８ＥＣ符号と（４
０，３２）Ｓ４ＥＣ符号を用いたが、符号長、バイト長
は多重数などに応じて任意に選択することができるし、
訂正誤り数、検出誤り数も任意に選ぶことができる。例
えばバイト長４ビットの１バイト誤り訂正２バイト誤り
検出（Ｓｉｎｇｌｅ ４−ｂｉｔ Ｅｒｒｏｒ Ｃｏｒ
ｒｅｃｔｉｎｇ Ｄｏｕｂｌｅ ４−ｂｉｔ Ｅｒｒｏ
ｒ Ｄｅｔｅｃｔｉｎｇ，Ｓ４ＥＣ−Ｄ４ＥＤ）符号や
バイト長８ビットの１バイト誤り訂正２バイト誤り検出
（Ｓｉｎｇｌｅ８−ｂｉｔ Ｅｒｒｏｒ Ｃｏｒｒｅｃ
ｔｉｎｇ Ｄｏｕｂｌｅ ８−ｂｉｔＥｒｒｏｒ Ｄｅ
ｔｅｃｔｉｎｇ，Ｓ８ＥＣ−Ｄ８ＥＤ）符号、あるいは
バイト長４ビットの２バイト誤り訂正（Ｄｏｕｂｌｅ
４−ｂｉｔ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ，Ｄ４
ＥＣ）符号やバイト長８ビットの２バイト誤り訂正（Ｄ
ｏｕｂｌｅ ８−ｂｉｔ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔ
ｉｎｇ，Ｄ８ＥＣ）符号等が考えられる。また、リード
・ソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）符号など他の
バイト誤り訂正符号を用いることもできる。
り訂正符号として（８０，６４）Ｓ８ＥＣ符号と（４
０，３２）Ｓ４ＥＣ符号を用いたが、符号長、バイト長
は多重数などに応じて任意に選択することができるし、
訂正誤り数、検出誤り数も任意に選ぶことができる。例
えばバイト長４ビットの１バイト誤り訂正２バイト誤り
検出（Ｓｉｎｇｌｅ ４−ｂｉｔ Ｅｒｒｏｒ Ｃｏｒ
ｒｅｃｔｉｎｇ Ｄｏｕｂｌｅ ４−ｂｉｔ Ｅｒｒｏ
ｒ Ｄｅｔｅｃｔｉｎｇ，Ｓ４ＥＣ−Ｄ４ＥＤ）符号や
バイト長８ビットの１バイト誤り訂正２バイト誤り検出
（Ｓｉｎｇｌｅ８−ｂｉｔ Ｅｒｒｏｒ Ｃｏｒｒｅｃ
ｔｉｎｇ Ｄｏｕｂｌｅ ８−ｂｉｔＥｒｒｏｒ Ｄｅ
ｔｅｃｔｉｎｇ，Ｓ８ＥＣ−Ｄ８ＥＤ）符号、あるいは
バイト長４ビットの２バイト誤り訂正（Ｄｏｕｂｌｅ
４−ｂｉｔ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ，Ｄ４
ＥＣ）符号やバイト長８ビットの２バイト誤り訂正（Ｄ
ｏｕｂｌｅ ８−ｂｉｔ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔ
ｉｎｇ，Ｄ８ＥＣ）符号等が考えられる。また、リード
・ソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）符号など他の
バイト誤り訂正符号を用いることもできる。
【００４０】
【発明の効果】以上、実施例で詳細に述べたように、本
願の第１の発明、第２の発明、第３の発明は何れも並列
デジタル信号を直列信号に変換して伝送するデータ伝送
装置において、伝送路上で生じるバースト誤りを訂正す
る効果を有する。第１の発明では、伝送路において符号
化回路の数Ｍと同じ長さまでのバースト誤りを訂正する
ことができる。
願の第１の発明、第２の発明、第３の発明は何れも並列
デジタル信号を直列信号に変換して伝送するデータ伝送
装置において、伝送路上で生じるバースト誤りを訂正す
る効果を有する。第１の発明では、伝送路において符号
化回路の数Ｍと同じ長さまでのバースト誤りを訂正する
ことができる。
【００４１】第２の発明では、伝送路においてバイト誤
り訂正符号のバイト長Ｎに等しい長さのバイト誤りを訂
正することができる。バイト誤り訂正であるため、２バ
イトにまたがるバースト誤りを訂正することはできない
が、本願の第１の発明と比べると、符号化回路、復号回
路が１個で済む、伝送路でのビットレートを下げること
ができる等の効果がある。
り訂正符号のバイト長Ｎに等しい長さのバイト誤りを訂
正することができる。バイト誤り訂正であるため、２バ
イトにまたがるバースト誤りを訂正することはできない
が、本願の第１の発明と比べると、符号化回路、復号回
路が１個で済む、伝送路でのビットレートを下げること
ができる等の効果がある。
【００４２】第３の発明では、伝送路においてＫバイト
連続誤りを訂正することができる。本願の第２の発明と
比較すると、Ｋバイトにまたがるバースト誤りを訂正す
ることができる、すなわち、最低でも（Ｋ−１）Ｎ＋１
ビットの長さのバースト誤りを訂正することができると
いう更なる効果がある。また、符号化回路、復号回路の
数は第２の発明と比べてＫ倍になるが、バイト長が１／
Ｋになることにより符号化回路、復号回路の規模は格段
に小さくなり、全体としてのハード量は削減されるとい
う効果や、インタリーブ、デインタリーブに参加する並
列／直列変換回路、直列／並列変換回路の数が１／Ｋに
なることにより配線が簡単になるという効果もある。
連続誤りを訂正することができる。本願の第２の発明と
比較すると、Ｋバイトにまたがるバースト誤りを訂正す
ることができる、すなわち、最低でも（Ｋ−１）Ｎ＋１
ビットの長さのバースト誤りを訂正することができると
いう更なる効果がある。また、符号化回路、復号回路の
数は第２の発明と比べてＫ倍になるが、バイト長が１／
Ｋになることにより符号化回路、復号回路の規模は格段
に小さくなり、全体としてのハード量は削減されるとい
う効果や、インタリーブ、デインタリーブに参加する並
列／直列変換回路、直列／並列変換回路の数が１／Ｋに
なることにより配線が簡単になるという効果もある。
【図１】本発明の第１実施例のブロック構成図である。
【図２】第１実施例における信号のフレーム構成図であ
る。
る。
【図３】本発明の第２実施例のブロック構成図である。
【図４】第２実施例における信号のフレーム構成図であ
る。
る。
【図５】本発明の第３実施例のブロック構成図である。
【図６】第３実施例における信号のフレーム構成図であ
る。
る。
【図７】従来の伝送装置の一例を示すブロック構成図で
ある。
ある。
１ 符号化回路 ２ 第１の並列／直列変換回路 ３ 第２の並列／直列変換回路 ４ 光送信機 ５ 光ファイバ ６ 光受信機 ７ 第１の直列／並列変換回路 ８ 第２の直列／並列変換回路 ９ 復号回路 １０ 分割回路 １１ 統合回路 １２ インタリーブ回路 １３ デインタリーブ回路 ２０ 第１のフレームパルス ２１ 第２のフレームパルス
Claims (3)
- 【請求項１】 送信側には、入力されたＮ×Ｍ（Ｎは２
以上の整数、Ｍは自然数、以下同じ）ビット幅の並列デ
ジタル信号をＮ個のＭビット幅の並列デジタル信号に分
割する分割回路と、この分割回路から出力されたＭビッ
ト幅の並列デジタル信号をランダム誤り訂正符号化して
Ｌ（ＬはＭより大きい整数、以下同じ）ビット幅の並列
デジタル信号を出力するＮ個の符号化回路と、この符号
化回路から出力されたＬビット幅の並列デジタル信号を
直列デジタル信号に変換するＮ個の第１の並列／直列変
換回路と、このＮ個の第１の並列／直列変換回路から出
力されたＮ本の直列デジタル信号をＮビット幅の並列デ
ジタル信号と見なしてこのＮビット幅の並列デジタル信
号を直列デジタル信号に変換する第２の並列／直列変換
回路とを備え、受信側には、直列デジタル信号をＮビッ
ト幅の並列デジタル信号に変換する第１の直列／並列変
換回路と、この第１の直列／並列変換回路から出力され
たＮビット幅の並列デジタル信号をＮ本の直列デジタル
信号と見なして各々の直列デジタル信号をＬビット幅の
並列デジタル信号に変換するＮ個の第２の直列／並列変
換回路と、この第２の直列／並列変換回路から出力され
たＬビット幅の並列デジタル信号を誤り訂正復号してＭ
ビット幅の並列デジタル信号を出力するＮ個の復号回路
と、この復号回路から出力されたＮ個のＭビット幅の並
列デジタル信号を統合してＮ×Ｍビット幅の並列デジタ
ル信号を出力する統合回路とを備える並列データ伝送装
置。 - 【請求項２】 送信側には、入力されたＮ×Ｍビット幅
の並列デジタル信号であるＮビットを１バイトとしたＭ
バイト幅の並列デジタル信号をバイト誤り訂正符号化し
てＬバイト幅の並列デジタル信号を出力する１個の符号
化回路と、この符号化回路から出力されたＬバイト幅の
並列デジタル信号の各々のバイトをＮ個のＬビット幅の
並列デジタル信号に振り分ける１個のインタリーブ回路
と、前記Ｌビット幅の並列デジタル信号を直列デジタル
信号に変換するＮ個の第１の並列／直列変換回路と、前
記Ｎ個の第１の並列／直列変換回路から出力されたＮ本
の直列デジタル信号をＮビット幅の並列デジタル信号と
見なしてこのＮビット幅の並列デジタル信号を直列デジ
タル信号に変換する第２の並列／直列変換回路とを備
え、受信側には、直列デジタル信号をＮビット幅の並列
デジタル信号に変換する第１の直列／並列変換回路と、
この第１の直列／並列変換回路から出力されたＮビット
幅の並列デジタル信号をＮ本の直列デジタル信号と見な
して各々の直列デジタル信号をＬビット幅の並列デジタ
ル信号に変換するＮ個の第２の直列／並列変換回路と、
この第２の直列／並列変換回路から出力されたＮ個のＬ
ビット幅の並列デジタル信号の各々から１ビットずつを
集めたＮビットを１バイトとしてＬバイト幅の並列デジ
タル信号を作る１個のデインタリーブ回路と、このデイ
ンタリーブ回路から出力されたＬバイト幅の並列デジタ
ル信号を誤り訂正復号してＭバイト幅であるＮ×Ｍビッ
ト幅の並列デジタル信号を出力する１個の復号回路とを
備える並列データ伝送装置。 - 【請求項３】 送信側には、入力されたＫ×Ｍ×Ｎ（Ｋ
は２以上の整数、以下同じ）ビット幅の並列デジタル信
号をＫ個のＭ×Ｎビット幅の並列デジタル信号に分割す
る分割回路と、Ｎビットを１バイトとしてＭバイト幅の
並列デジタル信号をバイト誤り訂正符号化してＬバイト
幅の並列デジタル信号を出力するＫ個の符号化回路と、
この符号化回路から出力されたＬバイト幅の並列デジタ
ル信号の各々のバイトをＮ個のＬビット幅の並列デジタ
ル信号に振り分けるＫ個のインタリーブ回路と、前記Ｌ
ビット幅の並列デジタル信号を直列デジタル信号に変換
するＫ×Ｎ個の第１の並列／直列変換回路と、このＫ×
Ｎ個の第１の並列／直列変換回路から出力されたＫ×Ｎ
本の直列デジタル信号をＫ×Ｎビット幅の並列デジタル
信号と見なしてこのＫ×Ｎビット幅の並列デジタル信号
を直列デジタル信号に変換する第２の並列／直列変換回
路とを備え、受信側には、直列デジタル信号をＫ×Ｎビ
ット幅の並列デジタル信号に変換する第１の直列／並列
変換回路と、この第１の直列／並列変換回路から出力さ
れたＫ×Ｎビット幅の並列デジタル信号をＫ×Ｎ本の直
列デジタル信号と見なして各々の直列デジタル信号をＬ
ビット幅の並列デジタル信号に変換するＫ×Ｎ個の第２
の直列／並列変換回路と、この第２の直列／並列変換回
路から出力されたＫ×Ｎ個のＬビット幅の並列デジタル
信号のうちＮ個から１ビットずつを集めたＮビットを１
バイトとしてＬバイト幅の並列デジタル信号を作るＫ個
のデインタリーブ回路と、このデインタリーブ回路から
出力されたＬバイト幅の並列デジタル信号を誤り訂正復
号してＭバイト幅の並列デジタル信号を出力するＫ個の
復号回路と、このＫ個の復号回路から出力されたＫ個の
Ｍ×Ｎビット幅の並列デジタル信号を統合してＫ×Ｍ×
Ｎビット幅の並列デジタル信号を出力する統合回路とを
備える並列データ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10792095A JP2822922B2 (ja) | 1995-04-08 | 1995-04-08 | 並列データ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10792095A JP2822922B2 (ja) | 1995-04-08 | 1995-04-08 | 並列データ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08279799A true JPH08279799A (ja) | 1996-10-22 |
| JP2822922B2 JP2822922B2 (ja) | 1998-11-11 |
Family
ID=14471406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10792095A Expired - Fee Related JP2822922B2 (ja) | 1995-04-08 | 1995-04-08 | 並列データ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822922B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006087792A1 (ja) * | 2005-02-17 | 2006-08-24 | Fujitsu Limited | 符号化装置及び符号化方法 |
| US7555695B2 (en) | 2004-06-09 | 2009-06-30 | Fujitsu Limited | Data transmitting apparatus, data receiving apparatus, data transmitting method, and data receiving method |
| JP2010130193A (ja) * | 2008-11-26 | 2010-06-10 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
| JP2014099939A (ja) * | 2014-02-28 | 2014-05-29 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
| US10917116B2 (en) | 2017-03-09 | 2021-02-09 | Mitsubishi Electric Corporation | Error correction device and error correction method |
| CN117650870A (zh) * | 2023-12-06 | 2024-03-05 | 北京荷智科技有限公司 | 一种基于纵向编码纠错的通信方法、系统、设备及介质 |
-
1995
- 1995-04-08 JP JP10792095A patent/JP2822922B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7555695B2 (en) | 2004-06-09 | 2009-06-30 | Fujitsu Limited | Data transmitting apparatus, data receiving apparatus, data transmitting method, and data receiving method |
| WO2006087792A1 (ja) * | 2005-02-17 | 2006-08-24 | Fujitsu Limited | 符号化装置及び符号化方法 |
| JP2010130193A (ja) * | 2008-11-26 | 2010-06-10 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
| US8572453B2 (en) | 2008-11-26 | 2013-10-29 | Sumitomo Electric Industries, Ltd. | Error correcting decoding apparatus for decoding low-density parity-check codes |
| US8904259B2 (en) | 2008-11-26 | 2014-12-02 | Sumitomo Electric Industries, Ltd. | Error correcting decoding apparatus for decoding low-density parity-check codes |
| US9203433B2 (en) | 2008-11-26 | 2015-12-01 | Sumitomo Electric Industries, Ltd. | Error correcting decoding apparatus for decoding low-density parity-check codes |
| JP2014099939A (ja) * | 2014-02-28 | 2014-05-29 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
| US10917116B2 (en) | 2017-03-09 | 2021-02-09 | Mitsubishi Electric Corporation | Error correction device and error correction method |
| CN117650870A (zh) * | 2023-12-06 | 2024-03-05 | 北京荷智科技有限公司 | 一种基于纵向编码纠错的通信方法、系统、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2822922B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2715900B2 (ja) | 並列データ伝送装置 | |
| US6425107B1 (en) | Data encoder/decoder for a high speed serial link | |
| US8990653B2 (en) | Apparatus and method for transmitting and recovering encoded data streams across multiple physical medium attachments | |
| US4809273A (en) | Device for verifying operation of a checking code generator | |
| EP0491868B1 (en) | Error detection for fiber distributed interfaced optic link | |
| US20100262887A1 (en) | High Integrity Data Network System and Method | |
| US20070168835A1 (en) | Serial communications system and method | |
| JP3922819B2 (ja) | 誤り訂正方法及び装置 | |
| JP3419520B2 (ja) | データ通信方法および装置 | |
| JP2822922B2 (ja) | 並列データ伝送装置 | |
| JPH03171826A (ja) | デジタル信号用の改良したデータと順方向誤り制御の符号化法 | |
| JP2003318865A (ja) | 信号伝送システム | |
| US5121397A (en) | Method and apparatus for producing order independent signatures for error detection | |
| WO1982001094A1 (en) | Error monitoring in digital transmission systems | |
| US6532564B1 (en) | Encoder for multiplexing blocks of error protected bits with blocks of unprotected bits | |
| JPH0629956A (ja) | Ｓｄｈ信号における誤り訂正符号挿入処理方式及び光伝送装置 | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| JP2002176463A (ja) | 雑音免疫性内部データ通信方式 | |
| US20030106013A1 (en) | Architecture for multi-symbol encoding and decoding | |
| JP3173713B2 (ja) | エラー訂正符号化方法および送受信装置 | |
| JP2593071B2 (ja) | 誤り訂正機能を有するバイフエーズ符号伝送方法 | |
| JPH03297236A (ja) | データ伝送方式 | |
| JPH02248120A (ja) | ディジタル伝送装置の誤り訂正用符号器／復号器システム | |
| KR0128847B1 (ko) | 에이에이엘 타입5 (AA Type 5)서비스를 위한 순방향에러제어의 병렬처리장치 | |
| JPS60133A (ja) | デイジタル伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |