JPH03171826A - デジタル信号用の改良したデータと順方向誤り制御の符号化法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、デジタル通信方式、詳しくは、伝送されたデ
ジタル信号の正確な受信を容易にする改良した符号法に
関するものである。

〔従来の技術〕

同軸ケーブルまたはオプチカルファイバー伝送路などの
通｛３チャンネルで伝送されるデジタル通信の信号は、
一般に符号化されており、通信チャンネル内のノイズに
より伝送中に信号の変化があっても、受｛３側で正確に
容易に受信される。この応用にもとすいて、改良された
コード特性に関するデータの符号化あるいは誤り防止の
符号化が採用されている。

データの符号化には、情報すなわちデータ信号のビット
列を、受信を容易にする限定された最大ランレングス、
限定された累積Ｄ　Ｃ−ｏｆｆｓｅｔ，ほかの信号特性
によって一般に特性づけれたコード語へ翻訳あるいは変
換することが必要である。特に、データの符号化は、Ｎ
ビットのコード語（すなわちＮビットブロック）をＭビ
ットのコード語（すなわちＭビットブロック）へ変換す
ることより戒っている。ここで、ＭはＮより大きい。こ
の符号化スキーマにより課せられた“オーバーへッド″
（　ｏｖｅｒｈｅａｄ　）はＭ−Ｎであり、これは１０
０Ｘ　（Ｍ−Ｎ）／Ｎ％のパーセントで表される．符号
化スキーマの効率はＮ／Ｍである，データのビットパタ
ーンを、通信路内にノイズがある状態において高い信頼
性で受信出来るビットパターンに変換するため、データ
を伝送する前に、符号化スキーマは、特別の“オーバヘ
ッド″（ｏｖｅｒｈｅａｄ）ビットをデータに付加する
．例えば、符号化されたデータは、限定されたランレン
グス、限定された累積ＤＣオフセット、あるいは、これ
らの両者を有する。

Ｎビット・データ語をＭビット・コード語に変換する符
号化スキーマは、Ｎｂ／Ｍｂ符号化スキーマと呼ばれる
こともある．例えば、８ｂ／１０ｂ符号化スキーマは、
８ビット・データ語を１０ビット・コード語に変換する
．このようなスキーマドを有し、 は、２ビットあるいは２５％オーバヘッ効率は８０％で
ある． 符号化スキーマのなかには、２種類の符号化されるコー
ド語、すなわちデータ語とコマンド語とを使用可能にし
ているものもある．これは、Ｎｂ／Ｍｂ符号化スキーマ
が、１セットの可能な２Ｎ個のデータ語と、可能な２Ｘ
個のコード語から考えられる２Ｎ個の異なるコード語の
サブセットとの間の１対１マフピングとして考えられる
事実によるものである．この場合、使用されることのな
い２′４　２８個のコード語が残る，しかし、二三の符
号化では、小部分である２′″２Ｎ個のコード語は、デ
ータを表す２Ｎ個のコード語と同じ所望の伝送特性（例
えば、ランレングスと累積ＤＣオフセソト）を有する。

この小部分は、コマンド語と呼ばれているほかのクラス
のコード語を表すために使用される．符号化スキーマに
より、符号化データ語と同じ望ましい伝送特性を有する
かなり多くのコマンド語を符号化出来ることは望ましい
ことである。

データコード語の最大ランレングスを限定することは、
受信側が復号する過程でクロック復元を行う際に有用で
ある．最大ランレングスは、同じ値、すなわち論理１ま
たは論理Ｏのいずれかを有する最大の連続ビット数であ
る。最大ランレングスを限定して、同じ値のビット列の
長さを短くすることは、クロック復元回路が論理ｌとＯ
とのデータ値の間の変換にもとすいてデータの基本夕ロ
ック周波数を検出するので、受信側の正確なクロック復
元を容易にするために重要である。クロソク復元回路は
、データ内の変換もなく間隔を置くビットが多過ぎると
、一般に同期化が出来ない。

従って、短い最大ランレングスを有する符号化スキーマ
を選定することが望ましい． 累積ＤＣアンバランスあるいは全デジタル変動とも呼ば
れている累積ＤＣオフセットは、ビットシーケンスをバ
ランスするために変化しなければならないビット値の数
によって表されることもある。例えば、シーケンスのバ
ランスをとるために、論理１でなければならないビット
が存在するが、そのビットが論理Ｏの値である場合、累
積ＤＣオフセットは１ビットである．あるいは、各論理
０のビットへ重み−１を割りつけ、各論理１のビットへ
重み＋１を割りつけて、連続した列のなかのビットのこ
れらの重みを合計することにより計算された単一の数と
して、累積ＤＣオフセットは与えられる。このように表
すと、上記例のシーケンス内の特別２個の論理０のビッ
トは、−２累積ＤＣオフセットとなる．累積ＤＣオフセ
ットＯのビットシーケンスを、バランスがとれていると
言い、累積ＤＣオフセットが１以上のビットのシーケン
スをアンバランス状態にあると言う．受信側へ伝送され
た一連のビットは、論理Ｏと論理１の値を有するシーケ
ンスより戒っている．受信側の受信回路は、一般に、こ
の２つの論理値を逆極性の電圧として受け、受信回路の
信号電圧は、一連のビットの累積ＤＣオフセットに比例
したＤＣ電圧に近い威分（すなわち、低周波数）を有し
ている。受信回路は、過負荷のない限定されたＤＣ電圧
変動だけを受け入れることが出来るので、受信回路の過
負荷を避けるため、符号化されたデータの累積ＤＣオフ
セットを限定するコードを使用することが望ましい。

さらに、周期的にＤＣバランスを行う符号化スキーマを
使用することが望ましい。ＤＣバランスは、Ｋ個のビッ
トより成る各グループの末端でＴ度Ｏである累積ＤＣオ
フセットとして定義されており、ここでＫは、固定され
たビット数である。

（例えば、Ｋは符号化ワードまたはブロックの長さＭの
１倍または２倍とすることが出来る．）符号化スキーマ
が周期的ＤＣバランスを行うならば、その一連のビット
は、１／Ｋに比例する所定、周波数より低い限定された
スペクトル戒分を有し、これにより、受信回路はこの周
波数より低いすべてのスペクトル戒分を阻止するために
高城フィルタを使用することが出来、これによって、受
信回路のＳ／Ｎ比が改善される。

多くのデータコードが提案され、広くデジタル通信に使
用されて来た．例えば、周知のマンチェスター・コード
（　Ｍａｎｃｈｅｓｔｅｒ　Ｃｏｄｅｓ　）は容易に実
施され、最大ランレングス２を有し、２ビットの周期で
ＤＣバランスしている。不幸なことに、その１００％の
符号化オーバヘッドは、一般的に過剰であるでように思
われる。もう１つの既知のコード、スペリ４　ｂ／５　
ｂコード（　Ｓｐｅｒｒｙ　）、は最大ランレングス４
を有し、単に２５％の符号化オーバヘッドを示すが、無
制限に増大する累積ＤＣオフセットを示すに過ぎない． さらにもう１つの既知のコードはＩ　ＢＭ８　ｂ／１０
ｂコードであり、これは、′ＤＣバランスの分割ブロッ
ク、８　ｂ／１　０　ｂ伝送コード’　（ＡＤＣ−ｂａ
ｌａｎｃｅｄ＋　Ｐａｒｔｉｔｉｏｎｅｄ−Ｂｌｏｃｋ
．　８　ｂ／　１　０　ｂＴｒａｎｓｍｉｓｓｉｏｎ　
Ｃｏｄｅ　）の名称で、ＩＢＭ研究開発誌（Ｉ　ＢＭ　
Ｊ．　Ｒｅｓ，　Ｄｅｖｅｌｏｐ　）　Ｖｏｌ．　２　
５、弘５、１９８３年９月号に記載の論文に述べられて
いる。このＩＢＭ８ｂ／１０ｂコードは、３ｂ／４ｂと
５　ｂ／６　ｂのサブ符号に分解される。このコードは
最大ランレングス５を有し、非常に容易にハードウェア
で実行され、２５％の符号化オーバヘッドも有し、ビッ
トシーケンスの累積ＤＣオフセットを±３に拘束し、す
べでの１０ビット・コード語の末端における累積ＤＣオ
フセットを±１に限定する。残念なことに、多くのアプ
リケーションに対し、Ｉ　ＢＭ８　ｂ／１　０　ｂコー
ドは極く少数のコマンド・コード語しか使用出来ず、最
大ランレングス５は高く、望ましいない．そのほかに、
累積ＤＣオフセットは単に限定されるだけで、周期的に
バランスせず、受信回路のろ過が困難である。

上述のように、あるいは、符号化は伝送された信号に対
し誤り検出と誤り修正とを行うために使用される．誤り
修正コードは、一般に、頭文字“ＥＣＣ″で引用される
。ＥＣＣを使用して受信されたた通信々号の誤りを検出
し、修正する一般的方法は、頭文字“ＦＥＣ”で知られ
ている順方向誤り制御である。順方向誤り制御において
、伝送されたワード、ブロック、すなわち、フレームは
、そのほかに、情報ビットを有している（ＥＣＣ”リダ
ンダンシー′″　“プロテクション、′または“チェッ
ク”、などの記号で呼ばれることもある）．これらの記
号を使用して、受信回路は、受信した信号のビット・シ
ーケンスに存在する誤りを検出する（数主のＦＥＣでは
、誤りの位置を探し出す）。誤りのビットの位置が確認
されると、修正は、単に確認された誤りビットを反転さ
せることにより、例えば論理ｌを論理Ｏに変えるか、あ
るいはこれと逆の反転により、修正が行われる．このよ
うにして、伝送された信号の正確な複製が、再伝送する
必要もなく得られる．誤り保護符号化の好適な様式は、
線型で規則正しいＦＥＣを使用してリダンダンシー記号
を生成する．線式コードの場合、いかなる２個の符号化
された値を合計すると、もう１つの符号化された値が形
成する。系統的コードの場合、各コード語は、符号化さ
れていないデータと同じ部分を有する．従って、生成し
たＦＥＣコードブロックは、符号化されないデータを、
ＦＥＣコードにより生成したりダンダンシー記号と連結
することにより形成される。

このようなＦＥＣコードの例として、４つのハミング距
離（すなわち、すべての２個の有効なコードブロンクが
異なるビット位置の最小数）を有するＨｓａｉｏコード
がある．このハごング距離により、ＦＥＣコードは、伝
送されたビット・シーケンス内の１個の誤りと２個の誤
りを検出する．このようなコードでは、データの入力内
の合計６４個から１２７個のビットを保護するために８
個のリダンダンシー・ビットが必要であり、３２個から
６５個のビットの保護に７個のビット、１６個から３１
個のビットの保護に６個のビット、８個から１５個のビ
ットの保護に５個のビットが必要である。

〔発明が解決しようとする問題点〕

現在のＦＥＣコードスキーマは、一般に、誤りの検出と
修正との問題だけを処理しており、当初に考察したよう
に、データの伝送特性（例えば、ランレングスと累積Ｄ
Ｃオフセット〉を改良しようとしていない．必要とされ
るものは、誤りの検出あるいは修正と、改良されたラン
レングスと累積ＤＣオフセット特性を同時に提供する改
良したコードスキーマである。

〔発明が解決するための手段と作用〕

本発明の第１の面によれば、入力値は、データのコード
語を形成するように、改良した信号特性（例えば、限定
された最大ランレングスと限定された累積ＤＣオフセッ
ト）に関してデータ符号化され、それにより、総括的に
ブロックと称されている多くのデータワード語は、通常
の線型で規則的順方向誤り制ｍ（ＦＥＣ）コードを適切
に使用して、誤り保護の符号化されて、ＦＥＣコード・
ブロンクを生成する．ブロック内のデータ・コード語に
等しい多くの検査ビットあるいはＦＥＣビットを生成し
、次に１個のＦＥＣビットとその補数が各連続したコー
ド語の間に挿入されるように、１個のＦＥＣビットとそ
の２進補数を各データコード語に連結することにより、
ＦＥＣコードプロットが好適に形成される。

本発明の利点は、誤りの保護と修正、限定されたランレ
ングス、限定された累積ＤＣオフセットなどが同時に行
われることである．各ＦＥＣビットは、その補数と１対
になるので、ＦＥＣビットはそれ自身の累積ＤＣオフセ
ットを取り入れない。

従って生成したＦＥＣコード・ブロックは、データ・コ
ード語と同じ限定された累積ＤＣオフセットを有する．
好適に、データ符号化スキーマは、本発明のもう１つの
面により明らかにされているように、使用され、各コー
ド語の末端でＯまたは１ビットの累積ＤＣオフセットを
行っており、これにより、本発明によるＦＥＣ符号化ブ
ロックは、また、Ｏあるいは１ビット以下の累積ＤＣオ
フセットを有する． そのほかに、ＦＥＣビットとその補数を各連続したコー
ド語の間に配置することにより、同一値を有する連続ビ
ットのランが１つのコード語を飛び越えて次のコード語
の始めに伸長することが防止され、ビットシーケンス内
に限定されたランレングスが容易に形成される。例えば
、コード・スキーマが、１個のコード語内に３個の連続
ビットより大きいランを防止するように設計されたとす
ると、１つのコードが３個の鍮理ｌのビットで終り、後
続のコード語は３個の論理ｌのビットで始まり、その結
果、一連の結合した６個の論理１ビットを生成する可能
性がある。本発明は、２つのコード語の間にｌ対の相補
ビットを挿入して、６個よりむしろ４個のランレングス
を生成することにより、この問題を克服している。

本発明は、もう１つの面により、１０ビットあるいは２
０ビットのデータ符号化スキーマとの組合せで、一層有
利に使用される。もう１つの面では、本発明は、ランが
コード語の最初と最後のビットを有するならばランレン
グスを３ビットに限定し、かつ１つのコード語内のラン
レングスを４ビットに限定している．この発明的ＦＥＣ
符号化スキーマが、発明的１０ビットコード、あるいは
発明的２０ビットコードと組合わされている場合、生成
するＦＥＣ符号化ブロック・コードは、最大ランレング
ス４であり、最大累積ＤＣオフセットは１ビットである
。

例えば、１つの好適な実施例の場合、９６ビッ｝ＦＥＣ
コードのブロックは、８個の１０ビット・データ・コー
ド語（８　ｂ／１　０　ｂデータ符号器より生或される
）、８ＦＥＣビフト、ＦＥＣビフトの補数である８ビッ
トとまり形成される。８　ＦＥＣビットは、通常のＦＥ
Ｃアルゴリズム、例えば、前述のＨｓｉａｏ　Ｆ　Ｅ　
Ｃスキーマを使用して８０データ・ビット（８個の１０
ビット・コード語）から誘導される．これらは、各対の
データ・コード語の間に、最後のデータ・コード語に続
くように配置されており、ＦＥＣの補数の対、すなわち
、ＦＢＣ記号の１ビットとその１ビフトの補数である。

８　ＦＥＣビットは、９６ビットブロック全体を保護す
る．このようにして、この符号化スキーーマによって、
誤り保護符号化と結合したオーバヘソドは２５％である
（８　ｂ／１　０　ｂデータ符号化オーバヘソドと同じ
）。９６ビット・ブロック符号化スキーマのもう１つの
利点は、これが、多重８ビットまたは１６ビットのデー
タ・コード語収納することが出来、この８ビット志向ハ
ードウエア及びプログラムと両立することである．もう
１つの好適な実施例において、各１６ビット入力データ
値は、９ビット・コード語と１１ビット・コード語との
組合せより戒る２０ビット・データ・コード語へ符号化
される。好適な１６ｂ／２０ｂ符号化スキーマはランレ
ングスを４に限定し、各２０ビット・コード語組合せの
末端でＤＣバランスを行う．（好適なハードウエアの実
行は、プリコーダ（　Ｐｒｅｃｏｒｄｅｒ　）と各８　
ｂ／９　ｂ及び１０ｂ／ｌｌｂサブ・符号器とにより行
われ、これらは総合的に１６ｂ／２０ｂ符号化を行う．
）次に、８ビットＦＥＣは、４個の２０ビット・コード
語組合せより成る８０ビット・ブロックより生成される
。１個のＦＥＣビットとその２進補数は、各９ビットと
１１ビット・データ・コード語へ連結され（接頭記号ま
たは接尾記号として）、９６ビットＦＥＣブロックを生
成する。

好適に、９ビット、１０ビット、または１ｌビットのデ
ータ・コード語を、前述の各種ＦＥＣ内に形成するため
に使用されたデータ符号化を行う場合、３／４／３最大
ランレングス・コード語は、記憶されたル，クアップ表
より選択されるか、あるいは、論理素子を使用して生成
される。このようなコード語のランレングスは、コード
語の最初のビット〈ランレングスの初め）あるいは最後
のビット（ランレングスの終り）のいずれかを有するビ
ットのランまたはシーケンスに関して、３より大きくな
く、各中間のシーケンス、すなわち最初または最後のビ
ットを含まないランに関して、４より大きくない。

かような３／４／３コード語を選択し、ＦＥＣ補数組合
せをデータ・コード語の間に並列に配置することにより
、中間のコード語のランレングス、及び当然、内側のコ
ード語の最大ランレングスは４に限定される。中間コー
ド語限定の理由は、終りのランレングス３と次の単一Ｆ
ＥＣビットとを加えると（コード語の終りのビットと同
一論理値である場合）、初めのランレングス３と前の変
換されたＦＥＣビットを生成するように、同様に値づけ
されたビフト４の最大数列が生成される．仮りに、ＦＥ
Ｃ補数組合せがデータ・コード語の間に挿入されないと
すると、中間のコード語のランレングスは、３＋３＝６
となる。このように、挿入ＦＥＣ組合せを使用すること
により、デジタル信号のビット・シーケンスに関し、よ
り短い最大ランレングスが達威される。

さらに、ランの流れの累積ＤＣオフセットは、データ・
コード語を適切に選定し連結することにより、最小にな
る。例えば、８　ｂ／１　０　ｂ符号化の場合、各人力
値は、Ｏ　（すなわち、バランスしたコード語〉あるい
は１　（すなわち、アンバランスしたコード語）の累積
ＤＣオフセットを有するデータ・コード語へ符号化され
る。従って、もう１つの人力値を次のアンバランス・コ
ード語へ符号化すると、そのアンバランスは、前のアン
バランス・コード語のアンバランスを相殺するように選
定される。言いかえると、データ・コード語は、バラン
スするように、すなわち、可能な程度まで、逆の累積Ｄ
Ｃオフセットと関連したコード語と１対となるように選
定される。その結果、ＦＥＣコード・ブロックは、偶数
個のアンバランスデータ・コード語を有する場合は常に
、バランスしており、奇数個のアンバランス・データ・
コード語を有する場合は常に、最小の累積ＤＣオフセッ
ト１ビットを有する。従って、すべてのコード語の末端
における累積ＤＣオフセットは、１ビットより大きくな
い。

同様に、上述の１　６　ｂ／２　０　ｂ符号化の場合、
符号化された９ビット部とｌ１ビット部との各対は、互
いに相殺する逆の累積ＤＣオフセソトを有する。従って
、これらの部分の複数の対を有するＦＥＣブロックは、
ＤＣバランスされている。

本発明のもう１つの面により、相補ＦＥＣビ，トの各対
が、復号の前にＦＥＣコード・ブロックの適切なフレー
ミングを得るために、受信回路で使用される。フレーミ
ング回路は、受信した信号のビットを調べ、ＦＥＣ相補
の各対とデータ・コード語との誤りを検出し、誤りが最
小になるまでフレームの境界を滑らせることにより、ブ
ロックの境界を確認する。次に、ＦＥＣコード・プロフ
クを復号するため、最初のＦＥＣ復号が、ＦＥＣコード
・ブロック全体について行われ、ＦＥＣビット、その補
数、データ・コード語を復元し、その後、データコード
語内の検出された誤りが修正されて、最後に、データの
復号が行なわれて、潜在している情報を復元する。

限定された累積ＤＣオフセットを有するデータ・コード
語を生成するための上述の技術は、誤り保護の符号化を
使用していないアプリケーションに採用することが出来
ることは、明らかである。例えば、２／４／２コードは
、この技術と関連して使用し、最大ランレングス４とデ
ジタル信号のビット・シーケンス内の限定された累積Ｄ
Ｃオフセットとを得ることが出来る。あるいは、ダミー
の補数の対が、コード語の間に置かれる。

本発明は、上述の、多様にして新しい符号化技術と、以
降に明らかにされる実施例で例証される他の技術とより
戒っており、本発明の範囲は、付属の各請求範囲におい
て示されるであろう。

〔実施例〕

＋ｌ．ｌ　　データとＦＥＣの符号化回路第１図は、２
つの３２ビットのデータ信号を９６ビットのＦＥＣコー
ド・ブロックへ変換するデータ符号化とＦＥＣ符号化の
回路を示す。データ信号は、それぞれ、２つの１６ビッ
トの部分、ＤＡＴＡＯとＤＡＴＡＩ、より戒っており、
各部分は、例えば、データあるいはコマンドの情報を表
しており、２つの２ビットコマンド信号、ｃＭＤｏとＣ
ＭＤＩ、の１つと連結している．各コマンド信号は、関
連の部分がコマンド情報を有するが、しないか、すなわ
ちコマンド信号であるか、でないか、または、データ情
報を有するか、しないか、すなわちデータ信号であるか
、でないかを確認する値を有している。

各部分のＤＡＴＡＯとＤＡＴＡＩは、関連のコマンド信
号と共に、１　６　ｂ／２　０　ｂデータ符号器１４ａ
と１４ｂへ送られる。データ符号器１４ａと１４ｂは、
部分ＤＡＴＡＯとＤＡＴＡ　Ｉを各２０ビット・データ
・コード語へ翻訳し、次に翻訳された信号は、各レジス
タ１６ａと１６ｂに記憶される。レジスタ１６ａと１６
ｂに記憶された２つの２０ビット・データ・コード語は
、次に、１対２のディマルチプレクサ１８に提供され、
ディマルチブレクサは、それらを、データ符号器１４ａ
と１４ｂによりその前後に生成された他の２つの２０ビ
ット・データ・コード語に連結する。

その後、４つの２０ビット・データ・コード語は、８０
ビット・ブロックとしてレジスタ２０へ加えられる。好
適に、その８０ビット・ブロック内の各データ・コード
語は、それ自身がＤＣバランスしている。もし、８０ビ
ット・ブロックが、ＤＣバランスしていないデータ・コ
ード語を有するならば、そのデータ・コード語は可能な
限りのオフセットしているアンバランスを有しており、
従って、８０ビット・ブロック全体は、最小の累積ＤＣ
オフセットを有しているか、あるいは、ＤＣバランスし
ている。これを達成する技術は以降に説明される。

次に、データ・コード語の８０ビットは、ＦＥＣ記ジェ
ネレータ２２とレジスタ２４のどちらへも送られる。Ｆ
ＥＣ記号ジェネレータ２２は、８ビッ｝ＦＥＣ記号、す
なわち、順方向誤り制御に使用するＥＣＣ記号をデータ
・コード語から生成する。これらのＦＥＣビットは、８
ビット・インバータ２６へ及びレジスタ２４へは直接に
加えられる。インバータ２６は、ＦＥＣ記号のビットの
値を反転し、これにより反転された、すなわち相補ＦＥ
Ｃビフトを発生し、これがレジスタ２４へ送られる。

レジスタ２４は、データ・コード語、ＦＥＣビット、反
転されたＦＥＣビットを挿入された形で連結する。詳し
くは、８個の２０ビフト・データ・コード語の後に、１
個の８　ＦＥＣビットとその相補ビットが続く。言いか
えると、補数ＦＥＣの組は、符号化されたデータのＦＥ
Ｃコード・ブロック内に分散する。これは、中間のコー
ド語のランレングスを有効に限定するだけでなく、補数
ＦＥＣの組がＤＣバランスされ、従って、８０ビット・
ブロックの累積ＤＣオフセットはそのままで変らない。

９６ビットＦＥＣコード・ブロックは、６：１のマルチ
プレクサ２６へ入力されて、その後レジスタ２８に記憶
される１６ビットＤＡＴＡ　−　ＯＵＴＰＵＴが１６ビ
ット直列伝送のために生成される。

符号化回路１０は、２つの並列に配置された１　６　ｂ
／２　０　ｂデータ符号器１４ａと１４ｂを使用して、
１６ビソｌ−ＤＡＴＡ入力信号を処理するが、本技術の
当事者には明らかのように、４つの並列の８ｂ／１０ｂ
符号器が、回路１０を適切に使用することにより、前記
の符号器１４ａと１４ｂの代りに使用することが出来る
。１６ｂ／２０ｂと８　ｂ／１　０　ｂ符号に関する各
種の実施例が以降に詳細に説明されている。

各データ符号器１４ａと１４ｂの好適な実施例では、プ
リコーディング（　Ｐｒｅｃｏｄｉｎｇ　）及び８ｂ／
９ｂと１０ｂ／ｌｌｂサブエンコーディング（　Ｓｕｂ
ｅｎｃｏｄｉｎｇ　）が使用されている。これにより、
９ビットと１１ビットのデータ・コード語が生成される
。２０Ｂサブ・ブロック構成を９ｂとｌｌｂとに分割す
ることにより、符号化と復号化が容易になり、最大ラン
レングスと累積ＤＣオフセットとを拘束することが出来
る．データ・コード語を適切に選択することにより、９
ビットと１１ビットの各部分内のＤＣアンバランスは、
１つの論理１または論理Ｏの値に拘束され、これは奇数
長の部分による可能な最小のアンバランスである。合成
２０ビット・シーケンスは、バランスされた状態に作威
される。さらに、以降に説明されるように、３／４／３
最大ランレングス標準に合致する９ビットと１１ビット
のデータ・コード語のサブセントを使用すると、最大ラ
ンレングスは４に限定される。

このタイプのデータ・コードにより、ＦＥＣコード・ブ
ロックを生成する場合、単一のＦＥＣとＦＥＣの変換さ
れたビットは、９ビットと１１ビットの部分の間に１対
となって配置され、最大ランレングスを減少する． このようにして、ＦＥＣコード・ブロックは、４個の２
０ビットのサブ・ブロック部構戒の形で、合計１６ＦＥ
’Ｃビットと８０ビットの符号化データより戒っている
。各サブ・ブロンクは、ＤＣバランスされている。この
モジュールがバランスした１６Ｂ／２０Ｂサブ・ブロッ
クは、チップの設計を容易にしており、８／５、１　６
／１　４、３２／２０及び６　４／６　２データ／コマ
ンド・ビット長のワードの使用を可能にしている。

表現を変えて言えば、コード・ブロックはそれぞれ２４
ビットで同一構造の４個のサブ・ブロックより構威して
いる。各２４ビットのサブ・ブロックは、２０ビットの
符号化されたデータを有しており、このデータは、さら
に９ビットと１ｌビ，７トの部分に細分化されている。

各部分の間には、１ピットのＦＥＣとその反転ビットが
ある。１１ビット部分の末端に、付加ＦＥＣと反転され
たＦＥＣとのビットがある。各２４ビットのサブ・ブロ
ックは、２個のＦＥＣビットを有し、サブ・ブロックは
４個あるので、ブロック全体は８個のＦＥＣビットを有
する。従って、ブロックの構造は次のようになる。

ブロック＝ 〔２４ビット・サブ・ブロック〕　〔２４ビット・サブ
・ブロック〕＋ 〔２４ビット・サブ・ブロック〕　〔２４ビット・サブ
・ブロック〕 サブ・ブロック＝ 〔９ビット・符号化ＤＡＴＡ）（ＦＥＣビット〕〔反転
ＦＥＣビット〕＋ 〔１１ビット・符号化ＤＡＴＡ）（ＦＥＣビット〕　〔
反転ＦＥＣビット〕 （前述の図式の“＋”の記号は、連結、すなわち、真上
の連続した４行で表されたデータが、実際には１つの連
続ビットの列であることを表す。）ＦＥＣ記号ジヱネレ
ータ２２は、効果的に、単一の誤りを修正し、対の誤り
を検出するハミング距離４のＨｓａｉｏブロック符号化
法を使用している。

使用可能なマルチブレクサとディマルチプレクサ及び他
の一般的に使用されるインタフェースと両立するため、
コード長は８の倍数である。８ビットの順方向誤り制御
記号により、６４から１２７ビットより戒るフ゛ロック
　（ＦＥＣビットを含む）を保護することが可能である
。８０ビットのデータ・コード語の長さ（すなわち、４
個の符号化された２０ビット語あるいは８個の１０ビッ
ト語）は、ＦＥＣオーバヘッドを減少し、リンクを効率
的に増大するので、有利である。

このようにして、本発明は、順方向誤り修正能力及び優
れた信号特性（すなわち、短い最大ランレングス及び最
小累積ＤＣアンバランスすなわち周期的バランス）を用
途に関して、例えばオブチカルファイバー伝送媒体によ
る場合に提供する。

データ符号化部による２５％オーバヘッドとＰＥＣ符号
化部による２５％オーバヘンドは、実行に際し単純で実
際的であるブロック符号化法を使用して、達威される。

（２）　　ランレングスの概要 ビット列の最大信号ランレングスは、ビット列より戒る
個々の符号化ワードの最大ランレングス特性により設定
される．符号化ワードのランレングスは、初めのランレ
ングス、中間のランレングス、終りのランレングスによ
り分析される。初めにｉより大きくないランレングスと
、中間でｊより大きくないランレングスと、終りにｋよ
り太きくないランレングスとを有するように拘束された
コードは、ｉ／ｊ／ｋ最大ランレングス符号化と呼ばれ
る。ここで、′ｉ″　“ｊ”ｋ”は整数である。例えば
、２／５／３コードの連続シーケンスは、ｉ＋ｋ＝ｊ＝
２＋３＝５の最大ランレングスを有する一連の列を生成
する．同様に、３／４／３コードの連続シーケンスは、
３／４／３コードの場合、ｊはｉ＋ｋより小さいので、
ｉ＋ｋ＝６の最大ランレングスを有する一連の列を形成
する。しかし、初めと終りのランレングスがＣ　　（“
Ｃ”は正の整数）であるように選定された一連のビット
により分離されている３／４／３コードのシーケンスは
、　Ｃ＋ｉ″　“ｊ″、あるいは“ｋ＋Ｃ”というより
大きいビット列の最大ランレングスを生成する。３／４
／３ワードの最大ランレングスは、ｃ＋ｉ＝ｋ＋ｃであ
る。

３／４／３コード語が、１対の相補ビフトにより分割さ
れる場合、ｃ＝１で、形成されるビット列の最大ランレ
ングスは、ｌ＋ｉ＝ｋ＋ｌ＝４である． 与えられた初め／中間／終りのランレングス標準に合致
するコード語の数は、所要ビット数のすべてのコード語
を列記し、ランレングス標準に違反しているコード語を
削除することにより、算出される。かような手順は、コ
ンピュータにより迅速に行われる．そのほかの参考資料
では、第２図の表は、各種ランレングス標準に合致して
いるコード語数のコンピュータ作戒リストである。

（３１ＦＥＣ相補対セパレー夕を有する８ｂ／１０ｂデ
ータ符号化 上述のように、データ符号化は、８ｂ／１０ｂコード語
を使用して、有利に行われる。本発明により、新しく、
直接的な８　ｂ／１　０　ｂ符号化法は、ＦＥＣ相補ビ
ットの対を使用して、１０ｂコード語の各末端でランレ
ングスを拘束し、２１データ・コードと２７コマンド・
コードを生或する。このコードは、最大ランレングスが
４であり、コード語内に４つのｌまた０ビットの累積Ｄ
Ｃオフセットと、単一ビットの各コード語の末端に最大
累積ＤＣオフセットとを有する。

この８　ｂ／１　０　ｂコードを使用して、常に周期的
バランス（すなわち、各コード語の末端におけるバラン
ス）を保持することは可能ではない。

３／４／３ランレングス標準を満足するバランスした１
０ビフトコード語は２２８個あるだけで、可能性のある
２５６個の各８ビットの未符号化データ語に、独立した
１０ビットのバランス・コード語を割りつけるには不足
している．実行出来る最善の方法は、各コード語の末端
の累積ＤＣオフセットを単一の“１”または“０”に限
定することである．本発明により、これは、出来るだけ
多くの（ｉｌ大２２Ｂ）８ビット・データ語をバランス
し１０ビット・コード語にマッピングし、かつ、残りの
８ビット・データ語をそれぞれ、互いにビットに関して
補数でありかつアンバランスのただ１つのビットを有す
る２つの二者択一の１０ｂコード語のうちの１つにマッ
ピングすることによって達成される。８ビット・データ
語が符号化され、アンバランスな１０ビットコード語の
１つにマップする場合は常に、符号器は、２つの二者択
一のコード語の１つを、累積バランスを復帰させるデー
タ語に関して、選択する。

言い換えると、累積アンバランスが過剰な“１”を有す
るならば、次のアンバランスなコード語は、反対の符号
のアンバランス、すなわち過剰な“０”を有するように
選択される．これは、次のアンバランス・コード語とし
て、アンバランスが最初の符号と判定である符号を選択
することにまり達威される．最も近く先行したアンバラ
ンス・コード語のアンバランスを相殺するように、アン
バランス・コード語をそのように選択することにより、
コード語のすべてのブロックの末端における（従って全
メッセージの末端における）正味の累積ＤＣオフセット
は、単一の“１”あるいは１０″ビットより大きくない
。従って、ビット列は、確実に、周期的にバランスされ
ないが、累積ＤＣオフセットは、適切に定められた限界
内にあるように拘束される。

前述のランレングスと累積ＤＣオフセットの標準に適合
している、使用可能なコード語の数は、計算出来る。バ
ランスした１０ビット語の合部の数は、１０個から５個
を取り出す組合せすなわち、１　０　！／　（５　１Ｘ
５　！）＝２５２である。従って、バランスした１０ビ
ット語により２”＝２５６個のデータ値を表すことは不
可能である．その上、第２図の表に示されているように
、２２８個のバランスした３／４／３コードがあるだけ
である．３／４／３コードは、ＦＥＣ相補ビフトの対と
共に使用されて最大ランレングス４ビット列を生成する
ので、好適である．しかし、第２図に示されてもいるよ
うに、単一の“１”ビットのアンバランスを有するコー
ド語が別個にあって（すなわち、６個の“ｌ”と４個の
“０”）、そのうちの１６５個は、３／４／３標準に適
合する。同様に、過剰な“０”ビットを有する同じ数の
コード語がある。

従って、２２８個の人力値は、バランスしたコード語で
表され、入力値の別の数（最大１６５個）は、最小にア
ンバランスした２個の１０ビット・コード語のどちらか
により表され、各コード語は、ビットに関して互いに補
数である。この方法により、合計で２２８＋１６５＝３
９３個の３／４／３コード語が使用出来る。この３９３
個の１０ビット・コード語のうち、２５６個が８ビット
のデータ語を符号化するために必要であり、従って、残
りの１３７個の１０ビット・コード語は、１３７個の各
種コマンド語（すなわち、１２７個の可能な７ビットの
コマンド語を符号化するには十分過ぎる）。このように
して、この符号化スキーマにより、１０ビット・コード
語は、８ビット・データ語あるいは７ビット・コマンド
語を表すことが出来る。ＦＥＣ相補ビットの対により分
離された３／４／３コードを使用することにより、最大
ランレングス４が保証される。

（４）単一、直接的８　ｂ／１　０　ｂデータ符号器の
図示実施例 第３Ａ図は、単一で直接的な８　ｂ／１　０　ｂデータ
符号器４０を示す。符号器４０は、アンバランス検出器
４２、トグル・フリソプフロップ回路４４、記憶装置４
６とより戒っている。符号器４０は、対応する１０ビッ
ト・コード語がバランスしている８ビット入力語と、コ
ードがアンバランスしているその入力語とを識別する。

アンバランスコード語の相補数の対にマツブされた後者
の入力値に関し、符号器は、先行のランの流れの経過を
考慮しているアンバランス・コード語を選定し、最小の
アンバランスを呈するコード・シーケンスを生成する。

かように、コード語が、論理Ｏより多い論理１を有する
場合は、常に、符号器４０により選択される次のコード
語は、反対のアンバランス、すなわち、論理１より多い
論理１である。

アンバランス検出器４２は、コードがバランスしている
か、いないかを判断する。すなわち、コード語がアンバ
ランスしているか、いないかを認識する。コード語がア
ンバランスしている場合、アンバランス検出器４２は、
値が論理１であるアンバランス信号を生成する。コード
語がバランスしている場合、アンバランス信号値は論理
０である。

アンバランス検出器４２は、入力信号の３つの最も重要
なビン｝　（ＭＳＢ）が、分離した入力Ａ５、Ａ６、Ａ
７として送られるＡＮＤゲート５０を有する。（最も重
要でないビット（ＬＳＢ）である指定されたＡＯからＡ
６は、下記の理由から、アンバランス検出器４２には使
用されない）。

ＡＮＤゲート５０の出力は、最初の入力として、ＯＲゲ
ート５２へ加えられる。この場合、他の入力は、入力信
号がコマンド情報を有するか、そうでないかを示すＣＭ
Ｄ信号である．ＯＲゲート５２の出力は、アンバランス
信号である。

アンバランス検出器４２の動作は、第３Ｂ図に示された
対応する真理値表を参考にして、理解される。しかし、
表を理解するには、次のことを考慮しなければならない
．すなわち、３／４／３の最大ランレングスをも有する
２２８個の１０ｂバランス・コード語（すなわち、５個
の論理１を有する１０ｂコード語〉と、１のアンバラン
ス（４個または６個の論理１を有するコード語）と３／
４／３の最大ランレングスを有する１６５個の１０ｂコ
ード語とがあることは、第２図から明ら？である。これ
らのコード語の数を２進数に変換すると、 ２２８（１０進数）＝１１１００１００　（２進数） １６５（１０進数）＝１０１００１０１　（２進数〉 これらの数を端数切下げると、決められた３／４／３最
大ランレングス標準に適合し、使用可能な２２４（１０
進数）＝１１１０００００　（２進数）個のバランス・
コード語と、１６０（１０進数）＝１０１０００００　
　（２進数）個のアンバランス・コード語が得られる。

かようにして、２２４（１１１０００００■）個より少
ない入力データ信号の値がバランス・コード語により表
され、２２４から２５５個め人カデータの値がアンバラ
ンス・コード語により表され、２５６から３８３個（合
計１２８個）の入力コマンドがアンバランス・コード語
により表される。このスキーマにより、アンバランス・
コード語の識別標準は、３つの最重要なビット（Ａ５、
Ａ６、Ａ７）は１であることである。

ここで、示された背景的情報から、第３Ａ図の表は、容
易に理解される。表において、“１”は論理１を示し、
“０”は論理Ｏを示し、“Ｘ”は論理１または論理Ｏを
示す。データ入力信号とコマンド信号との３つの最重要
なビットだけを使用することにより、アンバランス検出
回路４２は単純化される。

明らかなように、ＡＮＤゲート５０の出力は、その３つ
の入力路Ａ５、Ａ６、Ａ７のすべてが“１”でない場合
、論理Ｏであり、これは２２４個より少ない入力信号の
値を示し、バランス・コード語に相当する．ＡＮＤゲー
｝５０の出力は、入力路がすべて“１”である場合、常
に、論理１であり、これは、２２４個以上の入力信号の
値を示し、アンバランス・コード語である。ＡＮＤゲ−
ト５０の出力が論理１、あるいはコマンド信号が論理１
である場合には常に、ＯＲゲート５２は、論理０の値を
有するアンバランス信号を発生し、いずれの場合、これ
はアンバランスコード語を示す．他方、ＯＲゲート５２
は、すべての信号ビットが論理０の場合、論理Ｏの値を
有するアンバランス信号を発生し、これは２２４個より
少ない入力信号の値を示し、コマンド信号は現れない。

この状態は、バランスコート語に相当する。

トグル・フリップフロップ回路４４は、Ｄタイプ・フリ
ソプフロップあるいはレジスタ４４ｂが最後の信号を記
憶するように、次のアンバランス・コードが生成するま
で、現在の状態を維持するように動作する。伝送される
次のコード語がアンバランスになるたびに、フリップフ
ロップ回路は、その状態を反転する．トグル・フリップ
フロフブ回路４４の出力は、次のアンバランス・コード
に対して、適切なコード・バランスを選択するために、
記憶装置４６へ印加される。

記憶装置４６は、適切に、固定記憶装置（“ＲＯＭ”）
あるいはプログラムド・ロジック・アレイ（“ＰＬ＾”
）として動作し、記憶されたコード語のルックアップ表
を使用して１　０　ｂ／１　０　ｂ符号化を行う。ルッ
クアンプ表は、１０ビット・コード語を各１０ビット入
力へ提供する．１０ビット入力は、トグル・フリソプフ
ロンプ回路４４の単一ビットのアンバランス出力、及び
コマンド信号ＣＭＤとＡＯからＡ７までのデータ・ビッ
トとより戒っており、ＣＭＤとＡＯからＡ７は、遅延さ
れた後（遅延装置４７で、例えばレジスタ・バンクで〉
記憶装置４６へ送られて、回路４４の対応する出力と同
一のクロック・サイクルに一致する。記憶装置４６は、
先に概要説明したコード語の割りつけスキーマを実行し
、２つの相補アンバランス・コード語により表されたこ
れらのデータ入力に関して、先行の符号化された入力の
以前のアンバランスを相殺するように、トグル・フリッ
プフロップ回路４６のアンバランス出力にもとすいて２
つのコード語を選択する。これを行うために必要なコー
ド語の割りつけには、トグル・フリップフロツブ回路４
４の出力が使用され、最後の入力のアンバランスをベー
スにして、あるべきコード語のアンバランスが決定され
る。

第３Ｃ図は、ほかのタイプの符号器を示す。符号器ＲＯ
Ｍ４６Ｃは、各所定の場所に第１１番目のビット、すな
わちアンバランス信号が付加されていることを除いて、
第３Ｂ図のＲＯＭ４６と一般に同じであり、他の１０個
のビットがバランスしたコード語であるか、ないかを示
す．このビットは、第３Ａ図の回路４４と同じトグルフ
リップフロップ回路４７へ送られて、符号器ＲＯＭ４６
Ｃへの同じ入力を生成する。

第３Ｄ図は、符号器ＲＯＭ４６Ｃに記憶されたルックア
ップ表を示す．表内の最初の３つの欄は、ＲＯＭ４６Ｃ
への入力（すなわち、ＲＯＭアドレス）を表し、第４番
目の欄は、１０ビット・コード語入力を表し、第５番目
の欄は、１０ビット・コード語出力を表す． ルックアップ表は、アンバランス信号をトグル・フリッ
プフロップ回路４４ａへ送り、その後、第３Ａ図に関し
て説明しているように、前記表は、それを記憶装置４６
ａへ送る． （５）多重８基のデータ符号化回路 第４図は、並列に配置された多重（例えば４）８基のワ
ードの同時ブロック符号化の合成符号器６０を示す．回
路６０は、４個の並列アンバランス検出器６２ａから６
２ｄと、４個の１０ｂ／１０ｂコンボネント符号器６６
ａから６６ｄと、これらはそれぞれ一般的に第３Ａ図に
示されている通りであり、記憶装置７４とより戒ってい
る。４個の８基のワードが同時に処理される場合、最小
のバランスを達威しようとすると、非ブロンク符号化で
は現れない問題が発生する。具体的には、データあるい
はコマンドの情報を有している、合成符号器６０の各コ
ンボネント符号器６６ａ〜６６ｄへの各１０ビット入カ
ワードは、第３Ａ図に関連して上述したように、出力コ
ード語がアンバランスしているべきか、でないかを示す
が、ブロック内のアンバランスを最小にする適切な選択
は、すべてのコンポネント符号器の性能に依存しており
、従って、生成するランの流れのアンバランスを最小に
するには、コンボネント符号器は相互に依存しかつ外部
からの情報（各コンボネント符号器自身の回路に対して
の外部）に頼る他はない。

その外部情報を提供する１つの方法は、順方向供給信号
を直列に１つのコンボネント符号器から他の符号器へ、
かつ最後のコンボネント符号器から最初の符号器へ戻し
て供給して、最小累積ＤＣオフセットを得るために後続
のコード語の選定することである。残念なことに、順方
向供給信号が符号器から符号器へ順次流れる必要な時間
は、単一クロンクサイクル内で行うには一般に長すぎる
ので、この方法は、いくつかの用途には使用出来ない。

より速い、すなわち好適な方法は、４個のアンバランス
検出器６２ａ〜６２ｄ、固定記憶装置７４、ラッチ７６
とより構威されている選択アンバランス信号ジェネレー
タの使用を必要としているように、第４図に示されてい
る。検出器６２ａ〜６２ｄは、そのアンバランス信号Ｕ
１〜Ｕ４をそれぞれアドレス信号として記憶装置７４へ
送り、記憶装置は、また、先行バランス信号をアドレス
入力の一部として受信する。記憶装置７４は、単一の５
人力／５出力ＲＯＭあるいはＰＩ，Ａである．記憶装置
７４は、選択アンバランス・ルックアップ表を記憶して
いる。ルックアンプ表の出力は、ｉＭ択アンバランス信
号として４本の信号ラインＳｌ−３４を通って合成符号
６６ａ〜６６ｄへ送られる。選択アンバランス信号は、
各４個の合成符号器６６ａ〜６６ｄにより選択されるべ
きコード語の適切なＤＣアンバランス状態を示す。記憶
装１７４の１個の次のバランス出力ビットが、出力が先
行バランス信号であるランチ７６へ送られ、先行バラン
ス信号は、次の選択アンバランス信号を発生するために
使用されるべきアンバランスを示す。ラッチ７６は、次
のバランス信号を保持し、次に、それを記憶装置７４へ
、４つのアンバランス信号Ｕ１〜Ｕ４の次の組がアンバ
ランス検出器４２３〜４２ｄから送られるクロックサイ
クル中に送る．かようにして、次のバランス信号は、先
行アンバランスの経過を提供するために再循環するフィ
ードバンク信号である。

回路の入力ライン上のラッチ７８は、バッファとして働
き、ＣＭＤとＡＯ〜Ａ７の人力を受信して、その入力を
同一クロソクサイクル中に、アンバランス検出器６２ａ
〜６２ｄと符号器６６８〜６６ｄへ送る。ラッチ７６と
７８は、適切に、タイミングを合せて動作する。

記憶装置７４に記憶されている選択アンバランス表は第
４Ａ図に示されており、その表において、“Ｏ”の先行
バランスは、先行累積ＤＣオフセットは−１　（すなわ
ち、６個の“０”と４個の１１”）であることを示し、
″１”の先行バランスは、先行累積ＤＣオフセットは＋
１　（６個の“ｌ”と４個の“０″〉であることを示す
。

同様に、′１”の次のバランスは、次の累積ＤＣオフセ
ットが＋１　（すなわち、６個の″１′と４個の“０”
）であることを示し、“０”の次のバランスは、次のア
ンバランス・コード語が−１の累積ＤＣオフセット（す
なわち、６個の“Ｏ”と４個の“１”）を持つべきであ
ることを示す。

どのコード語がアンバランスになることを示すその入力
信号に応答して、バランス選択表は、符号器６６ａ〜６
６ｄにより使用されるべきアンバランス状態を選択する
．選択アンバランス表の入力４１ｉｌ（Ｕｌ〜Ｕ４）の
１つにある″Ｏ″は、選択されたコード語がバランスに
なることを示し、“ｌ”は、それがアンバランスになる
ことを示す。

選択アンバランス表の出力、すなわち、選択アンバラン
ス信号は、選択されたコード語が“ｌ”より多い“０”
を有するべきであるならば、“０”であり、選択された
コード語が“０”より多い“ｌ”を有するべきであるな
らば、“１”である．その場合、符号器１６ａ〜１６ｄ
は、適切に、アンバランス選択ラインとは無関係にコー
ド語を送り出すので、選択アンバランス表は、バランス
した入力に対し“Ｘ”　（“１”または“０”のいずれ
か）の選択アンバランス信号の値を示す。

先行バランス信号が“１”の値を有する場合は常に、ル
ックアップ表からの出力ビット８１〜Ｓ４は、すべて、
先行バランス信号が“０”を有する場合の値の２進の補
数である。第４Ａ図に示されているように、選択アンバ
ランス表の大きさは、頁のスペースを節約するために半
分になっており、補数の見出しのいずれの値も、斜線で
分離されて示されている．左の値は先行バランス＝“０
”に対し使用され、右の値は先行バランス＝“ｌ”に対
し使用される。（これを実行するほかの方法では、記憶
装置７４の出力側の並列の排他的ＯＲゲートの列を使用
しており、ルックアップ表の出力信号Ｓｌ−３４は、そ
れぞれ、最初の入力として排他的ＯＲゲートの異なるゲ
ートへ送られ、ラソチ７６からの先行バランス信号は、
共通の第２の信号として、各排他的ＯＲゲートへ供給さ
れる。） １６１８ｂ／９ｂ及び１０ｂ／ｌｌｂのサブ符号を使用
する１　６　ｂ／２　０　ｂ符号 ８　ｂ／１　０　ｂコードは、いくつかのアンバランス
されたコード語を使用する必要がある。入力ワードの大
きさが１６ビットに倍増されても、コード語の大きさを
２０ビットに倍増することにより、すべてのコード語が
バランスされているコードが得られる。

これを行うために、２０ビット・ブロックの１０ビット
は、同じ論理値を持たねばならない．従って、２０ビッ
トの長さを有するＣ　（２０／１０）＝２０！／１０１
Ｘ１０！＝１８４，７５６個の異なるバランスしたコー
ド語がある。従って、２”＝６５５３６個以上の入力値
が、使用出来る能力範囲のバランスした２０ビット・コ
ード語により表される．（他方、１６ｂ／１９ｂコード
は二三のアンバランス・コード語を生成し、１６ａ／１
８ｂコードは極めて少数のほかのタイプのコード語を生
成する。）１６ａ／２０ｂデータ符号化法は、また、８
　ｂ／１　０　ｂコードのように、それが８の倍数であ
る入力値を使用し、従って８基数のハードウエアとプロ
グラムと両立する利点を持っている。

最近技術によるＣＭＯＳ　（相補性金属酸化膜半導体）
チップ上のＲＯＭあるいはＰＬＡを使用して、１　６　
ｂ／２　０　ｂ符号化を行うために、１６ｂ／２０ｂ符
号化手順は、チップ面積を最小にするため、ほぼ等しい
大きさの２つ以上のサブ符号化手順に分割される。

１　６　ｂ／２　０　ｂ符号化を２つの８　ｂ／１　０
　ｂ符号化に分割すると、僅か（１０／５）＝２５２個
のバランス・コード語が生成するが、これは、各８ビッ
ト入力値に対し所望の２＠＝２５６個の入力値を表すに
は不十分である．アンバランスの１０ビット・コード語
が、使用可能な能力範囲を拡大するために使用され、一
方で十分なコード語が得られるならば、当然、その場合
には、ＤＣアンバランスが導入されている。

しかし、１６ｂ／２０ｂ符号化が、２つの不等な部分、
８　ｂ／９　ｂと１０ｂ／ｌｌｂのサブ符号化に分割さ
れるならば、十分で使用可能な、バランス２０ビットの
合成コード語はある。９ビット及びｌ１ビフトのコード
語は、いずれも、バランスされないが一奇数長のコード
語はバランスされない−、９ビットと１１ビットのコー
ド語は拘束されて、最小にバランスされ、コード語が連
結される場合、生成するブロックがバランスされるよう
に、反対のアンバランスを有することば可能である。

９ビット・コードの場合、過剰な“−１”ビットを有す
る合計でＣ　（９／４）＝１　２６個のコード語と、過
剰“Ｏ”ビットを有するコード語がある。

２５２個のこのようなコードは個々に使用される。

すなわち、９ビット・コード語とその補数はこのスキー
マで使用されて、異なる人力値を表し、同し人力値を表
す他の方法としては使用されない。

１１ビット・コードの場合、単一の過剰な“ｌ”ビット
を有し、合計でＣ　（１　１／５）＝４６２個のコード
語と、単一の過剰な“０”ビットを有する同一数のコー
ド語とがある。しかし、９ビット・コード語とは相違し
て、相補１１ビット・コード語は、同し入力の他の表示
として使用されなければならない。使用可能な２５２個
の９ｂコード語の１つが使用される場合、１１ビット・
コード語のアンバランスは、９ビット・コード語のアン
バランスを補足して、２０ビ−／　｝・ブロック全体に
対する総合的バランスを形成しなければならない。

従って、２　１６個の値を表すに十分過ぎる程の２５２
ｘ４６２＝１１６，４２４個のコード語がある。

残念なことに、１１６，４２４個のコード語を使用する
と、符号化されたビット列の最大ランレングスに対する
限定は、非常に漠然としたものになる。例えば、２０ビ
ット・ブロックを形成するために、００００１１１１１
と１１１１１００００００とを連結して使用すると、１
０の最大ランレングスが生成する。しかし、８個のＦＥ
Ｃビ−／　トと８個のＦＥＣ補数ビットによりそれぞれ
保護された９６ビット・ブロックを使用し、かつ４個の
９ｂとｌｌｂサブ・セグメントの間にそれぞれＦＥＣ相
補ビットの対を配置して、順方向誤り修正コードを使用
すると、最大ランレングスが限定される。

第２図の表から明らかなように、３／４／３最大ランレ
ングス標準に適合し、単一で過剰な“０”ビットを有す
る合計で３９１個の１１ビット・コード語と１１３個の
９ビット・コード語がある。

また、単で過剰な“１”ビットを有する１１３個のこの
種のコード語もある。もし拘束されたコード語の対が、
各９ビットと１ｌビ−／　トのコード語の間に置れたＦ
ＥＣ相補の対と共に使用されるならば、４の最大ランレ
ングスが形成される．２１ｈ＝６５５３６個の入力値を
表すに十分過ぎる、３９１Ｘ２Ｘ１１３＝８８３６６個
のこのような４ビット・ランレングスで、バランスされ
タ２０ビットのデータを表すコードがあり、従って、２
２８３０個のコード語は、ほかの用途に使用出来る。

この２２８３個の別枠のコード語から、例えば、コマン
ド情報、すなわち“コマンド・コード語”を表すコード
語に対し２”＝１６．３８４個を使用することが出来る
．適切に、コマンドコード語は、１６のアー夕入力また
は出力ラインから分離された入力または出力ラインであ
るコマンド・ラインを設置することにより、識別される
。言いかえると、コマンド・ラインの設置により、コー
ド語は、コマンド情報を表すものとして識別され、一方
で、ほかの１６本のラインは、個々のコマンドを明細化
する．しかし、コード語の能力範囲では、２Ｉｔｈ個ノ
コマンド値に対応出来ないので、コマンド・ラインが能
動的である場合、２個の最重要なビットは使用出来ない
。その場合、２１４＝１６．３８４個の値が、コマンド
・コードを表すために残っている。それでも、それは、
ほかのデータタイプあるいはカテゴリーを表す６４４６
　（＞４０９６＝２′！）個のコード語を残しており、
これらを“アイドル”コード語と言う。１　６　ｂ／２
　０　ｂコード語が、２′＆個のデータ語と２１４個の
コマンド語だけでなく、２Ｉ！個のアイドル語の第３の
カテゴリも表すことが出来ることが望ましい。

アイドル・コード語は、各種の目的に使用される。例え
ば、これらのコード語は、初期化の目的でリンクに送ら
れるか、あるいは、所望の最大ラン列特性（アイドル・
リンク）を維持するために、データがリンクの入力側で
使用出来ない場合に送られる。２′２個の１２ビット・
コード語の有効性（本実施例においてアイドル語として
使用され）は、また、以降に述るように、８基数データ
とコマンドを表すために１　６　ｂ／２　０　ｂコード
の能力を高める． 最大ランレングス４を提供する８８．３６６個のバラン
ス２０ビット・データ・コード語があるが、８　ｂ／９
　ｂ及び１０ｂ／ｌｌｂ符号器内のかようなコードを、
使用可能な適合コード語の能力範囲を超えることなく、
実行することは簡単ではない。

特に、符号器人力ラインが、１６ビットの入力を搬送す
るラインだけにすぎないと、入力値に対する拘束はない
．従って、８　ｂ／９　ｂ符号器への可能な入力ワード
の数（２”＝２５６）は、適合９ビット・コード語の数
（２１ｈ＝　１　０　２　４）を超え、１０ｂ／ｌｌｂ
符号器への可能な入力ワードの数（２”＝　１　０　２
　４）は、１１ビット・コード語の適合する対の数（３
９１）を越える。従って、論理翻訳が必要である。

この論理翻訳は、ＡＮＤまたはＯＲゲートのランダム論
理によって行われるが、適切な実施は、ＲＯＭまたはＰ
ＬＡのルックアップ表により可能である。データ符号化
の過程における必要な翻訳を行うＲＯＭまたはＰＬＡは
、“ブリ・エンコーダ論理、または単に“プリコーダと
呼ばれる．コード語が入力として８　ｂ／９　ｂ及び１
０ｂ／１ｌｂ符号器に加えられると、８　ｂ／９　ｂ及
び１０ｂ／ｌｌｂの符号器のコード能力限界を越えない
が、符号器の能力範囲の主要部分の使用を可能にする多
くのプリコーダのコード語を生成する。

また、プリコーダを通るデータ・ラインの数は、好適に
も、合計１６の入力データ・ラインの僅かな部分である
．さもないと、コマンド・ラインとアイドル・ラインに
より増加された場合、ラインの全数は、プリコーダＲＯ
ＭまたはＰＬ’Ａのチップ面積を大きくし過ぎる．逆に
言えば、プリコーダにより翻訳されたデータ・ラインの
数を最小限にすると、９ｂとｌｌｂ符号器へ送られる値
の数の損失を生ずる。

前に示されたように、最大ランレングス４を有する２０
ビットのバランス・コードを形成する２２６個の９ビッ
トの値と３９１個の１ｌビットの値がある．これらの値
を２進法で表すと次のようになる． ２２６（１０進数）＝ １１１０００１０　（２進数〉 ３９１（１０進数）＝ １１００００１１１　　（２進数） １１１０００００＝１１２以上の大きい値が、８　ｂ／
９　ｂ符号器へ送られず、かつ１１０００００００＝３
８４以上の大きい値が１　０　ｂ／１　１　ｂ符号器へ
送られないならば、入力が、コード語を生成するいずれ
の符号器の能力をオーバーフローしないことは、明らか
である。実際に、８　ｂ／９　ｂ符号器への入力は、す
べての３つの最重要なビット組を持つべきでなく、１０
ｂ／ｌｌｂ符号器への入力は、２つの最重要なビット組
のどちらも持つべきでない。

（７１８ｂ／９ｂ及び１０ｂ／ｌｌｂサブ符号器使用の
１６ビット・ワード指向の１　６　ｂ／２　０　ｂ符号
器 合成１６ビット・ワード指向の１６ｂ／２０ｂ符号器８
０が第５図に示されている．符号器８０は、プリコーダ
８２、８　ｂ／９　ｂコンポネント符号器８４、１０ｂ
／ｌｌｂコンポネント符号器８６より戒っている。構想
説明のために、図面はインバータ８８も示している．符
号器８０の入力は、データＤＯ〜Ｄ１５の１６ビット（
Ｄ１５が最重要ビットとして）、コマンド・ライン人力
ＣＭＤ，アイドル・ライン人力ＩＤＬＥより構成されて
いる。データ入力ラインＤ５〜Ｄｌｌはプリコーダ８２
をバイパスして、１０ｂ／ｌｌｂ符号器８６の入力側Ａ
１〜Ａ７へ直接に接続されている．入力ラインＤＯは、
８　ｂ／９　ｂ符号器８４の入力側ＢＯへ接続されてお
り、符号器出力のアンバランスを決定する。インバータ
８８は、この符号器の出力のアンバランスが８　ｂ／９
　ｂ符号器の出力のアンバランスと逆であることを示す
ために組み込まれているが、当然のこととして、１０ｂ
／１　ｌ　ｂ符号器８６のルックアップ表は、この結果
を直接に達戒するために作威されているので、インバー
タは、この結果を得るためには必要でない。

符号器８４は、ＤＯラインが設置されていなければ、過
剰な信号“Ｏ”を有する出力を送るが、符号器８６は過
剰な信号“１”を有する出力を送る，ＤＯラインが設置
されている時のいずれの符号器の出力は、それが設置さ
れていない時のその出力の補数である．符号器８４と８
６のルックアップ表は、Ｄｏラインの信号に応答して、
必要なコード語を生成する。あるいは、相補データは、
もちろん、一直線に配列された排他的ＯＲ回路を使用し
て生成することが出来る． 符号器８４と８６に記憶された９ビットと１１ビットの
コード語は、累積ＤＣオフセットｌと最大ランレングス
３／４／３を有するコード語のコンピュータ作威表から
、適切に選択される・．初めに（ｂ）項で述べたように
、“ランレングスの概要”という名称のこの表は、コン
ピュータをプログラミングして、すべての可能な９ビッ
トと１１ビットのコード語を連続させ、各コード語をテ
ストしてどのコード語が１ビット累積ＤＣオフセット標
準と３／４／３最大ランレングス標準のどちらにも適合
するかを見つけ出すことによって、作威される．両方の
標準を満足する９ビットと１１ビットのコード語は、コ
ード語の値として符号器ＲＯＭ８４と８６にそれぞれ記
憶される。

プリコーダ８２により行われた翻訳は、第５Ａ図の表に
より表されている．表の右側から分るように、Ａ９とＡ
８は、同時に、どちらも“１“でなく、Ｂ８、Ｂ７、Ｂ
６の３つのすべてが、同時に、“１”ではない。従って
、適合コードの能力範囲を超えル８　ｂ／９　ｂトＩ　
Ｏ　ｂ／１　ｌ　ｂ（７）符号器へ入力値を使用するこ
とは、避けられる．留意されるべき点は、Ｄ１４とＤ１
５とに関する値が、コマンドとアイドルに対してＸとし
て与えられており、さらに、Ｄ１２とＤ１３がアイドル
に対してＸとして与えられていることである．ＲＯＭと
ＰＬＡの出力は、示された状態にあるこれらのラインの
値と関係なく、同じである。また、注目すべきことは、
プリコーダ８２をバイパスしているラインのために、２
′６データ、２目コマンド、２′！アイドルの各ワード
が符号化されることである。

（８）　　８基テータ用１　６　ｂ／２　０　ｂ符号器
。

上述の１６ｂ／２０ｂ符号化において、符号器８０への
入力は、データあるいはコマンドのいずれかを有してい
るが、いずれをも有していない１６ビットであった．１
６ｂ／２０ｂ符号器は、８基の入力値、すなわち、２個
の８ビット・ワードを受け入れることも出来る．各８ビ
ット入カワードは、８ビフトデータあるいは５ビット・
コマンド情報を表すことが出来る．このようにして、１
６ビット入力値は、データーデータのシーケンス（すな
わち、各８基数がデータを有している）、コマンドーコ
マンドのシーケンス（すなわち、８基数がコマンド情報
を有している）、データーコマンドのシーケンス（すな
わち、最初の８基敗がデータを有し、次の８基数がコマ
ンド情報を有する）、あるいは、コマンドーデータのシ
ーケンス（すなわち、最初の８基数がコマンド情報を有
し、次がデータを有している）であることが可能である
． １６のデータ・ラインのほかに、ほかの１６のラインの
内容、すなわち、それらがデーターデー夕、コマンドー
データ、などかどうを一緒に示す他の２つのコマンド・
ラインがある．データーデータ・シーケンスの場合、１
６のラインはすべてデータを伝送する。従って、２１４
個の可能な入力ワードがあり、その各ワードは、個々の
コードに割りつけられなければならない． 本システムは、３２（＝２’）個の異なる、可能なコマ
ンドを提供する．すなわち、データーコマンド・シーケ
ンス内のコマンドを有する８基数の３つの最重要ビット
は、“ゼロ”と予定され、データの８基数の８個のビッ
トは、すべて使用される．従って、データーコマンド・
シーケンスに関して、２％　×Ｉｌ　ｌ　＝　２　１２
個の異なる、可能な入力ワードがコード語へ割りつけら
れなければならず、さらにデーターコマンドとコマンド
ーデータのシーケンスとを合せた合計２目個のコード語
に関して、さらにほかの２′″個のワードがコマンドー
データ・シーケンスへ割りつけられねばならない．さら
にほかの２　％　Ｘ　２　％　＝２１　０個のコード語
は、許容されるコマンドーコマンド・シーケンスについ
て必要である。

第５図の符号化回路で処理するために、２つの８基数入
カワードを１つの１６ビット入カワードに変換する別の
論理を取り入れるというよりむしろ、比較的単純な方法
があり、これは、希望の作業を行うために適切なプリコ
ーダ翻訳ルックアップ表を提供する。

第６図には、２つの８基数入力値を符号化するために、
この方法を使用している１　６　ｂ／２　ｏ　ｂ符号化
回路が示されている．第６図において、２個の８ビット
人力が、データ・ラインＡ１〜Ａ８とＢＯ〜Ｂ７とによ
り表されている．１ビットコマンド／データ・ラインの
Ａ−ＣＭＤは、８ビット入カワードＡ１〜Ａ８がコマン
ド・ワードかあるいはデータ・ワードを表していること
を示す。

もう１つの１ビット・ラインＢ−ＣＭＤは、入力ワード
ＢＯ〜Ｂ７に関して同様なことを示す．プリコーダ９２
は、コマンド信号Ａ−ＣＭＤとＢ−ＣＭＤ、及び入力値
、すなわち、データあるいはコマンド情＠Ａ６〜Ａ８と
８５〜Ｂ７とを受信する．プリコーダ９２からの出力Ａ
６’〜Ａ９’は、１　０　ｂ／１　ｌ　ｂ符号器９４へ
印加され、符号器９４は入力値Ａ１〜Ａ５を受信する。

１０ｂ／ｆｌｂ符号器９４は、第５図の符号器８６と同
一である。プリコーダ９２のほかの出力Ｂ５’〜Ｂ７’
は、８　ｂ／９　ｂ符号器９６へ送られ、符号器９６は
、信号Ｂ１〜Ｂ４とバランス信号ＢＯとを受信する。８
　ｂ／９　ｂ符号器９６は、第５図の符号器８４と同一
である。バランス信号ＢＯは、インバータ９８により変
換され、さらに入力ＡＯとして符号器９４へ印加される
。

第６Ａ図は、プリコーダ９２により実行された真理値表
を示しており、表において、最初のグループの欄は、入
力ライン（例えば、ＲＯＭアドレス・ライン）を表し、
第２グループの欄（肩付“ダソシュ”記号で表示）は、
出力ライン（例えば、ＲＯＭに記憶された｛Ｉ！）を表
す。第６Ａ図の真理値表の印刷表示を縮小するため、真
理値表の最初の６４の横列は、その図面では単に１列で
表されている。表において、′Ｘ”は、その値が出力に
影響を与えない信号を示す。“Ｄ”は、対応する見出し
が、“０”あるいは“ｌ”であることを示す。しかし、
Ｘと異なり、入力側のＤは、これらの入力計号の各種の
値が、Ｄにより表された出力信号の各種の値を生成する
ことを示す。

ＣＡ＝ＣＢ＝０の場合、入力ワードＡ１〜Ａ８とＢＯ−
Ｂ７は、コマンド・ワードよりはむしろ、データ・ワー
ドを表す。この場合、プリコーダ９２は、６つのプリコ
ーダ・データ入力（Ａ６〜Ａ８、８５〜Ｂ？）と７つの
プリコーダ・データ出力（Ｂ５′〜Ｂ？’、Ａ６’〜Ａ
９′）との間で１対１のマフピングを行う．マッピング
が、８　ｂ／９　ｂ符号器と１０ｂ／ｌｌｂ符号器との
オーバーフローを防止するに必要な２つの拘束を乱さな
い限り、１対１のマンビングは、すべて、使用すること
が出来る。この２つの拘束とは、３つのラインＢ５’〜
Ｂ７’のうち少なくとも１つが、論理０の値を受け持た
ねばならず、２つのラインＡ８’とＡ９’のうち少なく
とも１つが論理０の値を受け持たねばならないことであ
る。第６Ａ図の表において、２つの８基数に関する入力
データは、１０ｂ／ｌｌｂ符号器入力ＡＯ〜Ａ９と８ｂ
／９ｂ符号器人力ＢＯ〜Ｂ７により表されている．外部
データは、８つのＡ１〜八８ラインと８つのＢＯ−８７
ラインに送られる。ＢＯ〜Ｂ４人力は、プリコーダをバ
イパスして、直接に８　ｂ／９　ｂ符号器に入る。ＢＯ
は、８　ｂ／９　ｂ符号器の出力のアンバランスの状態
を確認して、変換され、１０ｂ／１ｌｂ符号器の出力側
ＡＯへ送られ、その出力のバランスを８　ｂ／９　ｂ符
号器出力のバランスと相補であるように働く。ラインＡ
１〜Ａ５は、また、プリコーダをバイパスして、直接に
１０ｂ／１ｌｂ符号器へ入る。入力ラインＡ６〜Ａ８と
Ｂ５〜Ｂ７、及びコマンド・ラインＡ−ＣＭＤとＢ−Ｃ
ＭＤは、プリコーダ（８つの入力ライン）へ入り、７つ
の出力ラインＡ６’〜Ａ９’とＢＳ’〜Ｂ７’は、プリ
コーダより出る。

（９）　順方向誤り修正符号化。

例えば、採用されている順方向誤り修正コードのタイプ
は、単一誤り修正、二重誤り修正、及び、特に、Ｈｓｉ
ａｏ考案のようなハξング距離４コードである《参考．
図書“誤り制御コーディングシュ　リン及びダニエルＪ
．コステロ、Ｊｒ１ブレンティスーホール１９８３年、
４９８〜５０２真（“Ｅｒｒｏｒ　Ｃｏｎｔｒｏｌ　Ｃ
ｏｄｉｎｇ　　＋　ｂｙ　Ｓｈｕ　Ｌｉｎ　＆Ｄａｎｉ
ｅｌ　Ｊ．　Ｃｏｓｔｅｌｉｏ，　Ｊｒ．，　ＰＲＥＮ
ＴＩＣＥ−ＨＡＬＬ１９８３、Ｐａｇｅｓ　　４９８−
５０２））．かようなコードは、すべての２つの符号化
された値の合計がそのほかの符号化の値を生成する点で
直線的である。また、コードは、符号化されたデータ部
分が、符号化されないデータから変らないという点で系
統的である。従って、本質的に、ＦＥＣビットは、ＦＥ
Ｃビットとデータ・コード語との組合せにより距離４の
符号化を形成するようなデータ・コード語へ付加される
。ＦＥＣビットは、ＩＸＢマトリックス・データ・ワー
ドにＢＸＰ　　ＦＥＣマトリソクスを乗じてｌｘＰ　　
ＦＥＣ記号マトリックスを生成することにまり生成され
る。ここで、“Ｂ”は、ブロック内のデータ・コード語
の全ビット数を表し、“Ｐ”は、ＦＥＣビットの数を表
す．ブロック内の全ビット数は　Ｌ＝Ｂ＋Ｐである。

この場合、８０ビットのブロック（すなわち、４個の２
０ビット・データ・コード語）は、８個のＦＥＣビット
により保護されている。従って、Ｂ＝８０であり、Ｐ＝
８である。８０列のＦＥＣマトリソクスを形成するため
に、８ビット・ベクトル・シーケンスが使用され、これ
はそれぞれ、奇数の″１″を有し、この奇数は少なくと
も３である。３個の“ｌ”ビットを有するベクトル・シ
ーケンスは８　！／３　１５　＋＝５６あるだけで、保
護すべき８０ビットがあるので、５個の“１”値を有す
る補数タイプの８ビットのベクトル・シーケンスもある
数だけ使用されなければならない。

また、５６個の補数シーケンスがあるので、合計で１１
２個（使用する必要のない７個の“ｌ”値を有する８個
のベクトル・シーケンスの別の組もある）に達し、８０
ビットだけは保護されなければならないが、１１２個の
ベクトルのうち８０個の選択は任意である。ヘクトル内
の“１”ビ７｝の数を最小にすると、符号化と復号化に
必要な能動ゲートの数は最小になる。

ＦＥＣビット生成の好適な方法は、周期的に、独立した
コード・シーケンス（例えば、シーケンスの要素を循環
交替することにより、相互変換されないシーケンス）を
使用することである。３個の“１”ビットを有するシー
ケンスにより、次の７つの周期的に独立した変形が容易
に挙げられる．（０００００１１１）、（００００１０
１１）、（０００１００１１）、（００１０００１１）
、（０１００００１１）、（０００１０１０１）、（０
０１００１０１） ８個のすべての可能な周期的変形により、これらのシー
ケンスのすべてを循環交替させると、合計５６個のＦＥ
Ｃコードが生成する。また、５個の“ｌ”を有する補数
シーケンスは、３個の“１”の場合に関して得られたコ
ードのビットをすべて変換することにまり生成される。

（１０）　図示通信システム 第７図は、本発明による通信システム１００を示す。シ
ステム１００は、２点間方式オプチカルファイバー伝送
路である。図示のシステム１００の構威装置は、例えば
、データの符号化、復号化、フレーミングを行う２個の
ＣＭＯＳのチップを使用することが出来る。

システム１００は、送信部１００ａと受信部１００ｂと
より構威されている。送信部１００ａにおいて、入力デ
ータは、符号器１０２により３２ビットの並列の流れと
して入力され、ここで、流れは符号化され、順方向誤り
修正ビットが付加されて上述のようにＥＣＣコード語が
形成される。

符号器１０２は、第１図に示されるように、適切に動作
する。符号器１０２において、また、データは、１６ビ
ットの並列ワードに倍増され、次に１６対ｌのマルチブ
レクサ（“ＭＵＸ″）１０４へ送られ、続いてレーザ・
送信器１０６へ送られる。連続したデータは、レーザ送
信器１０６の入力であり、これが伝送路すなわちチャン
ネル１０８を伝搬する。

受信部ｔｏｏｂにおいて、伝送路１０８を通り受信され
た光学信号は、電気的信号に変換され、光学的受信器／
トランスジューサ１１０によって増幅されて、次に、ク
ロンク復元モジュール１１２へ送られる。クロック及び
リタイムムド（ｒｅｔｊｍｅｄ）データはモジュール１
１２により復元されて、般的１対１６ディマルチプレク
サ１１４へ印加される。ディマルチブレクサ１１４は、
１６ビット．シーケンスの電気的信号をフレーξングと
データ復元回路１２０へ送る。フレーξングとデータ復
元回路１２０はさらにディマルチプレキシングを行い、
フレーミングを行って９６ビットＦＥＣコード・ブロッ
クの境界を決定し、誤り修正とデータ復号化を行って一
連の復元データを得る。一連の復元データは、３２ビッ
トの並列のシーケンスの形をしており、３２ビットのＤ
ＡＴＡと２ビットのＣＭＤとより戒り、送信部１１０ａ
へ送られた上述の原始データの形に似ている。

符号化と復号化の際に、制御と状態の情報は、各マイク
ロ・プロセッサ１２２と１２４とにより、符号器１０２
と復号器１２０のレジスタを経て呼出される。

（１　１）　　ＦＥＣコード・ブロンクのフレーミング
とデータの復号。

受信器１００ｂが最初に通信々号を受信する時は、入っ
てくるビットの列には、ＦＥＣコードブロックの始めと
終りを識別する境界がない。従って、フレーくングと復
号の回路１２０は、誤り修正とデータ復元を行えるよう
にするため、これらの境界を識別する、すなわち、ＦＥ
Ｃコード・ブロックをフレームしなければならない。こ
れは、一ａに、実際のデータの受信に先立って、受信部
１００ｂに初期化の時に行われる． 第８図は、フレーミングと復号の回路１２０を示す。１
対１６のディマルチブレクサ１１４からの１６ビット・
シーケンスは、１回に１個、レジスタ２００へ送られる
．次に、レジスタ２００は、その内容、つまり１６ビッ
ト・シーケンスを９６ビット出力を生或する１対６のデ
ィマルチプレクサ２０２へ送る。この９６ビット・シー
ケンスは、レジスタ２０４へ供給される。レジスタ２０
４は、その９６ビット内容をフレーミング回路２０５へ
送る。フレーミング回路２０５は、シンドローム・ジエ
ネレータ（　ｓｙｎｄｒｏｍｅ　ｇｅｎｅｒａｔｏｒ　
）　　２　０　６、ＦＥＣ検査器２０８、及び誤りカウ
ンター２１０より戒っている。フレーミング回路２０５
は、９６ビット・シーケンスがＦＥＣコード・ブロック
であるかのように、それらを処理し、ＦＥＣ記号のビッ
ト位置にあるそのシーケンスのビットにより示されてい
るように、そのブロック内にある誤りの数を計算する。

特に、シーケンスが適切にフレームされているならば、
データ・コード語を有する９６ビット・シーケンスの８
０ビットと、ＦＥＣビットである８ビットとは、シンド
ローム・ジェネレータ２０６へ送られる。シンドローム
・ジエネレータ２０６はこれらの８８ビット内の誤りを
検出し、８ビットＥＲＲＯＲ信号を発生する。誤り信号
は、検出された誤りがなければすべて“０”より或り、
シンドローム・ジエネレータ２０６が単一ヒットの誤り
を検出するならば奇数個の“１”より威り、シンドロー
ム・ジェネレータ２０６が二重の誤りを検出するならば
偶数個の“１゛より戒っている。

かようなシンドローム・ジェネレータは、単一集積回路
の市販部品として容易に入手出来る。

シンドローム・ジエネレータ２０６が、９６ビット・シ
ーケンスの８８ビットのブロックを入力すると同時に、
レジスタ２０４は、８個のＦＥＣビットとその８ビット
の補数に相当する１６ビットを同じ９６ビット・シーケ
ンスからＦＥＣ検査器２０Ｂへ送る。ＦＥＣ検査器２０
８は、入力したビットを比較し、各ＦＥＣビットが補数
と並んでいるか、いないか、検査する。もしも、相補ペ
アが存在しないならば、ＦＥＣ検査器２０８はＦＥＣ−
ＥＲＲＯＲを表示する． 誤り計数回路２１０は、８ビットＥＲＲＯＲ信号をシン
ドローム・ジェネレータ２０６から、ＦＥＣ−ＥＲＲＯ
Ｒ信号をＦＥＣ検査器２０８から受｛言する。シンドロ
ーム・ジェネレータ２０６により示された各誤りに対し
、すなわち、各単一ビットあるいは二重ビットの誤りに
対し、誤り計数回路２１０は、計数を１つ増す。９６ビ
ット・ブロックについて、シンドローム・ジエネレータ
２０６とＦＰ，Ｃ検査器２０８が、いずれも、誤りを検
出しなければ、計数器は“０１にリセットされる。

計数器が、事前に選定されたしきい値、たとえば、８個
の誤に達すると、誤り計数回路２１０は、信号、ＢＩＴ
　ＳＬＩＰを１対１６ディマルチプレクサ１１４のＳＬ
ＩＰあるいはＳＫＩＰ入力側へ送る。

この信号により、ディマルチプレクサ１１４は、上述の
ように、入ってくる連続したデータの流れのｌビットを
スキンプして、レジスタ２０４へ送られた９６ビット・
シーケンスのフレームの配列を１ビットだけ変える。（
この“スリソプ”と“スキソプ”の機能を有するディマ
ルチプレクサは、市場で容易に入手出来る。）次に、こ
の新しい９６ビットのシーケンスは、フレーミング回路
２０５により再び確認される。

このプロセスは、所定の数の９６ビット・シーケンス（
例えば、１０）が誤りがないと分るまで、続く．その時
点で、受信部１００ｂは適切に最初の状態になり、その
結果、誤り修正とデータの復号が行われる。

従来のｌ｛ｓ　ｉａｏ誤り修正回路１１２は、新しくフ
レームされた９６ビットＦＥＣコード・プロ，クのデー
タ・コード語内で検出されたすべての誤りを修正し、こ
のデータ語をレジスタ２１８へ送り、その後、レジスタ
２１８はそれらを２対１マルチプレクサ２２０へ送る。

２対１マルチプレクサ２２０は、データ・コード語の最
初の組、すなわち、最初の４０ビットをデータ復号器２
２２へ送る。データ復号器２２２は、送られたデータ・
コード語を復号化して、そのなかに含まれたデータとコ
マンドの情報を復元する。データ復号器２２２の出力は
、３２ビットのＤＡＴＡ−ＯＵＴと２ビットのＣＭＤ一
〇ＵＴの値として、レジスタ２２４に記憶される。次に
、２対１マルチプレクサ２２０は、残りの２つのデータ
コード語、すなわち、最後の４０ビットを復号器２２２
へ送り、復号器２２２は、３２ビットＤＡＴＡ−ＯＵＴ
信号と２ビソ｝ＣＭＤ−ＯＵＴ信号を再びそこで生成す
る。

ここで、復号器２２２の図示された実施例について説明
する。この後号器は、例えば、符号器により形成された
データ・コード語を復号する。データ復号器２２２は、
２つの同一で、並列の復号分岐を有し、各分岐はコード
語の１つを復号するためにある．入力されたデータコー
ド語の２０ビットは、Ｉｌｂ／１０ｂと９　ｂ／８　ｂ
の復号器へ送られる。次に、９　ｂ／８　ｂ復号器から
の３つの最重要ビットと、ｌｌｂ／１０ｂ復号器からの
２つの最重要ビットとは、第５図のプリコーダ４２とは
逆の動作を行うボスト復号器へ送られる．すなわち、第
５Ａ図の表内のルックアンプ（これは、プリデーダ内と
プリコーダ４２内にある）は、図に示されるように、右
から左へ進行する。従って、復号回路の出口は、第５図
の符号化回路４０の入力を再生する合計１８ラインであ
る。

しかし、復号回路と符号化回路４０との間には少なくと
も１つの相違がある。すなわち、コマンドとアイドルの
いずれにも対応する復号回路の出力には有効なワードが
ない。復号回路の出力には、コマンドとアイドルの両方
のラインに“１″を置くことが、適切に使用されており
、無効なにコードの受信を示す。

システム１００を使用することにより、符号化された連
続したデータの流れの特性は、オブチカルファイバー伝
送路１０Ｂの伝送に、最大に活用される。本発明の各種
の面により、最大ランレングスは短く保持されて、クロ
ソク復元を助力し、低周波エネルギーを最低にし、かつ
、ＤＣバランスが、高利得ＡＣ接続受信器の使用によっ
て信頼出来るコード復元を可能とする。好適に、最大ラ
ンレングスは４、すなわち、４つ以下の連続した論理１
または論Ｏが、誤りがない場合、連続データの流れに現
れる。累積ＤＣオフセットは、適切に、各コード語内で
±４に、各２４ビット・サブ・ブロックの末端でＯに限
定されている。伝送路１０Ｂの全効率は、２／３である
。

（１２）　他のデータ符号化法 前文で、説明した符号化法は、すべて、二重符号化、す
なわち、好適に３／４／３コードを使用した最初のデー
タ符号化、次に、複数の（例えば、４つの）データ・コ
ード語を有するブロック（例えば、９６ビノト・ブロッ
ク）のＦＥＣ符号化とを使用している。データ・コード
語の間のＦＥＣビットを分敗することにより、最大ラン
レングス４が、通倍々号のビ・７トの流について、達威
される。

誤り保護符号化の新しい方法の多くは、本発明の図示し
た実施例に関連して説明した方法以外のデータ符号化法
により有利に使用することが出来る。例えば、相補ビッ
トの分散あるいは９６ビットＦＥＣブロックの使用は、
上述のＩ　ＢＭ８　ｂ／１０ｂコードにより使用出来る
。さらに、ここで説明した誤り保護符号化法は、データ
符号化が採用されない場合でも、すなわち、符号化され
ていないビット・シーケンスの保護符号化だけが望まれ
る場合でさえも、使用可能である。

他方では、データ符号化だけが望まれるアプリケーショ
ンは、また、本発明の利点の多くを持っている。しかし
、コードの選択は、アプリケーションの必要條件により
決まるが、比較的短いランレングスを維持するために、
２／４／２：２−Ｆ、１／４／３コード、あるいは３／
４／１コードが、上述の３／４／３コードの代りに使用
される。異なるコードの使用にもかかわらず、第３図、
第４図、第５図に示された符号化回路は、入力値を限定
された累積ＤＣオフセットを有するコード語にデータ符
号化するために採用される。

例えば、第３図のアンバランス検出回路４２のアンバラ
ンス標準は、使用するコードに関して適確に変らなけれ
ばならない。例えば、２／４／２１０ビットコード語に
関して、標準は次の通りである。０から１２３までの入
力値は、アンバランスしたデータ・コード語と表され、
１２４から２５５までの入力値は、バランスしたデータ
・コードとして表され、２５６から３０３までの入力値
は、バランスしたコンマント・コード語（合計４８コマ
ンド・コード語）として表される。言いかえれば、２／
４／２コードに関して、データを表すアンバランしたコ
ード語の標準は、１２４より小さいすべての入力値であ
る。あるいは、２進法で表させば、その５つの最重要ビ
ット内ですべて論理１の値を持っていないデータのすべ
ての入力値である。

前述の説明は、本発明の特定の実施例に限られていた。

しかし、本発明の利点を一部またはすべてを活かすこと
により、変化と変形を本発明に行うことが出来ることは
明らかである。従って、本発明の本来の精神と範囲にあ
るように、かような変化と変形をすべて適用することが
、添付請求範囲の目的である．本明細書は実施例により
解釈されるべきものであるが、これに限定されるもので
はない。

【図面の簡単な説明】

本発明の特質と目的を一層深く理解するために、次に、
添付図面に関連して呈示された図示による実施例が詳細
に説明されている。 第１図は、本発明の最初の実施例による、１６ｂ／２０
ｂデータ符号器とＦＥＣ符号器より成る符号化回路の構
成図である。 第２図は、各種最大ランレングス標準に合致するコード
語の数を示す表である。 第３Ａ図は、本発明の第２の実施例による単一で直接的
８　ｂ／１　０　ｂデータ符号器の構戒図である。 第３Ｂ図は、第３Ａ図のアンバランス・復号器の真理値
表である。 第３Ｃ図は、本発明のもう１つの実施例による単一で直
接的８ｂ／１０ｂデータ符号器の構戒図である。 第３Ｄ図は、第３Ｃ図の符号器のルックアップ表である
。 第４図は、本発明の第３の実施例による多重８基コード
語の同時符号化回路の構戒図である。 第４Ａ図は、第４図の記憶装置の選択アンバランス表で
ある。 第５図は、本発明の第４の実施例により、８ｂ／９ｂと
１０ｂ／Ｉｌｂサブ符号器を使用している１６ビット・
ワード向の１　６　ｂ／２　０　ｂ符号化回路の構戒図
である。 第５Ａ図は、第５図のプリコーダの翻訳表である。 第６図は、本発明の第５の実施例により、８ｂ／９ｂと
１０ｂ／ｌｌｂサブ符号器を使用している８基コード語
の１　６　ｂ／２　０　ｂ符号化回路の構戒図である。 第６Ａ図は、第６図のプリコーダの翻訳表である。 第７図は、第６図の符号化回路を採用している通信シス
テムの構威図である。 第８図は、第７図のフレー柔ングとデータ復元回路の構
戒図である。 １０・・・符号化回路、 １４ａ，１４ｂ＝データ符号器、 １６ａ．１６ｂ，２０，２４．２８ ・・・レジスタ、 １８・・・ディマルチプレクサ、 ２６・・・マルチプレクサ。 コート二′語’Ｗ　ノｉｓ 第３ＡＦ２のアンバランス芸土号の真理値表１ ０ × × ＦＩＧ．３Ｂ ，）Ｏロー−００ 〜 ■ ３〜〜〜〜一一 ，Ｒ く ＋＜　ａ　（Ｊ　Ｑ　ｗ　ｂ ＦＩＧ．４ ｏｏロＯ　Ｆ−Ｉ　Ｐ−４　Ｆ−１　＋−１　０００　
０　＋＋１　＋＋ｊ　ｐ＋１　一第５図１リコーダみ翻
状ルックアップ表スカライ〉 Ｃ２　　　ＣＬ　　　ＤＬ５ Ｄ１４ ＤＬ３ Ｄ１２ 土カライン Ａ９　　Ａ８　　Ｂ７ Ｂ６ Ｂ５ ＦＩＧ ６ ロ　Ｃｌ一〇一００−１　　０１−１０−０−６−　Ｏ
　　ｍｏ一〇　〇〇ｌ−−ＣＩ−一〇ｅｐ−＋一〇ロー
−　０　　０−一〇　〇〇〇〇一一−　Ｏｏロ〇一一一
一　ロ　ロＱロ―　ロ　ー−Ｐ−Ｉ　Ｆ−１−一−０ロ
ロｅ１０ＯＯロ　一　一一一−　ロ　０ロＯｅｌロＯロ
　ー−ｍ−＋４＋１−＋−１　　−　一一ｍ６　冨ロＸ
ＸＸｔｌ＜ＭＭＸ ｑコ 城　　１　口　０−ローロ一一 ベ ト　ロ　０ロー一〇ロー ペ Ｃｏ　　Ｑ　　Ｏｅ１０Ｃｌｍ−一 ベ Ｑ ペ ω　０　００００ロｏｏ ＸｉＸＸＸＸＸＸＸ ＸＸＸＸＸＸＭＸ 間￥ＸＸＸＸＭＸ ｘ８￥ ￥８￥ ８８８

Claims (28)

【特許請求の範囲】
1. （１）（イ）デジタル信号の複数のビット・シーケンス
   をそれぞれ複数の第１のコード語へ符号化し、各第１の
   コード語が予め選定された限界より低い最大ランレング
   スと予め選定された限界より低い累積ＤＣオフセットと
   により特性づけられているシーケンス符号化手段と、（
   ロ）前記シーケンス符号化手段に接続され、第１のコー
   ド語をそこから受けかつ複数の誤り防止記号を第１のコ
   ード語から生成するための保護符号化手段とより成って
   いる符号器。
2. （２）第１のコード語がそれぞれにＤＣバランスされて
   いる請求項１に記載の符号器。
3. （３）さらに、前記シーケンス符号化手段に接続された
   手段と、複数の第１のコード語と複数の誤り保護記号と
   より成るブロックを形成するための前記保護符号化手段
   とより成っている請求項１に記載の符号器。
4. （４）ブロック形成手段が、少なくとも１つの誤り保護
   記号をブロック内の第１のコード語の間に配置している
   請求項３に記載の符号器。
5. （５）さらに、２進法の補数の誤り保護記号を形成する
   ための前記保護符号化手段に接続された手段より成って
   いる請求項４に記載の符号器。
6. （６）前記ブロック形成手段が、補数を受けかつ複数の
   補数の対を形成するための前記補数形成手段へ接続され
   、各補数の対が誤り保護記号の１つとその補数とを有し
   、少なくとも１つの対をブロック内の前記補数の第１の
   コード語の第１と第２のコード語の間に配置している請
   求項５に記載の符号器。
7. （７）各ブロックが９６ビットを有する請求項６に記載
   の符号器。
8. （８）各ブロックが、４つの２０ビットの第１のコード
   語と、８ビットの誤り保護記号と、前記誤り保護記号に
   対する８ビットの補数とを有する請求項７に記載の符号
   器。
9. （９）第１のコード語が、それぞれに、３／４／３最大
   ランレングスを有し、前記ブロックが最大ランレングス
   ４を有する請求項８に記載の符号器。
10. （１０）各シーケンスが１６ビットを有し、前記シーケ
    ン符号化手段が各シーケンを２０ビットの第１のコード
    語の１つへ符号化する請求項９に記載の符号器。
11. （１１）前記シーケンス符号化手段が、各１６ビットの
    シーケンスを１０ビットの第２のコード語と１０ビット
    の第３のコード語へ符号化され、これらが共にシーケン
    スの第１コード語より成っている請求項１０に記載の符
    号器。
12. （１２）前記ブロック形成手段が、各ブロックを４つの
    第２コード語と４つの第３コード語とから形成し、かつ
    １対の補数を前記第２と第３のコード語のそれぞれの間
    とブロックの末端の１つに配置する請求項１０に記載の
    符号器。
13. （１３）前記シーケンス符号化手段が、各１６ビット・
    シーケンスを９ビットの第２のコード語と１１ビットの
    第３のコード語に符号化し、これらが共にシーケンスの
    第１のコート語より成っている請求項１０に記載の符号
    器。
14. （１４）前記ブロック形成手段が、各ブロックを４つの
    第２コード語と４つの第３のコード語とより形成し、か
    つ１対の補数を前記第２と第３のコード語のそれぞれの
    間とブロックの末端の１つに配置する請求項１３に記載
    の符号器。
15. （１５）（イ）デジタル信号の複数のビット・シーケン
    スをそれぞれ複数の第１のコード語へ符号化し、各第１
    のコード語が予め選定された限界より低い最大ランレン
    グスと予め選定された限界より低い累積ＤＣオフセット
    とにより特性づけられているシーケンス符号化手段と、
    （ロ）前記シーケンス符号化手段へ接続され、第１のコ
    ード語をそこから受けかつ複数の誤り保護記号を第１の
    コード語から生成するための保護符号化手段と、 （ハ）誤り保護記号の２進補数を形成するための前記保
    護符号化手段へ接続された手段とより成っている符号器
    。
16. （１６）さらに、前記シーケンス符号化手段へ接続され
    た手段と、前記保護符号手段と、少な目の複数の第１コ
    ード語、少な目の複数の第１コード語から生成された誤
    り保護記号、及びその補数より成るブロックを形成する
    ための前記補数形成手段とより成っている請求項１５に
    記載の符号器。
17. （１７）前記ブロック形成手段が、少なくとも１つの誤
    り保護記号をブロック内の第１コード語の間に配置して
    いる請求項１６に記載の符号器。
18. （１８）前記ブロック形成手段が複数の補数の対を形成
    し、各補数の対が誤り保護記号の１つとその補数と有し
    、少なくとも１対の補数をブロック内の複数の第１コー
    ド語の間に配置している請求項１７に記載の符号器。
19. （１９）前記ブロック形成手段が、１対の補数を第１コ
    ード語の２つ毎に配置する請求項１８に記載の符号器。
20. （２０）シーケンス符号化手段が各シーケンスを第１ー
    ド語より共に成っている第２と第３のコード語へ符号化
    し、前記ブロック形成手段が１対のり補数を前記第２と
    第３の各コード語の間に配置している請求項１９に記載
    の符号器。
21. （２１）（イ）デジタル信号の複数のビット・シーケン
    スを受け、かつ複数の誤り保護記号をビット・シーケン
    スから生成するための保護符号化装置と （ロ）２進補数の誤り保護記号を形成するための前記保
    護符号化手段に接続された手段とより成っている符号器
    。
22. （２２）さらに、前記保護符号化手段と、少な目のビッ
    ト・シーケンス、少な目のビット・シーケンスから形成
    された誤り保護記号、及びその補数より成るブロックを
    形成するための前記補数形成手段とに接続されている手
    段より成っている請求項２１に記載の符号器。
23. （２３）前記ブロック形成手段が、少なくとも１つの誤
    り保護記号をブロック内のビット・シーケンスの間に配
    置している請求項２２に記載の符号器。
24. （２４）前記ブロック形成手段が複数の補数の対を形成
    し、各補数の対は誤り保護記号の１つとその補数とを有
    し、前記手段が少なくとも１対の補数をブロック内のビ
    ット・シーケンスの第１と第２のシーケンスの間に配置
    している請求項２３に記載の符号器。
25. （２５）前記ブロック形成手段が、１対の補数を２つの
    ビット・シーケンス毎に配置している請求項２４に記載
    の符号器。
26. （２６）（イ）信号を複数のブロックに分離し、前記ブ
    ロックをそれぞれデータ・コード語へ符号化するための
    データ符号化手段と、 （ロ）複数のデータ・コード語を受けるための前記デー
    タ符号器へ接続され、複数のデータ・コード語をそれぞ
    れ第２のブロックへ連結し、かつ各第２のブロックに関
    し複数の保護記号を生成しかつ各保護記号に関しその補
    数を生成する保護符号化手段と、 （ハ）少なくとも１つの保護記号とその補数をそれぞれ
    保護コード語を形成するようにブロックを形成している
    データ・コード語の間に配置するための手段とより成っ
    ているデジタル信号を符号化するための符号器。
27. （２７）入力ビットのシーケンスを表す合成符号器の入
    力信号を受けるための合成符号器、入力ビットは、それ
    ぞれ、複数の合成符号器の入力ビットと複数のプリコー
    ダの入力ビットより成りかつ少なくとも１つの共用のプ
    リコーダ入力ビットとを有しており、 （イ）［１］各シーケンスのプリコーダの入力ビットか
    ら、プリコーダ・コードに従い、複数のプリコーダの出
    力ワードを決定するため、ここで各プリコーダ出力ワー
    ドは少なくとも１つのプリコーダ出力ビットを有し、か
    つ複数のプリコーダ出力ワードは、プリコーダ・コード
    に従い、少なくとも１つの共用のプリコーダ・出力ビッ
    トに依存しており、［２］各プリコーダ出力ワードを表
    すプリコーダ出力信号を生成するために、合成符号器の
    入力信号に応答するプリコーダと、 （ロ）合成符号器は各プリコーダ出力信号と協調してお
    り、［１］合成符号器コードに従い、コード語を少なく
    とも１つの合成符号器入力ビットと協調したプリコーダ
    出力信号により表されたプリコード出力ワードとにより
    決定するため、［２］そのように決定されたコード語を
    表す合成符号器出力信号を生成するために、協調したプ
    リコード出力信号と少なくとも１つの合成符号器入力ビ
    ットに応答する各合成符号器とより成っている合成符号
    器。
28. （２８）（イ）各アンバランス信号と各符号器の入力ワ
    ードを表している各符号器の入力信号とを受ける複数の
    符号器、［１］少なくとも数個の入力ワッドと反対のア
    ンバランスのコード語の１対の補数とに協調するコード
    に従って、各コード語を決定することを目的としており
    、各符号器は各アンバランス信号の値に従って１対の補
    数のコードを選定し、かつ［２］各決定されたコード語
    を表す各符号器出力信号を生成することを目的とした複
    数の符号器と、 （ロ）符号器の出力信号の累積アンバランスを絶えず注
    意し、かつ出力信号がアンバランスである符号器を識別
    するために合成符号器入力信号を監視し、累積アンバラ
    ンスと出力がアンバランスである符号器の同一性とから
    、累積アンバランスを最小にする各符号器のアンバラン
    スの符号を決定し、そのように決定されたアンバランス
    符号を表す各アンバランス信号を生成し、符号器へ送る
    ためのアンバランス信号ジェネレータとより成る合成符
    号器。