KR910003957A - 디지탈 신호를 위한 개선된 데이타 및 포워드 오류 제어 코딩 - Google Patents

Abstract

내용 없음.

Description

디지털 신호를 위한 개선된 데이터 및 포워드 오류 제어 코딩

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 제1실시예에 따른 16b/20n 데이터 엔코더 및 FEC 엔코더를 포함하는 엔코딩 회로의 블록도,

제2도는 여러 가지의 최대 주행-길이 기준에 부합되는 코드워드의 수를 도시한 테이블,

제3A도는 본 발명의 제2의 실시예에 따른 단일의 다이렉트 8b/10b데이타 엔코더의 블록도,

제3B도는 제3A도의 언밸런스 검출기의 진리표,

제3C도는 본 발명의 다른 실시예에 따른 단일의 다이렉트 8b/10b데이타 엔코더의 블록도,

제3D도는 제3C도의 엔코더의조사 테이블.

Claims (28)

1. 기선정된 한계 미만의 최대 주행 길이 및 기선정된 한계 미만의 누적 DC-오프셋에 의해 각각 특징지워지는 다수의 제1 코드워드로 디지털 신호의 다수의 비트 시퀀스 각각을 엔코딩하기 위한 수단, 및 상기 시퀀스 엔코딩 수단으로부터 제1 코드워드를 수신하고, 제1 코드워드로부터 다수의 오류 방지 기호를 발생시키기 위해 상기 시퀀스 엔코딩 수단에 연결된 오류방지 엔코딩 수단을 포함하는 것을 특징으로 하는 엔코더.
2. 제1항에 있어서, 각각의 제1 코드워드가 DC 밸런스되는 것을 특징으로 하는 엔코더.
3. 제1항에 있어서, 다수의 제1 코드워드가 다수의 오류 방지 기호를 포함하는 블록을 형성하기 위해 상기 시퀀스 엔코딩 수단 및 상기 오류 방지 엔코딩 수단에 연결된 수단을 더 포함하는 것을 특징으로 하는 엔코더.
4. 제3항에 있어서, 상기 블록-형성 수단이 블록내의 제1 코드워드들 사이에 최소한 한 개의 오류 방지 기호를 배치시키는 것을 특징으로 하는 엔코더.
5. 제4항에 있어서, 오류 방지 기호의 이진 보수를 형성하기 위해 상기 방지 엔코딩 수단에 연결된 수단을 더 포함하는 것을 특징으로 하는 엔코더.
6. 제5항에 있어서, 상기 블록 형성 수단이 이로부터 보수를 수신하고, 오류 방지 기호들 중의 한 기호와 그 기호의 보수를 각각 포함하는 다수의 보수쌍을 형성하고, 블록내의 상기 다수의 제1 코드워드중의 첫 번째 코드워드와 두 번째 코드워드 사이에 쌍들중의 최소한 한쌍을 배치시키기 위해 상기 보수 형성 수단에 연결된 것을 특징으로 하는 엔코더.
7. 제6항에 있어서, 각각의 블록이 96비트를 포함하는 것을 특징으로 하는 엔코더.
8. 제7항에 있어서, 각각의 블록이 4개의 20-비트 제1 코드, 8비트의 오류 방지 기호, 및 상기 오류 방지 기호에 대한 8비트 보수를 포함하는 것을 특징으로 하는 엔코더.
9. 제8항에 있어서, 제1코드워드가 각각 3/4/3 최대 주행 길이를 갖고, 상기 블록이 4의 최대 주행 길이를 갖는 것을 특징으로 하는 엔코더.
10. 제9항에 있어서, 각각의 시퀀스가 16비트를 포함하고, 상기 시퀀스 엔코딩 수단이 각각의 시퀀스를 20-비트 제1코드워드중의 한 코드워드로 엔코딩하는 것을 특징으로 하는 엔코더.
11. 제10항에 있어서, 상기 시퀀스 엔코딩 수단이 각 16-비트 시퀀스를 10-비트 제2 코드워드 및 10-비트 제3 코드워드로 엔코딩하고, 10-비트 제2 코드워드와 10-비트 제3 코드워드가 상기 시퀀스의 제1 코드워드를 함께 포함하는 것을 특징으로 하는 엔코더.
12. 제10항에 있어서, 상기 블록 형성 수단이 4개의 제2 코드워드 및 4개의 제3 코드워드로 각각의 블록을 형성하고, 제2 코드워드와 제3 코드워드의 각 사이 및 블록의 끝들 중 한 끝에 부수쌍을 배치하는 것을 특징으로 하는 엔코더.
13. 제10항에 있어서, 상기 시퀀스 엔코딩 수단이 각 16-비트 시퀀스를 9-비트 제2 코드워드 및 11-비트 제2코드워드로 엔코딩하고, 9-비트 제2 코드워드와 제3코드워드가 상기 시퀀스의 제1 코드워드를 함께 포함하는 것을 특징으로 하는 엔코더.
14. 제13항에 있어서, 상기 블록 프레이밍 수단이 4개의 제2 코드워드 및 4개의 제3 코드워드로부터 각 블록을 형성하고, 제2 코드워드와 제3 코드워드의 각 사이 및 상기 블록의 끝들중의 한 끝에 보수쌍을 배치하는 것을 특징으로 하는 엔코더.
15. 기선정된 한계 미만의 최대 주행 길이 및 기선정된 한계 미만의 누적 DC-오프셋에 의해 각각 특징지워지는 다수의 제1 코드워드로 디지털 신호의 다수의 비트 시퀀스 각각을 엔코딩하기 위한 시퀀스 엔코딩 수단. 상기 시퀀스 엔코딩 수단으로부터 제1 코드워드를 수신하여 상기 제1코드워드로부터 다수의 오류 방지 기호를 발생시키기 위해 상기 시퀀스 엔코딩 수단에 연결되는 오류 방지 엔코딩 수단, 및 오류 방지 기호의 이진 보수를 형성하기 위해 상기 오류 방지 엔코딩 수단에 연결된 수단을 포함하는 것을 특징으로 하는 엔코더.
16. 제15항에 있어서, 상기 시퀀스 엔코딩 수단에 연결된 수단, 상기 오류 방지 엔코딩 수단, 및 상기 다수의 제1 코드워드 보다 적은수의 제1 코드워드, 상기 다수의 제1 코드워드보다 적은 수의 제1 코드워드로부터 발생된 오류 방지 기호 및 그 기호의 보수를 포함하는 블록을 형성하기 위한 상기 보수 형성 수단을 더 포함하는 것을 특지징으로 하는 엔코더.
17. 제16항에 있어서, 상기 블록-형성 수단이 블록내의 코드워드 사이에 최소한 한 개의 오류 방지 기호를 배치시키는 것을 특징으로 하는 엔코더.
18. 제17항에 있어서, 상기 블록 형성 수단이 오류 방지 기호들 중의 한 기호 및 그 기호의 보수를 각각 포함하는 다수의 보수쌍을 형성하고, 블록내의다수의 제1 코드워드들 중의 첫 번째 제1 코드워드와 두 번째 제1 코드워드 사이에 보수쌍들 중의 최소한 한쌍을 배치시키는 것을 특징으로 하는 엔코더.
19. 제18항에 있어서, 상기 블록 형성 수단이 제1 코드워드의 2개 사이마다 보수쌍들중의 한쌍을 배치시키는 것을 특징으로 하는 엔코더.
20. 제19항에 있어서, 사이 시퀀스 엔코딩 수단이 제1 코드워드를 함께 포함하는 제2 코드워드 및 제3 코드워드로 각각 시퀀스를 엔코딩하고, 상기 블록 형성 수단이 제2 코드워드와 제3 코드워드의 각 사이에 보수쌍들중의 한쌍을 배치시키는 것을 특징으로 하는 엔코더.
21. 디지털 신호의 다수의 비트 시퀀스를 수신하고, 그 비트 시퀀스로부터 다수의 오류 방지 기호를 발생시키기 위한 오류 방지 엔코딩 수단, 및 오류 방지 기호의 2진 보수를 형성하기 위한 상기 오류 방지 엔코딩 수단에 연결된 수단을 포함하는 것을 특징으로 하는 엔코더.
22. 제21항에 있어서, 상기 오류 방지 엔코딩 수단에 연결된 수단 및 상기 다수의 비트 시퀀스보다 적은 수의 비트 시퀀스, 상기 다수의 비트 시퀀스보다 적은 수의 비트 시퀀스로부터 발생된 오류 방지 기호 및 그 기호의 보수를 포함하는 블록을 형성하기 위한 형성 수단을 더 포함하는 것을 특징으로 하는 엔코더.
23. 제22항에 있어서, 상기 블록-형성 수단이 블록내의 비트 시퀀스들 사이에 최소한 한 개의 오류 방지 기호를 배치시키는 것을 특징으로 하는 엔코더.
24. 제23항에 있어서, 상기 블록 형성 수단이 오류 방지 기호들중의 한 기호 및 그 기호의 보수를 각각 포함하는 다수의 보수쌍을 형성하고 블록내의 비트 시퀀스들중의 제1 시퀀스와 제2 시퀀스 사이에 보수쌍들중의 최소한 한쌍을 배치시키는 것을 특징으로 하는 엔코더.
25. 제24항에 있어서, 상기 블록 형성 수단이 비트 시퀀스의 2개 사이마다 보수쌍들중의 최소한 한쌍을 배치시키는 것을 특징으로 하는 엔코더.
26. 신호를 다수의 블록으로 분리하고 각 블록을 데이터 코드워드로 엔코딩하기 위한 데이터 엔코딩 수단, 상기 데이터 엔코딩 수단으로부터 다수의 데이터 코드워드를 수신하고, 다수의 데이터 코드워드의 각각을 제2 블록에 연결시키며, 각 제2 블록에 대해 다수의 오류 방지 기호를 발생시키고, 각 방지 기호에 대해 그 기호의 보수를 발생시키기 위해 상기 데이터 엔코딩 수단에 연결된 방지 엔코딩 수단, 및 오류 방지 코드워드를 형성하기 위해서 블록을 형성하는 데이터 코드워드 사이에 오류 방지 기호들중에서 최소한 한 개의기호와 그 기호의 보수를 배치시키기 위한 수단을 포함하는 것을 특징으로 하는 디지털 신호를 엔코딩하기 위한 엔코더.
27. 최소한 한 개의 공통 프리코더 입력을 포함하고 있는 다수의 구성-엔코더 입력 비트 및 다수의 프리코더 입력 비트를 포함하고 있는 다수의 비트를 각각 포함하는 입력 비트들의 시퀀스를 표현하는 합성-엔코더 입력신호를 수신하기 위한 합성 엔코더에 있어서, 최소한 한 개의 프리코더 출력 비트를 각각 포함하고 최소한 한 개의 공통 프리코더 출력 비트에 좌우되는 다수의 프리코더 출력 워드를 상기 프리코더 코드에 따라서 각 시퀀스의 프리코더 입력 비트로부터 결정하고, 각각의 프리코더 출력 워드를 표현하는 프리코더 출력 신호를 발생시키기 위해 합성-엔코더 입력 신호에 응답하는 프리코더, 및 구성-엔코더 코드에 따라, 최소한 한 개의 구성-엔코더 입력 비트 및 관련된 프리코더 출력 신호에 의해 표현된 프리코더 출력 워드로부터 코드워드를 결정하고, 그렇게 결정된 코드워드를 표현하는 구성-엔코더 출력 신호를 발생시키기 위해 각 프리코더 출력 신호에 관련되고, 관련된 프리코더 출력 신호 및 최소한 한 개의 구성-엔코더 입력 비트에 응답하는 구성 엔코더를 포함하는 것을 특징으로 하는 합성 엔코더.
28. 반대 임밸런스(imbalance)의 코드워드의 보수쌍을 최소한 약간의 입력 워드에 관련시키는 코드에 따라서 이로부터 각각의 코드워드를 결정하고, 각각의 엔코더가 각각의 언밸런스 신호의 값에 따라서 보수쌍의 코드워드들 중에서 선택하며, 각각의 결정된 코드워드를 표현하는 각각의 엔코더 출력 신호들을 발생시키기 위해, 각각의 엔코더 입력 워드를 표현하는 각각의 언밸런스 신호 및 각각의 엔코더 입력 신호를 수신하기 위한 다수의 엔코더, 및 엔코더 출력 신호의 누적 임밸런스를 유지하고 언밸런스될 출력 신호를 갖고 있는 엔코더를 식별하도록 합성-엔코더 입력 신호를 모니터링 하고 누적 임밸런스와 언밸런스될 출력을 갖고 있는 엔코더의 식별로부터 누적 임밸런스를 최소화할 각 엔코더에 대해 임밸런스 표시를 결정하고, 그렇게 결정된 임밸런스 표시를 표현하는 각각의 언밸런스 신호를 발생시켜서 엔코더에 인가시키기 위한 임밸런스-신호 발생기를 포함하는 것을 특징으로 하는 합성 엔코더.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.